JPH0611102B2 - 信号検出回路 - Google Patents
信号検出回路Info
- Publication number
- JPH0611102B2 JPH0611102B2 JP60001167A JP116785A JPH0611102B2 JP H0611102 B2 JPH0611102 B2 JP H0611102B2 JP 60001167 A JP60001167 A JP 60001167A JP 116785 A JP116785 A JP 116785A JP H0611102 B2 JPH0611102 B2 JP H0611102B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- source
- input
- mos transistor
- source follower
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 title claims description 6
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は大きな雑音を含む周期的信号から信号だけを検
出する回路に関するものである。
出する回路に関するものである。
従来，この種の信号検出回路として，第６図に示すよう
に，インピーダンス素子６６，６７をソースに有する２
つのソースフォロワ回路６１,６２を有し、ソースフォ
ロワ回路６１，６２の入力は共に容量６３を介して入力
端子６９に接続され、ソースフォロワー回路６２の出力
には電位保持のための容量６４が接続され、ソースフォ
ロワー回路６１，６２の出力はそれぞれ電圧比較器６５
の入力に接続され，出力は出力端子６０から取り出され
るように構成されていた。ソースフォロワー回路６２と
容量６４は、ピーク電圧保持回路として動作するので、
電圧比較器６５は、常に入力信号のピーク電圧を基準と
して入力信号レベルを比較することになる。このため，
入力信号に雑音が含まれていても，入力信号が雑音より
も大きければ，雑音の影響を受ける事なく信号成分のみ
を検出する事が可能である。
に，インピーダンス素子６６，６７をソースに有する２
つのソースフォロワ回路６１,６２を有し、ソースフォ
ロワ回路６１，６２の入力は共に容量６３を介して入力
端子６９に接続され、ソースフォロワー回路６２の出力
には電位保持のための容量６４が接続され、ソースフォ
ロワー回路６１，６２の出力はそれぞれ電圧比較器６５
の入力に接続され，出力は出力端子６０から取り出され
るように構成されていた。ソースフォロワー回路６２と
容量６４は、ピーク電圧保持回路として動作するので、
電圧比較器６５は、常に入力信号のピーク電圧を基準と
して入力信号レベルを比較することになる。このため，
入力信号に雑音が含まれていても，入力信号が雑音より
も大きければ，雑音の影響を受ける事なく信号成分のみ
を検出する事が可能である。
上述した従来の信号検出回路は，集積化する場合，一般
に容量６４を集積化する事が困難なため外部に設ける必
要があり，このために信号入力端子６９と出力端子６０
のほかに、ソースフォロワ回路６２からの出力端子が必
要となるばかりでなく、無信号時には電圧比較器６５の
２つの入力はほぼ同電位となり、雑音の影響によって，
本来の信号成分とは無関係の信号が検出されるという欠
点がある。さらに電圧比較器６５が正常な動作を行なう
には、電圧比較器６５への入力電圧が，電圧比較器６５
の同相入力電圧範囲内である必要があるが，電圧比較器
６５の基準電圧は、入力信号のピーク値に追従している
ため、入力信号の振幅は電圧比較器６５の同相入力電圧
範囲で制限され，過大な入力信号によっては誤動作する
という欠点も有している。
に容量６４を集積化する事が困難なため外部に設ける必
要があり，このために信号入力端子６９と出力端子６０
のほかに、ソースフォロワ回路６２からの出力端子が必
要となるばかりでなく、無信号時には電圧比較器６５の
２つの入力はほぼ同電位となり、雑音の影響によって，
本来の信号成分とは無関係の信号が検出されるという欠
点がある。さらに電圧比較器６５が正常な動作を行なう
には、電圧比較器６５への入力電圧が，電圧比較器６５
の同相入力電圧範囲内である必要があるが，電圧比較器
６５の基準電圧は、入力信号のピーク値に追従している
ため、入力信号の振幅は電圧比較器６５の同相入力電圧
範囲で制限され，過大な入力信号によっては誤動作する
という欠点も有している。
本発明の信号検出回路は、同一導伝型のＭＯＳトランジ
スタで構成された第１および第２のソースフォロワー回
路と少なくとも１個の付加的ＭＯＳトランジスタを有
し、第１のソースフォロワ回路の入力は第１の電圧源に
接続され，付加的ＭＯＳトランジスタのゲートは、第２
のソースフォロワ回路の入力と共に第２の電圧源に接続
され、この付加的ＭＯＳトランジスタのドレインは，第
１および第２のソースフォロワの電源に接続され，更に
付加的ＭＯＳトランジスタのソースは、抵抗素子を介し
て，第１のソースフォロワ回路の出力に接続されると共
に，容量素子を介して信号入力端子に接続され，この付
加的ＭＯＳトランジスタのソースおよび第２のソースフ
ォロワ回路の出力がそれぞれ電圧比較器の入力に接続さ
れてなる。
スタで構成された第１および第２のソースフォロワー回
路と少なくとも１個の付加的ＭＯＳトランジスタを有
し、第１のソースフォロワ回路の入力は第１の電圧源に
接続され，付加的ＭＯＳトランジスタのゲートは、第２
のソースフォロワ回路の入力と共に第２の電圧源に接続
され、この付加的ＭＯＳトランジスタのドレインは，第
１および第２のソースフォロワの電源に接続され，更に
付加的ＭＯＳトランジスタのソースは、抵抗素子を介し
て，第１のソースフォロワ回路の出力に接続されると共
に，容量素子を介して信号入力端子に接続され，この付
加的ＭＯＳトランジスタのソースおよび第２のソースフ
ォロワ回路の出力がそれぞれ電圧比較器の入力に接続さ
れてなる。
次に、本発明について図面を参照して説明する。第１図
は本発明の第１の実施例の回路図である。Ｐ型ＭＯＳト
ランジスタを用いて構成されたソースフォロワー回路１
１，１２と１つのＰ型ＭＯＳトランジスタ１３を有し、
ソースフォロワ回路11の入力には電圧源１４が，ソース
フォロワ回路12の入力およびＭＯＳトランジスタ１３の
ゲートには電圧源１５が接続され，ＭＯＳトランジスタ
13のソースには、一端を入力とする容量１７が接続さ
れ、電圧比較器１８の負入力には、ソースフォロワ回路
１２の出力が接続され、電圧比較器１８の正入力にはＭ
ＯＳトランジスタ１３のソースが接続される。本実施例
では、電圧源１４，１５の電圧をそれぞれＶ14，Ｖ15と
してＶ14＜Ｖ15なる関係に設定し，また抵抗１６の抵抗
値はＭＯＳトランジスタ１３のオン抵抗に比べ十分に大
きな値に設定する。本回路の機種から明らかなとおり電
源電圧ＶDDは正の電圧であり、各ソースフォロワ回路１
１、１２における電流源は電源電圧ＶDDから対応するト
ランジスタに電流を供給している。
は本発明の第１の実施例の回路図である。Ｐ型ＭＯＳト
ランジスタを用いて構成されたソースフォロワー回路１
１，１２と１つのＰ型ＭＯＳトランジスタ１３を有し、
ソースフォロワ回路11の入力には電圧源１４が，ソース
フォロワ回路12の入力およびＭＯＳトランジスタ１３の
ゲートには電圧源１５が接続され，ＭＯＳトランジスタ
13のソースには、一端を入力とする容量１７が接続さ
れ、電圧比較器１８の負入力には、ソースフォロワ回路
１２の出力が接続され、電圧比較器１８の正入力にはＭ
ＯＳトランジスタ１３のソースが接続される。本実施例
では、電圧源１４，１５の電圧をそれぞれＶ14，Ｖ15と
してＶ14＜Ｖ15なる関係に設定し，また抵抗１６の抵抗
値はＭＯＳトランジスタ１３のオン抵抗に比べ十分に大
きな値に設定する。本回路の機種から明らかなとおり電
源電圧ＶDDは正の電圧であり、各ソースフォロワ回路１
１、１２における電流源は電源電圧ＶDDから対応するト
ランジスタに電流を供給している。
以下、本回路の動作につき説明する。各ソースフォロワ
回路１１、１２は電圧源１４、１５の電圧にもとづく出
力電圧をそれぞれ出力している。すなわち、Ｐ型ＭＯＳ
トランジスタの閾値電圧をＶTPとすると、ソースフォロ
ワ回路１１の出力電圧はＶ14−ＶTPとなる。閾値電圧Ｖ
TPは負であるので、ソースフォロワ回路１１の出力電圧
はＶ14＋｜ＶTP｜と書き直せる。すなわち、電圧源の電
圧Ｖ14よりも閾値電圧分高くなっている。同様にソース
フォロワ回路１２の出力電圧は電圧源１５の電圧Ｖ15よ
りも閾値電圧ＶTP分高くなっており、Ｖ15＋｜ＶTP｜で
ある。一方、ＭＯＳトランジスタ１３のゲートには電圧
源１５の電圧Ｖ15が与えられており、Ｖ15＞Ｖ14である
ため、信号入力がない場合は、ＭＯＳトランジスタ１３
のゲート・ソース間電圧は閾値電圧ＶTPよりも小さくな
っており、同トランジスタ１３はオフ状態となってい
る。かくして、ＭＯＳトランジスタ１３のソース電圧は
ソースフォロワ回路１１の出力電圧（Ｖ14＋｜ＶTP｜）
となり、同電圧が電圧比較器１８の正出力に印加され
る。電圧比較器１８の２入力間の電圧差はかくして電圧
Ｖ14とＶ15の差電圧となり、Ｖ15＞Ｖ14であるので、同
比較器１８の出力は低レベルとなる。
回路１１、１２は電圧源１４、１５の電圧にもとづく出
力電圧をそれぞれ出力している。すなわち、Ｐ型ＭＯＳ
トランジスタの閾値電圧をＶTPとすると、ソースフォロ
ワ回路１１の出力電圧はＶ14−ＶTPとなる。閾値電圧Ｖ
TPは負であるので、ソースフォロワ回路１１の出力電圧
はＶ14＋｜ＶTP｜と書き直せる。すなわち、電圧源の電
圧Ｖ14よりも閾値電圧分高くなっている。同様にソース
フォロワ回路１２の出力電圧は電圧源１５の電圧Ｖ15よ
りも閾値電圧ＶTP分高くなっており、Ｖ15＋｜ＶTP｜で
ある。一方、ＭＯＳトランジスタ１３のゲートには電圧
源１５の電圧Ｖ15が与えられており、Ｖ15＞Ｖ14である
ため、信号入力がない場合は、ＭＯＳトランジスタ１３
のゲート・ソース間電圧は閾値電圧ＶTPよりも小さくな
っており、同トランジスタ１３はオフ状態となってい
る。かくして、ＭＯＳトランジスタ１３のソース電圧は
ソースフォロワ回路１１の出力電圧（Ｖ14＋｜ＶTP｜）
となり、同電圧が電圧比較器１８の正出力に印加され
る。電圧比較器１８の２入力間の電圧差はかくして電圧
Ｖ14とＶ15の差電圧となり、Ｖ15＞Ｖ14であるので、同
比較器１８の出力は低レベルとなる。
入力端子１９への入力信号は容量１７を介して電圧比較
器１８の正入力に印加されるので、入力信号がその平均
電圧からピーク電圧までの振幅電圧ＶipがＶip＝Ｖ15−
Ｖ14であるときはＭＯＳトランジスタ１３はオフ状態を
維持し、そのソース、すなわち電圧比較器１８の正入力
は第２図(a)に示すようにＶ14−ＶTP（＝Ｖ14＋｜ＶTP
｜）を中心とした電圧で変化する。また、このときは入
力信号のピーク電圧がＶ15−ＶTP（＝Ｖ15＋｜ＶTP｜）
を越さないため電圧比較器１８の出力は低レベルを維持
する。
器１８の正入力に印加されるので、入力信号がその平均
電圧からピーク電圧までの振幅電圧ＶipがＶip＝Ｖ15−
Ｖ14であるときはＭＯＳトランジスタ１３はオフ状態を
維持し、そのソース、すなわち電圧比較器１８の正入力
は第２図(a)に示すようにＶ14−ＶTP（＝Ｖ14＋｜ＶTP
｜）を中心とした電圧で変化する。また、このときは入
力信号のピーク電圧がＶ15−ＶTP（＝Ｖ15＋｜ＶTP｜）
を越さないため電圧比較器１８の出力は低レベルを維持
する。
次に、そのピーク電圧値がＶ15−ＶTPを越える入力信号
が印加されると、電圧比較器８の正入力電圧が負入力電
圧よりも高くなるので、同比較器８の出力は高レベルと
なる。また、このときＭＯＳトランジスタ１３がオン状
態となる。ＭＯＳトランジスタ１３のオン抵抗は抵抗１
６に比して十分小さいので、容量１７の電荷はＭＯＳト
ランジスタ１３を介して放電されることになり、それに
従ってＭＯＳトランジスタ１３のソース、すなわち電圧
比較器１８の正入力の電圧は低下する。かかる電圧低下
はＭＯＳトランジスタ１３がオフ状態となる電圧Ｖ15−
ＶTPまで低下する。すなわち、Ｖ15−ＶTPを越えるピー
ク電圧値の入力信号の印加により、ＭＯＳトランジスタ
１３のソース電圧はそのピーク電圧値とＶ15−ＶTPとの
差電圧分だけ接地側にシフトされることとなり、第２図
(b)に示すように、ピーク電圧値がＶ15−ＶTPにほぼ等
しくなるようにＭＯＳトランジスタ１３のソース電圧は
変化する。そして、入力信号がそのピーク電圧値から低
下することにより電圧比較器１８の出力は低レベルへと
変化する。ＭＯＳトランジスタ１３はオフとなっている
ので、容量１７は抵抗１６を介して充電され、その結
果、ＭＯＳトランジスタ１３のソース電圧は容量１７と
抵抗１６とで決まる時定数によりＶ14−ＶTPのレベルに
向って上昇する。この後、第２図(b)に示すように、上
記ピーク電圧の入力信号が再び入力されると、電圧比較
器１８の出力が高レベルに変化するとともに容量１７は
再び放電される。かくして、Ｖ15−ＶTPを越えるピーク
電圧の入力信号は、第２図(b)に示すように、ＭＯＳト
ランジスタ１３のソース（電圧比較器１８の正入力）で
は、上記差電圧分だけＶ14−ＶTPから接地側にシフトし
たレベルを中心して変化することになる。
が印加されると、電圧比較器８の正入力電圧が負入力電
圧よりも高くなるので、同比較器８の出力は高レベルと
なる。また、このときＭＯＳトランジスタ１３がオン状
態となる。ＭＯＳトランジスタ１３のオン抵抗は抵抗１
６に比して十分小さいので、容量１７の電荷はＭＯＳト
ランジスタ１３を介して放電されることになり、それに
従ってＭＯＳトランジスタ１３のソース、すなわち電圧
比較器１８の正入力の電圧は低下する。かかる電圧低下
はＭＯＳトランジスタ１３がオフ状態となる電圧Ｖ15−
ＶTPまで低下する。すなわち、Ｖ15−ＶTPを越えるピー
ク電圧値の入力信号の印加により、ＭＯＳトランジスタ
１３のソース電圧はそのピーク電圧値とＶ15−ＶTPとの
差電圧分だけ接地側にシフトされることとなり、第２図
(b)に示すように、ピーク電圧値がＶ15−ＶTPにほぼ等
しくなるようにＭＯＳトランジスタ１３のソース電圧は
変化する。そして、入力信号がそのピーク電圧値から低
下することにより電圧比較器１８の出力は低レベルへと
変化する。ＭＯＳトランジスタ１３はオフとなっている
ので、容量１７は抵抗１６を介して充電され、その結
果、ＭＯＳトランジスタ１３のソース電圧は容量１７と
抵抗１６とで決まる時定数によりＶ14−ＶTPのレベルに
向って上昇する。この後、第２図(b)に示すように、上
記ピーク電圧の入力信号が再び入力されると、電圧比較
器１８の出力が高レベルに変化するとともに容量１７は
再び放電される。かくして、Ｖ15−ＶTPを越えるピーク
電圧の入力信号は、第２図(b)に示すように、ＭＯＳト
ランジスタ１３のソース（電圧比較器１８の正入力）で
は、上記差電圧分だけＶ14−ＶTPから接地側にシフトし
たレベルを中心して変化することになる。
そして、入力信号が小振幅になってこの状態が続くと容
量１７は抵抗１６を介して充電されてゆきＭＯＳトラン
ジスタ１３はソース電位は最終的にはＶ14−ＶTPとな
り、第２図(a)の状態となる。
量１７は抵抗１６を介して充電されてゆきＭＯＳトラン
ジスタ１３はソース電位は最終的にはＶ14−ＶTPとな
り、第２図(a)の状態となる。
以上のように本実施例ではＶ15−Ｖ14以上の正方向の信
号が入力されたときのみ出力が得られる信号検出回路と
して動作する。
号が入力されたときのみ出力が得られる信号検出回路と
して動作する。
第３図は本発明の第２の実施例であり、上記第１の実施
例とは逆に負方向の信号を検出するものである。Ｎ型Ｍ
ＯＳトランジスタを用いて構成されたソースフォロワー
回路３１，３２と，１つのＮ型ＭＯＳトランジスタ３３
を有し、ソースフォロワー回路３１の入力には電圧源３
４が，ソースフォロワ回路３２の入力およびＭＯＳトラ
ンジスタ３３のゲートには電圧源３５が接続されＭＯＳ
トランジスタ３３のソースとソースフォロワー回路３４
の出力とは抵抗３６で接続され，ＭＯＳトランジスタ３
３のソースには一端を入力とする容量３７が接続され，
電圧比較器３８の負入力にはソースフォロワー回路３２
の出力が接続され，電圧比較器３８の正入力にはＭＯＳ
トランジスタ33のソースが接続される。本第２の実施例
では、電圧源３４，３５の電圧をそれぞれＶ34，Ｖ35と
して、Ｖ34＞Ｖ35なる関係に設定される。本第２の実施
例の動作は，第４図(a)(b)の動作波形図に示したように
上記第１の実施例における信号の極性が反転しただけ
で、全く、第１の実施例と同様となるので説明は省略す
る。
例とは逆に負方向の信号を検出するものである。Ｎ型Ｍ
ＯＳトランジスタを用いて構成されたソースフォロワー
回路３１，３２と，１つのＮ型ＭＯＳトランジスタ３３
を有し、ソースフォロワー回路３１の入力には電圧源３
４が，ソースフォロワ回路３２の入力およびＭＯＳトラ
ンジスタ３３のゲートには電圧源３５が接続されＭＯＳ
トランジスタ３３のソースとソースフォロワー回路３４
の出力とは抵抗３６で接続され，ＭＯＳトランジスタ３
３のソースには一端を入力とする容量３７が接続され，
電圧比較器３８の負入力にはソースフォロワー回路３２
の出力が接続され，電圧比較器３８の正入力にはＭＯＳ
トランジスタ33のソースが接続される。本第２の実施例
では、電圧源３４，３５の電圧をそれぞれＶ34，Ｖ35と
して、Ｖ34＞Ｖ35なる関係に設定される。本第２の実施
例の動作は，第４図(a)(b)の動作波形図に示したように
上記第１の実施例における信号の極性が反転しただけ
で、全く、第１の実施例と同様となるので説明は省略す
る。
なお、上記実施例における電圧源１４，１５，３４，３
５は、ＭＯＳトランジスタのゲートに接続されるだけ
で，電流が流れないため，第５図(a)，(b)，(c)に示し
たドレインゲートを共通接続したＭＯＳトランジスタを
縦続接続して構成された分圧回路の出力電圧を用いる事
ができる。また，上記実施例では電圧比較器の正入力に
ＭＯＳトランジスタのソースを接続し負入力に第２のソ
ースフォロワー回路の出力を接続しているが，正入力，
負入力の接続を逆にして，電圧比較器の出力に入力信号
の反転パルスを得る事も可能である。
５は、ＭＯＳトランジスタのゲートに接続されるだけ
で，電流が流れないため，第５図(a)，(b)，(c)に示し
たドレインゲートを共通接続したＭＯＳトランジスタを
縦続接続して構成された分圧回路の出力電圧を用いる事
ができる。また，上記実施例では電圧比較器の正入力に
ＭＯＳトランジスタのソースを接続し負入力に第２のソ
ースフォロワー回路の出力を接続しているが，正入力，
負入力の接続を逆にして，電圧比較器の出力に入力信号
の反転パルスを得る事も可能である。
以上説明したように、本発明によれば，集積回路に外付
けすることが要求されるコンデンサを必要としないの
で，信号入力端子が１つで済み、集積化する場合に必要
外部端子数を削減できるばかりでなく，一定レベル以下
の入力に対しては電圧比較器は動作せず，雑音等の不要
な信号を検出する事が無いという利点を有している。さ
らに電圧比較器の基準電圧として，第２のソースフォロ
ワー回路の出力電圧が加えられるが、この電圧は入力信
号振幅に無関係に一定の電圧であるため，同相入力電圧
範囲の狭い電圧比較器が使用でき，また入力信号振幅
が、電源電圧を越えても安定に動作するなどの効果があ
る。
けすることが要求されるコンデンサを必要としないの
で，信号入力端子が１つで済み、集積化する場合に必要
外部端子数を削減できるばかりでなく，一定レベル以下
の入力に対しては電圧比較器は動作せず，雑音等の不要
な信号を検出する事が無いという利点を有している。さ
らに電圧比較器の基準電圧として，第２のソースフォロ
ワー回路の出力電圧が加えられるが、この電圧は入力信
号振幅に無関係に一定の電圧であるため，同相入力電圧
範囲の狭い電圧比較器が使用でき，また入力信号振幅
が、電源電圧を越えても安定に動作するなどの効果があ
る。
第１図，第２図(a)，(b)はそれぞれ本発明の第１の実施
例の回路図および動作波形図，第３図，第４図(a)，(b)
はそれぞれ本発明の第２の実施例の回路図および動作波
形図，第５図(a)，(b)，(c)はそれぞれ本発明の実施例
に使用可能な電圧源の例を示す回路図，第６図は従来例
の回路図である。 １１，１２，３１，３２，６１，６２……ソースフォロ
ワー回路、１３……Ｐ型ＭＯＳトランジスタ、３３……
Ｎ型ＭＯＳトランジスタ、１４，１５，３４，３５……
電圧源、１６，３６……抵抗、１７，３７，６３，６４
……容量、１９,３９，６９……入力端子、１８，３
８，６５……電圧比較器、６６，６７……インピーダン
ス素子
例の回路図および動作波形図，第３図，第４図(a)，(b)
はそれぞれ本発明の第２の実施例の回路図および動作波
形図，第５図(a)，(b)，(c)はそれぞれ本発明の実施例
に使用可能な電圧源の例を示す回路図，第６図は従来例
の回路図である。 １１，１２，３１，３２，６１，６２……ソースフォロ
ワー回路、１３……Ｐ型ＭＯＳトランジスタ、３３……
Ｎ型ＭＯＳトランジスタ、１４，１５，３４，３５……
電圧源、１６，３６……抵抗、１７，３７，６３，６４
……容量、１９,３９，６９……入力端子、１８，３
８，６５……電圧比較器、６６，６７……インピーダン
ス素子
Claims (1)
- 【請求項１】第１および第２のソースフォロワ回路と、
少なくとも１個の付加ＭＯＳトランジスタと、前記第１
のソースフォロワ回路の入力に接続された第１の電圧源
と、前記付加ＭＯＳトランジスタのゲートと前記第２の
ソースフォロワの入力に接続された第２の電圧源と、前
記付加ＭＯＳトランジスタのソースと前記第１のソース
フォロワ回路の出力との間に接続された抵抗素子と、前
記抵抗素子と前記付加ＭＯＳトランジスタのソースとの
接続点に接続された信号入力端子と、前記付加ＭＯＳト
ランジスタのソースと前記抵抗素子との接続点および前
記第２のソースフォロワ回路の出力に入力部がそれぞれ
接続された電圧比較器とを有し、前記信号入力端子に容
量を介して入力信号を供給することを特徴とする信号検
出回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60001167A JPH0611102B2 (ja) | 1985-01-08 | 1985-01-08 | 信号検出回路 |
| DE8686100155T DE3674418D1 (de) | 1985-01-08 | 1986-01-08 | Signalerkennungsschaltung. |
| EP86100155A EP0188221B1 (en) | 1985-01-08 | 1986-01-08 | Signal detecting circuit |
| US06/817,201 US4672238A (en) | 1985-01-08 | 1986-01-08 | Signal detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60001167A JPH0611102B2 (ja) | 1985-01-08 | 1985-01-08 | 信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61159815A JPS61159815A (ja) | 1986-07-19 |
| JPH0611102B2 true JPH0611102B2 (ja) | 1994-02-09 |
Family
ID=11493878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60001167A Expired - Lifetime JPH0611102B2 (ja) | 1985-01-08 | 1985-01-08 | 信号検出回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4672238A (ja) |
| EP (1) | EP0188221B1 (ja) |
| JP (1) | JPH0611102B2 (ja) |
| DE (1) | DE3674418D1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63169816A (ja) * | 1987-01-07 | 1988-07-13 | Nec Corp | 電圧比較回路 |
| EP0320664B1 (de) * | 1987-12-14 | 1993-09-29 | Siemens Aktiengesellschaft | Integrierbare Schaltungsanordnung zur Abtrennung von Farbbildaustastsynchron-Signalanteilen |
| JPH079442B2 (ja) * | 1989-09-20 | 1995-02-01 | 株式会社東芝 | 電流検出回路 |
| JP3656758B2 (ja) * | 1991-05-08 | 2005-06-08 | 富士通株式会社 | 動作状態検出回路 |
| JPH052037A (ja) * | 1991-06-25 | 1993-01-08 | Mitsubishi Electric Corp | ゼロクロス検出回路 |
| US5121012A (en) * | 1991-07-17 | 1992-06-09 | Trustees Of Boston University | Circuit for measuring elapsed time between two events |
| FR2806855B1 (fr) * | 2000-03-21 | 2002-06-21 | St Microelectronics Sa | Demodulateur d'un signal alternatif module en amplitude |
| US6922086B2 (en) * | 2002-12-26 | 2005-07-26 | Sun Microsystems, Inc. | Method and apparatus for generating an input switching reference |
| JP6498649B2 (ja) * | 2016-10-17 | 2019-04-10 | 株式会社東海理化電機製作所 | レベルシフタ |
| US11973198B2 (en) | 2018-11-22 | 2024-04-30 | Semiconductor Energy Laboratory Co., Ltd. | Device detecting abnormality of secondary battery and semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3700920A (en) * | 1971-05-06 | 1972-10-24 | Bendix Corp | Frequency independent peak detector |
| DE2122967C3 (de) * | 1971-05-10 | 1975-10-09 | Carl Schenck Ag, 6100 Darmstadt | Verfahren und Einrichtung zum Erzeugen und Weitergeben elektrischer Bezugsimpulse |
| US3937988A (en) * | 1974-04-05 | 1976-02-10 | Fairchild Camera And Instrument Corporation | Active termination network for clamping a line signal |
| FR2419612A1 (fr) * | 1978-03-07 | 1979-10-05 | Sundstrand Data Control | Circuit conformateur de signaux electriques |
-
1985
- 1985-01-08 JP JP60001167A patent/JPH0611102B2/ja not_active Expired - Lifetime
-
1986
- 1986-01-08 US US06/817,201 patent/US4672238A/en not_active Expired - Fee Related
- 1986-01-08 DE DE8686100155T patent/DE3674418D1/de not_active Expired - Fee Related
- 1986-01-08 EP EP86100155A patent/EP0188221B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0188221A3 (en) | 1987-01-21 |
| EP0188221A2 (en) | 1986-07-23 |
| DE3674418D1 (de) | 1990-10-31 |
| US4672238A (en) | 1987-06-09 |
| JPS61159815A (ja) | 1986-07-19 |
| EP0188221B1 (en) | 1990-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5581206A (en) | Power level detection circuit | |
| US4866301A (en) | Controlled slew peak detector | |
| US5942921A (en) | Differential comparator with an extended input range | |
| US20020125942A1 (en) | Comparator circuit | |
| EP0076733B1 (en) | Cmos circuitry for dynamic translation of input signals at ttl levels into corresponding output signals at cmos levels | |
| US4992674A (en) | Controlled slew peak detector | |
| US5300822A (en) | Power-on-reset circuit | |
| JPH0611102B2 (ja) | 信号検出回路 | |
| US6340900B1 (en) | Phase detector with minimized phase detection error | |
| EP0582289B1 (en) | Transistor circuit for holding peak/bottom level of signal | |
| JPS6260851B2 (ja) | ||
| US4818897A (en) | Fast one way amplifier stage | |
| US5258663A (en) | Reference voltage generating circuit having reduced power consumption | |
| JPH0159773B2 (ja) | ||
| EP1633048B1 (en) | Waveform shaping circuit | |
| KR100338960B1 (ko) | 전원불량 감지회로 | |
| JPH0458207B2 (ja) | ||
| JPS6243367B2 (ja) | ||
| EP0116397B1 (en) | Voltage responsive circuit | |
| JPH0613866A (ja) | パワーオンリセット回路 | |
| JPH0955769A (ja) | クロック断検出回路 | |
| JPH0616582B2 (ja) | リセツト回路 | |
| JPS63199507A (ja) | 出力段回路 | |
| JPH036525B2 (ja) | ||
| JPS63107221A (ja) | オ−トクリア回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |