JPS61159815A - 信号検出回路 - Google Patents
信号検出回路Info
- Publication number
- JPS61159815A JPS61159815A JP60001167A JP116785A JPS61159815A JP S61159815 A JPS61159815 A JP S61159815A JP 60001167 A JP60001167 A JP 60001167A JP 116785 A JP116785 A JP 116785A JP S61159815 A JPS61159815 A JP S61159815A
- Authority
- JP
- Japan
- Prior art keywords
- source
- voltage
- mos transistor
- input
- source follower
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 6
- 230000007257 malfunction Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 206010024229 Leprosy Diseases 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は大きな雑音を含む周期的信号から信号だけを検
出する回路に関するものである。
出する回路に関するものである。
従来、この種の信号検出回路として、第６図に示ｆよう
に、インピーダンス素子６６．６７ｔ−”−スに一有す
る２つのソースフォロワ回路６１．６２を有し、ソース
フォロワ回路６１．６２の入力は共に容量６３を介して
入力端子６９に接続され、ソースフォロワー回路６２の
出力には電位保持のための容［６４が接続され、ソース
フォロワー回路６１．６２の出力はそれぞれ電圧比較器
６５の入力に接続され、出力は出力端子６０から取り出
されるように構成されていた。ソースフォロワ−回路６
２と容−３１６４は、ピーク電圧保持回路として動作す
るので、電圧比較器６５は、常に入力信号のピーク電圧
を基準として入力信号レベルを比較することになる。こ
のため、入力信号に雑音が含まれていても、入力信号が
雑音よりも大きければ、雑音の影響を受ける事なく信号
取分のみを検出する事が可能である。
に、インピーダンス素子６６．６７ｔ−”−スに一有す
る２つのソースフォロワ回路６１．６２を有し、ソース
フォロワ回路６１．６２の入力は共に容量６３を介して
入力端子６９に接続され、ソースフォロワー回路６２の
出力には電位保持のための容［６４が接続され、ソース
フォロワー回路６１．６２の出力はそれぞれ電圧比較器
６５の入力に接続され、出力は出力端子６０から取り出
されるように構成されていた。ソースフォロワ−回路６
２と容−３１６４は、ピーク電圧保持回路として動作す
るので、電圧比較器６５は、常に入力信号のピーク電圧
を基準として入力信号レベルを比較することになる。こ
のため、入力信号に雑音が含まれていても、入力信号が
雑音よりも大きければ、雑音の影響を受ける事なく信号
取分のみを検出する事が可能である。
上述した従来の信号検出回路は、集積化する場合、一般
に容量６４ｔ−集積化する事が困難なため外部に設ける
必要があり、この九めに信号入力端子６９と出力端子６
０のｔテかに、ソースフォロワ回路６２からの出力端子
が必要となるばかりでなく、無信号時には電圧比較器６
５０２つの入力はほぼ同電位となり、雑音の影響によっ
て１本来の信号成分とは無関係の信号が検出されるとい
う欠点がある。さらに電圧比較器６５が正常な製作を行
なうには、電圧比較器６５への入力電圧が、電圧比較器
６５の同相入力電圧範囲内である必要がめるが、電圧比
較器６５０基準電圧は、入力信号のピーク値に追従して
いるため、入力信号の振幅は電圧比較器６５の同相入力
電圧範囲で制限され。
に容量６４ｔ−集積化する事が困難なため外部に設ける
必要があり、この九めに信号入力端子６９と出力端子６
０のｔテかに、ソースフォロワ回路６２からの出力端子
が必要となるばかりでなく、無信号時には電圧比較器６
５０２つの入力はほぼ同電位となり、雑音の影響によっ
て１本来の信号成分とは無関係の信号が検出されるとい
う欠点がある。さらに電圧比較器６５が正常な製作を行
なうには、電圧比較器６５への入力電圧が、電圧比較器
６５の同相入力電圧範囲内である必要がめるが、電圧比
較器６５０基準電圧は、入力信号のピーク値に追従して
いるため、入力信号の振幅は電圧比較器６５の同相入力
電圧範囲で制限され。
過大な入力信号によりては誤動作するという欠点も有し
ている。
ている。
本発明の信号検出回路は、同−導伝型のＭＯＳトランジ
スタで構成された第１および第２のソースフォロワ−回
路と少なくとも１個の付加的ＭＯＳトランジスタを有し
、第１のソースフォロワ回路の入力は第１の電圧源に接
続され、付加的ＭＯＳトランジスタのゲートは、第２の
ソースフォロワ回路の入力と共に第２の電圧源に接続さ
れ、この付加的ＭＯ，Ｍトランジスタのドレインは、第
４および第２のソースフォロワの電源に接続され。
スタで構成された第１および第２のソースフォロワ−回
路と少なくとも１個の付加的ＭＯＳトランジスタを有し
、第１のソースフォロワ回路の入力は第１の電圧源に接
続され、付加的ＭＯＳトランジスタのゲートは、第２の
ソースフォロワ回路の入力と共に第２の電圧源に接続さ
れ、この付加的ＭＯ，Ｍトランジスタのドレインは、第
４および第２のソースフォロワの電源に接続され。
更に付加的ＭＯＳトランジスタのソースは、抵抗素子を
介して、第１のソースフォロワ回路の出力に接続される
と共に、容量素子を介して信号入力端子に接続され、こ
の付加的ＭＯＳトランジスタのソースおよび！２０ソー
スフォロワ回路の出力がそれぞれ電圧比較器の入力に接
続されてなる。
介して、第１のソースフォロワ回路の出力に接続される
と共に、容量素子を介して信号入力端子に接続され、こ
の付加的ＭＯＳトランジスタのソースおよび！２０ソー
スフォロワ回路の出力がそれぞれ電圧比較器の入力に接
続されてなる。
次に、本発明について図面を参照して説明する。
ＷＥ１図は本発明の第１の実施例の回路図である。
Ｐ型ＭＯ８トｙンジスタを用いて構成されたソースフォ
ロワ−回路１１．１２と１つのＰ型ＭＯ８トランジスタ
１３を有し、ソースフォロワ回路１１の入力には電圧＠
１４が、ソースフォロワ回路１２の入力およびＭＯＳト
ランジスタ１３のゲートには電圧源１５が接続され、Ｍ
ＯＳトランジスタ１３のソースには、一端を入力とする
容量１７が接続され、電圧比較器１８の負入力には、ソ
ース７オ四ワ回路１２の出力が接続され、電圧比較器１
８の正入力にはＭＯＳトランジスタ１３０ソースが接続
される。本実施例では、電圧源１４，１５の電圧をそれ
ぞれＶｔ４．ｖ１ｓとしてＶｔ４＜Ｖｌ！ｌなる関係に
設定し、また抵抗１６の抵抗値はＭＯＳトランジスタ１
３０オン抵抗に比べ十分に大きな値に設定する。
ロワ−回路１１．１２と１つのＰ型ＭＯ８トランジスタ
１３を有し、ソースフォロワ回路１１の入力には電圧＠
１４が、ソースフォロワ回路１２の入力およびＭＯＳト
ランジスタ１３のゲートには電圧源１５が接続され、Ｍ
ＯＳトランジスタ１３のソースには、一端を入力とする
容量１７が接続され、電圧比較器１８の負入力には、ソ
ース７オ四ワ回路１２の出力が接続され、電圧比較器１
８の正入力にはＭＯＳトランジスタ１３０ソースが接続
される。本実施例では、電圧源１４，１５の電圧をそれ
ぞれＶｔ４．ｖ１ｓとしてＶｔ４＜Ｖｌ！ｌなる関係に
設定し、また抵抗１６の抵抗値はＭＯＳトランジスタ１
３０オン抵抗に比べ十分に大きな値に設定する。
信号入力の無い場合、Ｐ型ＭＯ８ｈランジスタの閾値重
圧ｔ ＶＴＰとすると、ＭＯＳ）ランジスタ１３のソー
ス電圧Ｖｌ！１１３はソースフォロワ回路１１の出力電
圧Ｖ１４ ＶＴＰと同電位となｆｆＶｓ＝Ｖｔ４−Ｖ
ＴＰで表わされる。またＭＯＳトランジスタ１３のゲー
ト電圧は電圧源１５の電圧Ｖｉａ″ｒ：めるから、ＭＯ
Ｓトランジスタ１３のゲート・ソース間電圧Ｖｏｓｔｓ
Ｉ’ｊ：’ｖＧ８１ｓ＝ＶＧ１３ Ｖｌ１１３＝Ｖ
ＩＳ−Ｖ１４＋ＶＴＰ トなる。Ｐ型ＭＯ８トランジス
タがオンする為の条件ｔｌＶｏｓ −ＶＴＰ ＜ ０
テ６ルカ、Ｍｏｓトラｙ−／ｘり１３１Ｃツイテ＋！上
式！ Ｄ Ｖｏａ１３−ｖ’ｒｐ ＝ｖ１５−ｖ１４＞
０ （Ｖｒｓ＞Ｖｔ４）でるるためにＭＯＳトランジス
タ１３はオフ状態に有り高抵抗になっている。電圧比較
器１８の正入力にはＭＯＳトランジスタ１３のソース電
圧が加わり、負入力には、ソースフォロワ回路１２の出
力電圧Ｖ１５ ＶＴＰが加わるので、電圧比較器１８
の２大刀間の電圧差は（Ｖｌ ４ ＶＴＰ ）−（Ｖ
ｌｓ ＶＴＰ）＝Ｖ１４−ＶＩＳ＜Ｏとなるので、電
圧比較器１８の出力は、低レベルとなる。入力信号の平
均電圧からピーク電圧までの振幅電圧ｖｌｐが■ｉｐ＜
ＶｌＢ Ｖ１４であるときは、ＭＯＳ）ランジメタ１
３０ソース電圧は第２図（ａ）に示したようにｖ１４−
ＶＴＰを中心とした電圧で変化するが、信号のピークは
Ｖｌｌｌ ＶＴＰを越えないため、電圧比較器１８は
動作せず出力は低レベルを維持する。ＶｉｐがＶｉｐ＞
Ｖｘｓ Ｖｘ４で６ると！ＵＭＯ８）？ｙジｘり１３
０ン−ス’ｌ圧Ｖｓｕｌ”ｊＶｔ４ＶＴｐ＋Ｖｊｐトナ
りＶｏｓ１ｚ−ＶＴｐ＝Ｖｌｓ （Ｖ１４ ’Ｖ’
ｒｐ＋Ｖｉｐ） ＶＴＰ＝Ｖ１５ Ｖ１４ Ｖｉ
ｐ（Ｏトナッテ、Ｍｏｓトラン−／メタ１３がオン状態
となる。ＭＯＳ）ランジスタ１３のオン抵抗は、抵抗１
６に比べ十分に小さいため、容量１７の電荷はＭＯＳト
ランジスタ１３を通して放電され、ＭＯＳ）ランジスタ
１３がオフ状態となる電圧■８ ”■Ｉｓ ＶＴＰま
でＭＯＳトランジスタ１３のソース電圧は低下する。し
たがって第２図（ｂ）に示したように、ＭＯＳ）ランジ
スタ１３のソース電圧は入力信号のピーク値が、ＶＩＳ
ｖ’ｒｐの電圧となるよりに変化する。このとき電圧比
較器１８の正入力は負入力電圧Ｖ１５− ｖ’ｒｐよｐ
大きくなｐｔ電圧較器１８の出力には正のパルスが出力
される。この場合、信号のピーク値が、雑音より大きけ
れば、雑音のピークはＶｌＢ−ＶＴＰを越えることは無
く目的とする信号だけを検出することができる。
圧ｔ ＶＴＰとすると、ＭＯＳ）ランジスタ１３のソー
ス電圧Ｖｌ！１１３はソースフォロワ回路１１の出力電
圧Ｖ１４ ＶＴＰと同電位となｆｆＶｓ＝Ｖｔ４−Ｖ
ＴＰで表わされる。またＭＯＳトランジスタ１３のゲー
ト電圧は電圧源１５の電圧Ｖｉａ″ｒ：めるから、ＭＯ
Ｓトランジスタ１３のゲート・ソース間電圧Ｖｏｓｔｓ
Ｉ’ｊ：’ｖＧ８１ｓ＝ＶＧ１３ Ｖｌ１１３＝Ｖ
ＩＳ−Ｖ１４＋ＶＴＰ トなる。Ｐ型ＭＯ８トランジス
タがオンする為の条件ｔｌＶｏｓ −ＶＴＰ ＜ ０
テ６ルカ、Ｍｏｓトラｙ−／ｘり１３１Ｃツイテ＋！上
式！ Ｄ Ｖｏａ１３−ｖ’ｒｐ ＝ｖ１５−ｖ１４＞
０ （Ｖｒｓ＞Ｖｔ４）でるるためにＭＯＳトランジス
タ１３はオフ状態に有り高抵抗になっている。電圧比較
器１８の正入力にはＭＯＳトランジスタ１３のソース電
圧が加わり、負入力には、ソースフォロワ回路１２の出
力電圧Ｖ１５ ＶＴＰが加わるので、電圧比較器１８
の２大刀間の電圧差は（Ｖｌ ４ ＶＴＰ ）−（Ｖ
ｌｓ ＶＴＰ）＝Ｖ１４−ＶＩＳ＜Ｏとなるので、電
圧比較器１８の出力は、低レベルとなる。入力信号の平
均電圧からピーク電圧までの振幅電圧ｖｌｐが■ｉｐ＜
ＶｌＢ Ｖ１４であるときは、ＭＯＳ）ランジメタ１
３０ソース電圧は第２図（ａ）に示したようにｖ１４−
ＶＴＰを中心とした電圧で変化するが、信号のピークは
Ｖｌｌｌ ＶＴＰを越えないため、電圧比較器１８は
動作せず出力は低レベルを維持する。ＶｉｐがＶｉｐ＞
Ｖｘｓ Ｖｘ４で６ると！ＵＭＯ８）？ｙジｘり１３
０ン−ス’ｌ圧Ｖｓｕｌ”ｊＶｔ４ＶＴｐ＋Ｖｊｐトナ
りＶｏｓ１ｚ−ＶＴｐ＝Ｖｌｓ （Ｖ１４ ’Ｖ’
ｒｐ＋Ｖｉｐ） ＶＴＰ＝Ｖ１５ Ｖ１４ Ｖｉ
ｐ（Ｏトナッテ、Ｍｏｓトラン−／メタ１３がオン状態
となる。ＭＯＳ）ランジスタ１３のオン抵抗は、抵抗１
６に比べ十分に小さいため、容量１７の電荷はＭＯＳト
ランジスタ１３を通して放電され、ＭＯＳ）ランジスタ
１３がオフ状態となる電圧■８ ”■Ｉｓ ＶＴＰま
でＭＯＳトランジスタ１３のソース電圧は低下する。し
たがって第２図（ｂ）に示したように、ＭＯＳ）ランジ
スタ１３のソース電圧は入力信号のピーク値が、ＶＩＳ
ｖ’ｒｐの電圧となるよりに変化する。このとき電圧比
較器１８の正入力は負入力電圧Ｖ１５− ｖ’ｒｐよｐ
大きくなｐｔ電圧較器１８の出力には正のパルスが出力
される。この場合、信号のピーク値が、雑音より大きけ
れば、雑音のピークはＶｌＢ−ＶＴＰを越えることは無
く目的とする信号だけを検出することができる。
以上のように本笑施例では■１１１−■１４以上の正方
向の信号が入力され虎ときのみ出力が得られる信号検出
回路として動作する。
向の信号が入力され虎ときのみ出力が得られる信号検出
回路として動作する。
第３図は本発明の第２の実施例であり、上記第１の実施
例とは逆に負号向の信号を検出するものである。へ型Ｍ
ＯＳトランジスタを用いて構成されたソースフォロワ−
回路３１．３２と、１つのＮ３ＭＯＳトランジスタ３３
を有し、ソースフォロワー回路３１の入力には電圧源３
４が、ソースフォロワ回路３２の入力およびＭＯＳ）ラ
ンジスタ３３のゲートには電圧源３５が接続されＭＯＳ
トランジスタ３３０ソースとソースフォロワ−回路３４
の出力とは抵抗３６で接続ぢれ、ＭＯＳトランジスタ３
３のソースには−ｇｓｔ−人力とする容量３７が接続さ
れ、電圧比較器３８の負入力にはソースフォロワ−回路
３２の出力が接続され、電圧比較器３８の正入力にはＭ
ＯＳ）ランジスタ３３のソースが接続される。本第２の
実施例では、電圧源３４ 、３５ （Ｄｌに圧’ｅツレ
ｆ：しＶ３４． Ｖｓｓ トＬ。
例とは逆に負号向の信号を検出するものである。へ型Ｍ
ＯＳトランジスタを用いて構成されたソースフォロワ−
回路３１．３２と、１つのＮ３ＭＯＳトランジスタ３３
を有し、ソースフォロワー回路３１の入力には電圧源３
４が、ソースフォロワ回路３２の入力およびＭＯＳ）ラ
ンジスタ３３のゲートには電圧源３５が接続されＭＯＳ
トランジスタ３３０ソースとソースフォロワ−回路３４
の出力とは抵抗３６で接続ぢれ、ＭＯＳトランジスタ３
３のソースには−ｇｓｔ−人力とする容量３７が接続さ
れ、電圧比較器３８の負入力にはソースフォロワ−回路
３２の出力が接続され、電圧比較器３８の正入力にはＭ
ＯＳ）ランジスタ３３のソースが接続される。本第２の
実施例では、電圧源３４ 、３５ （Ｄｌに圧’ｅツレ
ｆ：しＶ３４． Ｖｓｓ トＬ。
て、Ｖ３４ ＞ＶｌＢなる関係に設定される。本第２の
実施例の動作は、第４図（ａ）（ｂ）の動作波形図に示
したように上記第１の実施例における信号の極性が反転
しただけで、全く、第１の実施例と同様となるので説明
は省略する。
実施例の動作は、第４図（ａ）（ｂ）の動作波形図に示
したように上記第１の実施例における信号の極性が反転
しただけで、全く、第１の実施例と同様となるので説明
は省略する。
なお、上記実施例における電圧源１４，１５゜３４．３
５は、ＭＯＳ）ランジスタのゲートに接続されるだけで
、電流が流れないため、第５図（ａ）。
５は、ＭＯＳ）ランジスタのゲートに接続されるだけで
、電流が流れないため、第５図（ａ）。
（ｂ） 、 （Ｃ）に示したドレインゲート？共通接続
したＭＯＳトランジスタを縦続接続して構成された分圧
回路の出力電圧を用いる事ができる。また、上記実施例
では電圧比較器の正入力にＭＯＳト、ｙンジスタのソー
スｆｔ＊続し負入力に第２のソースフォロワー回路の出
力を接続しているが、正入力、負入力の接続を逆にして
、電圧比較器の出力に入力信号の反転パルスｔ−得る事
も可能である。
したＭＯＳトランジスタを縦続接続して構成された分圧
回路の出力電圧を用いる事ができる。また、上記実施例
では電圧比較器の正入力にＭＯＳト、ｙンジスタのソー
スｆｔ＊続し負入力に第２のソースフォロワー回路の出
力を接続しているが、正入力、負入力の接続を逆にして
、電圧比較器の出力に入力信号の反転パルスｔ−得る事
も可能である。
以上説明したように、本発明によれば、集積回路に外付
けすることが要求されるコンデンサを必要としないので
、信号入力端子が１つで済み、集積化する場合に必要外
部亀子数を削減できるばかりでなく、一定レベル以下の
入力に対して線電圧比較器は動作せず、雑音等の不要な
信号を検出する事が無いという利点を有している。さら
に電圧比較器の基準電圧として＃第２のソースフォロワ
−回路の出力電圧が加えられるが、この電圧は入力信号
振幅に無関係に一定の電圧であるため、同相入力電圧範
囲の狭い電圧比較器が使用でき、また入力信号振幅が、
電源電圧を越えても安定に動作するなどの効果がめる。
けすることが要求されるコンデンサを必要としないので
、信号入力端子が１つで済み、集積化する場合に必要外
部亀子数を削減できるばかりでなく、一定レベル以下の
入力に対して線電圧比較器は動作せず、雑音等の不要な
信号を検出する事が無いという利点を有している。さら
に電圧比較器の基準電圧として＃第２のソースフォロワ
−回路の出力電圧が加えられるが、この電圧は入力信号
振幅に無関係に一定の電圧であるため、同相入力電圧範
囲の狭い電圧比較器が使用でき、また入力信号振幅が、
電源電圧を越えても安定に動作するなどの効果がめる。
第１図、第２図（ａ） 、 （ｂ）Ｈそれぞれ本発明の
第１の実施例の回路図および動作波形図、第３図、第４
図（ａ） 、 （ｂ）はそれぞれ本発明の第２の実施例
の回路図および動作波形図、第５図（ａ） 、 （ｂ）
、 （Ｃ）はそれぞれ本発明の実施例に使用可能な電
圧源の例を示す回路図、第６図は従来例の回路図である
。 １１，１２，３１，３２，６１．６２・川・・ソースフ
ォロワ−回路、１３・−団・Ｐ型ＭＯ８トランジスタ、
３３・旧・・へ型ＭＯＳトランジスタ、１４゜１５．３
４，３５・・・・・・電圧源、１６，３６・・・・・・
抵抗、１７．３７，６３．６４・・川・容量、１９，３
９ 。 ６９・・・・・・入力端子、１８，３８，６５・・・・
・・電圧比較器、６６．６７・・・・・・インピーダン
ス素子癩１図 第３ 図 第４ｖＪ １−レろ巳シ伺にのイクＪ 第５図 阜６ 図
第１の実施例の回路図および動作波形図、第３図、第４
図（ａ） 、 （ｂ）はそれぞれ本発明の第２の実施例
の回路図および動作波形図、第５図（ａ） 、 （ｂ）
、 （Ｃ）はそれぞれ本発明の実施例に使用可能な電
圧源の例を示す回路図、第６図は従来例の回路図である
。 １１，１２，３１，３２，６１．６２・川・・ソースフ
ォロワ−回路、１３・−団・Ｐ型ＭＯ８トランジスタ、
３３・旧・・へ型ＭＯＳトランジスタ、１４゜１５．３
４，３５・・・・・・電圧源、１６，３６・・・・・・
抵抗、１７．３７，６３．６４・・川・容量、１９，３
９ 。 ６９・・・・・・入力端子、１８，３８，６５・・・・
・・電圧比較器、６６．６７・・・・・・インピーダン
ス素子癩１図 第３ 図 第４ｖＪ １−レろ巳シ伺にのイクＪ 第５図 阜６ 図
Claims (1)
- 【特許請求の範囲】 １ 第１および第２のソースフォロワー回路と、少なく
とも１個の付加ＭＯＳトランジスタと、前記第１のソー
スフォロワー回路の入力に接続された第１の電圧源と、
前記付加ＭＯＳトランジスタのゲートと前記第２のソー
スフォロワーの入力に接続された第２の電圧源と、前記
付加ＭＯＳトランジスタのソースと前記第１のソースフ
ォロワ回路の出力との間に接続された抵抗素子と、前記
抵抗素子と前記付加ＭＯＳトランジスタのソースとの接
続点に接続された信号入力端子と、前記ＭＯＳトランジ
スタのソースと前記抵抗との接続点および前記第２のソ
ースフォロワー回路の出力がそれぞれに入力部に接続さ
れた電圧比較器とを有することを特徴とする信号検出回
路。 ２ 前記第１および、第２の電圧源は、ドレインとゲー
トを共通接続したＭＯＳトランジスタを縦続接続してな
る分圧回路によって構成されたことを特徴とする特許請
求の範囲第１項記載の信号検出回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60001167A JPH0611102B2 (ja) | 1985-01-08 | 1985-01-08 | 信号検出回路 |
| DE8686100155T DE3674418D1 (de) | 1985-01-08 | 1986-01-08 | Signalerkennungsschaltung. |
| EP86100155A EP0188221B1 (en) | 1985-01-08 | 1986-01-08 | Signal detecting circuit |
| US06/817,201 US4672238A (en) | 1985-01-08 | 1986-01-08 | Signal detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60001167A JPH0611102B2 (ja) | 1985-01-08 | 1985-01-08 | 信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61159815A true JPS61159815A (ja) | 1986-07-19 |
| JPH0611102B2 JPH0611102B2 (ja) | 1994-02-09 |
Family
ID=11493878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60001167A Expired - Lifetime JPH0611102B2 (ja) | 1985-01-08 | 1985-01-08 | 信号検出回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4672238A (ja) |
| EP (1) | EP0188221B1 (ja) |
| JP (1) | JPH0611102B2 (ja) |
| DE (1) | DE3674418D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020104885A1 (ja) * | 2018-11-22 | 2020-05-28 | 株式会社半導体エネルギー研究所 | 二次電池の異常検知装置、および、半導体装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63169816A (ja) * | 1987-01-07 | 1988-07-13 | Nec Corp | 電圧比較回路 |
| DE3884581D1 (de) * | 1987-12-14 | 1993-11-04 | Siemens Ag | Integrierbare schaltungsanordnung zur abtrennung von farbbildaustastsynchron-signalanteilen. |
| JPH079442B2 (ja) * | 1989-09-20 | 1995-02-01 | 株式会社東芝 | 電流検出回路 |
| JP3656758B2 (ja) * | 1991-05-08 | 2005-06-08 | 富士通株式会社 | 動作状態検出回路 |
| JPH052037A (ja) * | 1991-06-25 | 1993-01-08 | Mitsubishi Electric Corp | ゼロクロス検出回路 |
| US5121012A (en) * | 1991-07-17 | 1992-06-09 | Trustees Of Boston University | Circuit for measuring elapsed time between two events |
| FR2806855B1 (fr) * | 2000-03-21 | 2002-06-21 | St Microelectronics Sa | Demodulateur d'un signal alternatif module en amplitude |
| US6922086B2 (en) * | 2002-12-26 | 2005-07-26 | Sun Microsystems, Inc. | Method and apparatus for generating an input switching reference |
| JP6498649B2 (ja) * | 2016-10-17 | 2019-04-10 | 株式会社東海理化電機製作所 | レベルシフタ |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3700920A (en) * | 1971-05-06 | 1972-10-24 | Bendix Corp | Frequency independent peak detector |
| DE2122967C3 (de) * | 1971-05-10 | 1975-10-09 | Carl Schenck Ag, 6100 Darmstadt | Verfahren und Einrichtung zum Erzeugen und Weitergeben elektrischer Bezugsimpulse |
| US3937988A (en) * | 1974-04-05 | 1976-02-10 | Fairchild Camera And Instrument Corporation | Active termination network for clamping a line signal |
| FR2419612A1 (fr) * | 1978-03-07 | 1979-10-05 | Sundstrand Data Control | Circuit conformateur de signaux electriques |
-
1985
- 1985-01-08 JP JP60001167A patent/JPH0611102B2/ja not_active Expired - Lifetime
-
1986
- 1986-01-08 DE DE8686100155T patent/DE3674418D1/de not_active Expired - Fee Related
- 1986-01-08 EP EP86100155A patent/EP0188221B1/en not_active Expired - Lifetime
- 1986-01-08 US US06/817,201 patent/US4672238A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020104885A1 (ja) * | 2018-11-22 | 2020-05-28 | 株式会社半導体エネルギー研究所 | 二次電池の異常検知装置、および、半導体装置 |
| JPWO2020104885A1 (ja) * | 2018-11-22 | 2021-11-04 | 株式会社半導体エネルギー研究所 | 二次電池の異常検知装置、および、半導体装置 |
| US11973198B2 (en) | 2018-11-22 | 2024-04-30 | Semiconductor Energy Laboratory Co., Ltd. | Device detecting abnormality of secondary battery and semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0188221A3 (en) | 1987-01-21 |
| EP0188221B1 (en) | 1990-09-26 |
| EP0188221A2 (en) | 1986-07-23 |
| US4672238A (en) | 1987-06-09 |
| JPH0611102B2 (ja) | 1994-02-09 |
| DE3674418D1 (de) | 1990-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0174736A1 (en) | Circuit for detecting level of input voltage | |
| US5442312A (en) | Integrated circuit for generating a reset signal | |
| JPS61159815A (ja) | 信号検出回路 | |
| JPH02213771A (ja) | 供給電圧降下検出回路、および供給電圧降下を検出し、初期化回路をリセットする回路 | |
| JPS6260851B2 (ja) | ||
| US4521696A (en) | Voltage detecting circuit | |
| US5258663A (en) | Reference voltage generating circuit having reduced power consumption | |
| US5434521A (en) | Integrated comparator circuit | |
| JPH0660686A (ja) | 半導体集積回路 | |
| KR900001813B1 (ko) | 슈미트 회로 | |
| JPH04357710A (ja) | 論理回路 | |
| JP3526103B2 (ja) | 電圧検出器のヒステリシス回路 | |
| JPH0159773B2 (ja) | ||
| JPH0534026Y2 (ja) | ||
| JPH03195126A (ja) | インバータ回路 | |
| JP2754552B2 (ja) | コンパレータ | |
| JPH0458207B2 (ja) | ||
| JPS6013572B2 (ja) | 過渡状態検出装置 | |
| JPH06260924A (ja) | フローティング検出回路 | |
| KR950034972A (ko) | 전압 조정기 | |
| JPH0250520A (ja) | 伝達ゲートスイッチ回路 | |
| JPH03141415A (ja) | パワーオンリセット回路 | |
| JPS60114024A (ja) | ヒステリシス回路 | |
| JPS63168899A (ja) | ピ−クホ−ルド回路 | |
| JPH0955769A (ja) | クロック断検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |