KR900001813B1 - 슈미트 회로 - Google Patents

슈미트 회로 Download PDF

Info

Publication number
KR900001813B1
KR900001813B1 KR1019860008070A KR860008070A KR900001813B1 KR 900001813 B1 KR900001813 B1 KR 900001813B1 KR 1019860008070 A KR1019860008070 A KR 1019860008070A KR 860008070 A KR860008070 A KR 860008070A KR 900001813 B1 KR900001813 B1 KR 900001813B1
Authority
KR
South Korea
Prior art keywords
transistor
circuit
connection point
source
drain
Prior art date
Application number
KR1019860008070A
Other languages
English (en)
Other versions
KR870003623A (ko
Inventor
히로유키 고이누마
Original Assignee
가부시키가이샤 도시바
와타리 스기이치로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 와타리 스기이치로 filed Critical 가부시키가이샤 도시바
Publication of KR870003623A publication Critical patent/KR870003623A/ko
Application granted granted Critical
Publication of KR900001813B1 publication Critical patent/KR900001813B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/17—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using twistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger

Abstract

내용 없음.

Description

슈미트 회로
제1도는 종래의 절연게이트형 슈미트회로를 나타내는 회로도.
제2도는 본 발명의 슈미트회로에 대한 제1실시예는 나타내는 회로도.
제3도는 제2도의 슈미트회로에 대한 입출력 특성을 나타내는 도면.
제4도는 제1도 및 제2도의 슈미트회로에서 입력전압상승시의 회로임계전압(VON)과 입력전압강하시의 회로임계전압(VOFF)에 대한 전원전압 의존도를 나타내는 특성도.
제5도는 본 발명의 슈미트회로에 대한 제2실시예를 나타내는 회로도.
제6도는 본 발명의 슈미트회로에 대한 제3실시예를 나타내는 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
Q1, Q5 : 감소형 트랜지스터 Q2, Q3, Q5 : 증가형 트랜지스터
N1 : 신호입력접속점 N2 : 신호출력접속점
ØIN : 입력신호 ØOUT : 출력신호
본 발명은 절연게이트(Metal Insulator Semiconducor)형 반도체집적회로의 입력회로로 사용되는 슈미트회로에 관한 것으로, 특히 절연게이트형 전계효과트랜지스터를 사용한 슈미트회로에 관한 것이다.
위와 같은 종류의 슈미트회로에 대한 종래의 실시예가 제1도에 도시되어 있다. 즉 Q1, Q2, Q3, Q4는 각각 N채널 절연게이트형(예컨대 MOS형) 트래지스터인데, 이 가운데 Q2, Q3, Q4는 증가형이고, Q1은 감소형이다.
상기 감소형 트랜지스터(Q1)는 드레인이 VDD전원 접속점에 접속되고, 게이트와 소오스가 상호 접속되며, 상기 게이트와 소오스간의 상호 접속점인 신호출력 접속점(N2)과 VSS전원단(기준전위단) 사이에 상기 증가형 트랜지스터(Q2, Q3)가 직렬로 접소되어 있다.
또한 상기 트랜지스터(Q2, Q3)의 게이트가 상호 접속되어 신호입력접속점(N1)으로 되어있고, 상기 상호 접속점(N2)이 신호출력접속점으로 되어있다.
그리고 상기 VDD전원접속점과 상기 트랜지스터(Q2, Q3)이 소오스와 드레인간의 상호 접속점(A)에 상기 증가형트랜지스터(Q4)가 접속되어 있고, 상기 트랜지스터(Q4)의 게이트는 상기 출력접속점(N2)에 접속되어 있다.
그리고 상기 절연게이트형 슈미트회로의 동작은, 이미 널리 알려져 있는 바와 같이 신호입력접속점(N1)의 입력신호전압이 상승할 때와 하강할 때 회로임계전압이 달라지는 인버터회로로서 동작한다. 여기서 입력신호를 ØIN, 신호출력접속점(N2)의 출력신호를 ØOUT, 입력전압이 상승할 때의 회로임계전압을 VON, 입력전압이 하강할 때의 회로임계전압을 VOFF로 표기하면, 이에대한 입출력특성은 제3도에 도시된 바와같이 히스테리시스특성을 갖는다.
즉 입력전압이 높아지는 방향으로 변화할 때의 입력전압이 상승할 때의 회로임계전압(VON) 보다 작아지는 경우에는 트랜지스터(Q2)가 오프되어 신호출력접속점(N2)에는 VDD 전원접속점으로부터 트랜지스터(Q1)를 통해 하이레벨(H레벨)의 출력전압(=VDD)이 나타나게 된다.
이 때, 트랜지스터(Q4)가 온되어 상기 접속점(A)의 전위가 대략 VDD전위 또는 트랜지스터(Q4)의 도통저항과 트랜지스터(Q3)의 도통전항간의 비율에 의해 설정되어진 레벨로 된다.
입력전압이 증가하는 방향으로 변화하여 상기 회로 임계전압(VPN)을 초과하게 되면, 트랜지스터(Q2)(Q3)가 각각 온되므로서 출력신호(ØOUT)는 트랜지스터(Q2)(Q3)의 도통 저항간의 비율에 의해 설정되는 로우레벨(L레벨)로 된다. 트랜지스터(Q4)는 오프되므로써 상기 접속점전위(VA)가 대략 접지전위가 된다.
다음에 입력전압이 낮아지는 방향으로 변화하게 되면, 그에 따라 트랜지스터(Q2, Q3)의 도통저항이 상승하게 되어 출력신호(ØOUT)의 전압이 상승하게 되고, 트랜지스터(Q4)가 온상태로 된다.
이에 따라 접속점전위(VA)가 상승되어 트랜지스터(Q2)의 도통저항을 증시켜주게 되므로서 출력신호(ØOUT)의 전위와 접속점전위(VA)가 더욱 상승하게 된다. 이런 전압(VA)이 어떤 값까지 상승하게 되면 트랜지스터(Q2)가 오프상태로 되어 출력신호(ØOUT)의 전위가 VDD전위인 하이레벨로 된다. 이 때의 입력신호(ØIN)의 전압이 입력신호 하강시의 회로임계전압(VOFF)이다.
이와 같이 입력전압이 상승할 때와 하강할 때에 따라 접속점전위(VA)가 달라지고 있으므로 입력 전압상승시의 회로임계전압(VON)과 입력전압 하강시의 회로임계전압(VOFF)이 달라지게 되고, VON＞VOFF의 관계가 성립되어 진다.
상기한 바와 같이 종래의 절연게이트형 슈미트회로에서는 입력전압이 상승할 때의 회로임계전압(VON)은 트랜지스터(Q3)의 도통저항과 트랜지스터(Q4)의 도통저항간의 비율에 의해 설정되는 접속점(A)의 전위에 의존하고, 입력전압이 하강할 때의 회로임계전압(VOFF)은 트랜지스터(Q2, Q3)의 도통 저항과 그 부하소자인 트랜지스터(Q1)의 도통 저항간의 비율에 의해 설정되는 접속점(A)의 전위에 의존하고 있다.
상기 회로임계전압(VON, VOFF)에 대한 VDD전원전압의 의존도는 제4도에 도시되어진 바와 같이, 회로임계전압(VOFF)의 VDD전원전압 의존도는 비교적 작게 나타나 있지만 전압(VON)의 VDD전원전압 의존도는 크다.
그러므로 예컨대 절연게이트형 반도체집적회로의 외부신호입력회로에다 절연게이트형 슈미트회로를 사용하는 경우, 상기한 바와 같이 그 회로임계전압(VON, VOFF)이 전원전압에 크게 의존하게 되면 집적 회로내에 있는 내부회로의 동작속도가 저하된다고 하는 문제가 있기 때문에 여러 입력신호의 타이밍 관계에 의해 내부회로의 동작모우드를 규정하도록 하는 경우 타이밍관계를 정확하게 잡아준다는 것이 어려웠었다.
즉 전원전압의 변동을 고려하게 되면 여러 입력신호간의 상호 타이밍관계의 변동여유가 작아지게 된다.
본 발명은 상기한 문제를 개선하기 위하여 발명된 것으로, 회로임계전압의 전원전압 의존도를 비교적 작게 할 수 있고 여러개의 회로를 사용하여 각 입력신호 상호간의 타이밍 관계를 잡아주도록 된 경우에 전원전압의 변화에 대해서도 입력신호 상호간의 타이밍 관계를 정확하게 검출할 수 있도록 된 슈미트 회로를 제공하고자 함에 그 목적이 있다.
즉, 본 발명에 따른 절연게이트형 슈미트회로는 드레인이 VDD전원접속점에 연결됨과 더불어 게이트와 소오스가 상호 접속되어 신호출력 접속점에 연결되는 감소형 제1트랜지스터와 상기 제1트랜지스터의 게이트와 소오스간의 상호접속점과 VSS전원단 사이에 직렬로 접속됨과 더불어 각 게이트가 공통으로 연결되어 신호입력접속점에 연결되는 증가형 제2, 제3트랜지스터 드레인이 상기 VDD전원접속점에 연결됨과 더불어 게이트가 상기 제4트랜지스터의 소오스에 드레인이 연결됨과 더불어 게이트와 소오스가 상오 연결되어 상기 제2, 제3트랜지스터의 직렬접속점에 연결됨 감소형 제5트랜지스터로 이루어진 것을 특징으로 하는 것이다.
상기한 구성에 따르면 입력전압이 상승할 때에는 제2, 제3트랜지스터의 직렬접속점의 전위를 제3트렌지스터의 도통저항과 그 부하소자인 제5트랜지스터의 공통저항에 의해 대략적으로 설정할 수 있으므로 입력전압이 상승할 때 회로임계전압(VON)의 전원전압에 대한 의존도는 비교적 작아지게 된다.
그러므로 복수개의 슈미트회로는 사용하여 각 입력신호의 상호 타이밍관계를 잡아주는 경우 전원변동이 있어도 각 회로에서의 타이밍을 정확하게 검출할 수 있으므로 입력신호의 상호 타이밍관계를 정확하게 검출할 수 있다.
이하 도면에 의거하여 본 발명의 일실시예에 대해 설명하면 다음과 같다.
제2도에 도시한 절연게이트형 슈미트회로는, 제1도에 도시한 졀연게이트형 슈미트회로에 있어서 트랜지스터(Q2)(Q3)의 상호 접속점(A)과 트랜지스터(Q4)의 소오스와의 사이에 게이트와 소오스가 서로 연결된 N채널 감소형 전계효과트랜지스터(Q5)를 삽입시켜 변경시켜 놓은 것으로서, 제1도에 도시한 것과 동일한 부분에는 동일부호로 표시하므로서 그에 대한 중복설명을 생략하기로 한다.
상기 슈미트회로의 동작은 전술한 종래 실시예의 동작과 거의 동일하지만, 입력전압이 상승하는 경우에 대한 접속점(A)의 전위가 트랜지스터(Q2)의 도통저항과 부하소자인 감소형 트랜지스터(Q5)의 도통저항과 트랜지스터의(Q4)의 도통저항간의 비율로 설정하도록 되어있다는 점이 다르다.
즉, 전압이 로우레벨일 때 트랜지스터(Q2)는 오프상태로 되어 출력전압은 하이레벨로 되고 트랜지스터(Q4)는 온상태로 된다.
입력전압이 증가하는 방향으로 증가하게 되면, 먼저 트랜지스터(Q3)의 도통저항이 감소하므로 트랜지스터(Q4, Q5, Q6)의 도통저항의 비율로 설정되는 접속점전위(VA)는 하강하게 된다.
그리고 트랜지스터(Q2)가 온상태로 될 정도로 상기 접속점전위(VA)가 떨어지게 되면 출력신호(ØOUT)의 레벨도 하강하고, 출력신호(ØOUT)는 즉시 로우레벨로 되어 트랜지스터(Q4)가 오프상태로 된다.
이 때의 입력신호(ØIN)의 전압이 입력전압 상승시의 회로임계전압(VIN)이다. 따라서 상기 트랜지스터(Q4)의 가공길이를 비교적 크게 취하고, 그 저항을 작게 설정하여 놓으면 입력전압상승시의 접속점전위(VA)는 주로 트랜지스터(Q3)의 도통저항과 부하소자인 감소형 트랜지스터(Q5)의 도통저항간의 비율로 설정되므로 입력전압이 상승할 때의 회로임계전압(VON)의 전원전압 의존도는 비교적 작게 된다.
또한 입력전압이 작아지는 방향으로 변하게 되면 그에 따라 트랜지스터(Q2, Q3)의 도통 저항이 상승하여 출력신호(ØOUT)의 전압은 상승하게 되고, 트랜지스터(Q4)가 온상태로 된다.
이에 의해 접속점(A)은 VDD전원으로부터 트랜지스터(Q4, Q5)를 통하여 공급되는 전위에 의해 상승하여 트랜지스터(Q2)의 도통저항을 증가시키게 되고, 출력신호(ØOUT)의 전위와 접속점전위(VA)는 더욱 상승하게 된다.
상기 전위(VA)가 어떤 값까지 상승하게 되면 트랜지스터(Q2)가 오프상태로 되어 출력신호(ØOUT)의 전위가 VDD전위로 된다. 이 때의 입력신호(ØIN)의 전압이 입력전압 강하시의 회로임계전압(VOFF)이다.
상기한 바와 같이 동작에 의해 슈미트회로는 종래의 회로에서와 같이 제3도에 도시한 바와 같은 히스테리스 특성을 갖게 된다.
또한 상기 슈미트회로에 대한 입력전압 상승시의 회로임계전압(VON)과 입력전압 하강시의 회로임계전압(VOFF)의 전원전압 의존도는 제4도에 도시한 바와 같이 되는데, 특히 회로임계전압(VON)의 특성을 점선으로 표시한 종래의 실시예에 비해 현저하게 개선되었다는 것을 알 수 있다.
제5도는 본 발명의 제2실시예를 나타내는 것으로 여기서 제2도와 동일한 부분에는 동일 부호를 사용하므로서 중복설명을 생략하기로 한다.
제2도에 도시한 회로에서는 감소형 트랜지스터(Q1)의 드레인이 VDD전원접속점에 접속되어 있지만, 제5에 도시한 회로에서는 다른 전원, 예컨대 회로내에서 만들어진 전원(VG)에 접속된다.
이러한 전원의 값을 선택하므로서 출력전압값을 선택할 수 있다. 그리고 회로로서의 특성은 제3도, 제4도에 도시한 제1실시예와 같은 특성이 있다.
제6도는 본 발명의 제3실예를 나타내는 회로로서, 이는 제6도에 도시한 바와 같이 제2도에 도시한 제1실시예의 회로에다 트랜지스터(Q6)를 추가시킨 회로인데, 상기 트랜지스터(Q6)의 게이트는 신호출력접속점(N2)에 접속되고, 그 드레인은 VDD전원에 접속되며, 또 그 소오스는 접속점(A)에 접속된 것이다.
이와 같이 트랜지스터(Q6)를 부가하므로서 제4도에 도시한 실시예와 종래 실시예간의 중간적인 특성을 얻을 수가 있다.
상기한 바와 같이 발명의 절연게이트형 슈미트회로에서는 회로임계전압의 전원전압 의존도를 비교적 작게 할 수가 있으므로 복수개의 슈미트회로를 사용하여 각 입력신호의 상호 타이밍 관계를 잡아주는 경우에 전원전압의 변동에 대해서도 입력신호의 상호 타이밍 관계를 정확하게 검출할 수 있기 때문에 절연게이트형 반도체집적회로의 외부신호입력회로등에 사용하면 적당하다.

Claims (4)

  1. 복수개의 트랜지스터로 이루어진 슈미트회로에 있어서, 드레인이 제1전원(VDD)에 접속됨과 더불어 게이트와 소오스가 서로 접속되어진 감소형 제1트랜지스터(Q1)와, 상기 제1트랜지스터(Q1)의 게이트와 소오스간의 접속점인 신호출력접속점(N2)과 제2전원(VSS) 사이에 직렬로 접속됨과 더불어 각 게이트가 공통으로 접속되어진 증가형 제2트랜지스터(Q2)와 제3트랜지스터(Q3), 상기 제1전원(VDD)에 드레인이 접속됨과 더불어 그 게이트가 상기 제1트랜지스터(Q1)의 게이트와 소오스간의 신호출력접속점(N2)에 접속되어진 증가형 제4트렌지스터(Q4), 상기 제4트랜지스터(Q4)의 소오스에 드레인이 접속됨과 더불어 게이트와 소오스가 상호 접속되어 상기 제2트랜지스터(Q2)의 소오스와 상기 제3트랜지스터(Q3)의 드레인간의 접속점(A)에 접속되어진 감소형 제5트랜지스터(Q5)로 이루어지면서 상기 제2트랜지스터(Q2)와 제3트랜지스터(Q3)의 각 게이트간 공통접속점인 신호입력접속점(N1)에 입력신호(ØIN)가 인가됨과 더불어 상기 제1트랜지스터(Q1)의 게이트와 소오스간의 상호 접속점인 신호 출력접속점(N2)으로부터 출력신호(ØOUT)를 취하도록 된 것을 특징으로 하는 슈미트회로.
  2. 제1항에 있어서, 상기 각 트랜지스터(Q1-Q5)는 N채널형이고, 상기 제1전원(VDD)은 제2전원(VSS)보다 고전위이며 상기 제2전원(VSS)은 접지전위인 것을 특징으로 하는 슈미트회로.
  3. 제1항에 있어서, 상기 제1트랜지스터(Q1)의 드레인이 제3전원(ØG)에 접속됨과 더불어 상기 제4트랜지스터(Q4)의 드레인이 상기 제1전원(VDD)에 접속된 것을 특징으로 하는 슈미트회로.
  4. 제1항에 있어서, 상기 제1전원(VDD)에 드레인이 접속되고, 그 소오스가 상기 제2, 제3트랜지스터(Q2, Q3)의 상호 접속점(A)에 접속되며, 그 게이트가 신호출력접속점(N2) 접속되어 제6트랜지스터(Q6)가 추가로 설치된 것을 특징으로 하는 슈미트회로.
KR1019860008070A 1985-09-30 1986-09-26 슈미트 회로 KR900001813B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60214545A JPS6276813A (ja) 1985-09-30 1985-09-30 絶縁ゲ−ト型シユミツト回路
JP60-214545 1985-09-30

Publications (2)

Publication Number Publication Date
KR870003623A KR870003623A (ko) 1987-04-18
KR900001813B1 true KR900001813B1 (ko) 1990-03-24

Family

ID=16657513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860008070A KR900001813B1 (ko) 1985-09-30 1986-09-26 슈미트 회로

Country Status (4)

Country Link
US (1) US4687955A (ko)
EP (1) EP0218451A3 (ko)
JP (1) JPS6276813A (ko)
KR (1) KR900001813B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2573574B2 (ja) * 1986-06-03 1997-01-22 ソニー株式会社 出力バッファ回路
US4958088A (en) * 1989-06-19 1990-09-18 Micron Technology, Inc. Low power three-stage CMOS input buffer with controlled switching
EP0433696B1 (en) * 1989-12-20 1995-10-04 Texas Instruments Incorporated A circuit with hysteresis for power supply voltage detection
US5550490A (en) * 1995-05-25 1996-08-27 International Business Machines Corporation Single-rail self-resetting logic circuitry

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54148464A (en) * 1978-05-15 1979-11-20 Nec Corp Pulse generating circuit
US4395644A (en) * 1979-08-15 1983-07-26 Nippon Electric Co., Ltd. Drive circuit
JPS57183119A (en) * 1981-05-02 1982-11-11 Sanyo Electric Co Ltd Schmitt circuit
JPS5819023A (ja) * 1981-07-27 1983-02-03 Nec Corp 入力回路
JPS5877317A (ja) * 1981-11-02 1983-05-10 Matsushita Electric Ind Co Ltd シユミツト・トリガ回路
US4461963A (en) * 1982-01-11 1984-07-24 Signetics Corporation MOS Power-on reset circuit
JPS59171310A (ja) * 1983-03-18 1984-09-27 Nec Corp 入力回路

Also Published As

Publication number Publication date
EP0218451A3 (en) 1989-06-07
JPH0344692B2 (ko) 1991-07-08
JPS6276813A (ja) 1987-04-08
EP0218451A2 (en) 1987-04-15
US4687955A (en) 1987-08-18
KR870003623A (ko) 1987-04-18

Similar Documents

Publication Publication Date Title
US4988888A (en) CMOS output circuit with intermediate potential setting means
KR920005358B1 (ko) 버퍼회로
US4506168A (en) Schmitt trigger circuit
EP0497319B1 (en) Semiconductor integrated circuit device having substrate potential detection circuit
EP1229649B1 (en) Output circuit
JPH01226218A (ja) レベルシフト用集積回路
JPS62208657A (ja) 温度補償形ｎ−チヤンネル電界効果トランジスタ構造を有するｃｍｏｓ入力レベルシフト回路
US5057722A (en) Delay circuit having stable delay time
KR900009192B1 (ko) 차동회로
US4578694A (en) Inverter circuit provided with gate protection
KR950035088A (ko) 시모스 회로용 입력 버퍼
KR900001813B1 (ko) 슈미트 회로
KR0178276B1 (ko) 차동증폭회로
US4670672A (en) C-MOS logic circuit supplied with narrow width pulses converted from input pulses
JPS6358493B2 (ko)
JPS591005B2 (ja) シユミツトトリガ回路
US5296754A (en) Push-pull circuit resistant to power supply and temperature induced distortion
US11626864B1 (en) Level shift circuit
JPH02148907A (ja) ヒステリシス回路
JPH03179814A (ja) レベルシフト回路
JPS6182532A (ja) インバ−タ回路
JP2541289B2 (ja) 出力回路
JPH0793557B2 (ja) 半導体回路
KR100221612B1 (ko) 씨엠오에스 출력버퍼의 바이어스 조정 회로
JPH0529910A (ja) 論理回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030228

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee