JPS591005B2 - シユミツトトリガ回路 - Google Patents

Description

【発明の詳細な説明】 この発明は、相補型ＭＯＳトランジスタを用いて、簡単
な構成で良好な特性を有するシュミットトリガ回路に関
する。

シュミットトリガ回路にはいろいろなものがあり、その
一例を第１図ａに示す。

この第１図ａにおいて、１は信号入力端子で、インバー
タ５の入力とＲＳフリップ・フロップ回路（以下、ＦＦ
と云う）のリセット端子７ａに接続される。

このＲ８ＦＦはＮＡＮＤゲート６．１により構成されて
おり、インバータ５の出力端はＲ８ＦＦのセット端子２
に接続されている。

Ｒ８ＦＦの出力（ＮＡＮＤゲ′−トロの出力）は信号出
力端子４より取り出すようになっている。

ここで、一般にゲートまたはインバータは入力判定電圧
、すなわち、通常論理スレッショルド電圧と呼ばれるレ
ベルを持っており、第１図ａにおいて、インバータ５の
論理スレッショルド電圧を■ｔｈ５、ＮＡＮＤゲート７
の論理スレッショルド電圧を■ｔｈ７とする。

入力信号電圧ＶＩＮがｒＬＪレベルから「Ｈ」レベルに
変わるときには、Ｒ８ＦＦはセット端子２の方がｒＬｌ
になってセットされる。

つまり、入力信号電圧■■ｎが論理ヌレツショルド電圧
ｖｔｈ。

を越えたときに出力電圧ＶＯＵＴはｒＨＪレベルになる
。

逆に、入力信号電圧ＶＩＮが「Ｈ」レベルから「Ｌ」レ
ベルに変わるときには、Ｉ’（Ｓ ＦＦはリセット端子
Ｉａ側の方が「Ｌ」レベルになって、リセットされる。

つまり、入力信号電圧ＶＩＮが■ｔｈ７より下がったと
きに出力電圧ＶＯＵＴは「Ｌ」レベルとなる。

したがって、論理スレッショルド電圧Ｖｔｈ５をＶｔｈ
７に対して高くしておけば、第１図すに示すような入出
力伝達特性が得られ、ヒステリシス現象を有しているこ
とがわかる。

しかしながら、第１図ａに示すようなシュミットトリガ
回路でも、インバータ５の１個と、ＮＡＮＤゲート６、
Ｔの２個の回路が必要であり、構成素子数が多い欠点が
ある。

そして、ＣＭＯＳトランジスタで第１図ａのシュミット
トリガ回路を構成すると、素子数は１０個必要である。

また、論理スレッショルド電圧は相補型ＭＯ８を使用し
た論理回路の場合、ＰチャンネルＭＯＳトランジスタと
ＮチャンネルＭＯＳトランジスタのオン抵抗の比で決ま
る。

つまり、集積回路のパターン設計においては、Ｐ、Ｎチ
ャンネルＭＯＳトランジスタのチャンネル幅、チャンネ
ル長さを変えて、論理スレッショルド電圧を決めること
になる。

しかし、出力のインピーダンスを十分にとることを考え
ると、この論理スレッショルド電圧に差をもたせること
は困難である。

また、製造上でも、ＰチャンネルＭＯＳトランジスタと
ＮチャンネルＭＯＳトランジスタの諸特性のバラツキが
あり、ヒステリシスレベルのコントロールも容易ではな
い。

この発明は、上記従来の欠点を除去するためになされた
もので、たとえば、ＭＯＳトランジスタ４個または６個
と云う少ない素子数により構成され、しかも、良好な特
性を有するシュミットトリガ回路を提供することを目的
とする。

以下、この発明のシュミットトリガ回路の実施例につい
て図面に基づき説明する。

第２図ａはその一実施例の構成を示す回路図である。

この第２図ａにおいて、Ｔｒｌ 、Ｔｒ２．Ｔｒ５はそ
れぞれＰチャンネルＭＯＳトランジスタであり、Ｔｒ３
゜Ｔｒ４．Ｔｒ６はＮチャンネルＭＯＳトランジスタで
あり、これらのＰチャンネルＭＯＳトランジスタＴｒｌ
、Ｔｒ２．Ｔｒ５およびＮチャンネルＭＯＳトランジ
スタＴｒ３．Ｔｒ４．Ｔｒ６の６個のＭＯＳトランジス
タで構成されている。

ＰチャンネルＭＯＳトランジスタＴｒ １ ｔ Ｔｒ２
およびＮチャンネルＭＯＳトランジスタＴｒ３゜Ｔｒ４
のゲートは信号入力端子１に接続され、信号入力電圧Ｖ
ＩＮが印加されるようになっている。

また、ＰチャンネルＭＯＳトランジスタＴｒ１のソース
およびＮチャンネルＭＯＳトランジスタＴｒ６のドレイ
ンは電源電圧端子に接続され、この電源電圧端子にはＶ
ＤＤの電圧が印加されるようになっている。

ＰチャンネルＭＯ８）ランジスタＴｒ５のドレインとＮ
チャンネルＭＯＳトランジスタＴｒ４のソースは接地さ
れている。

そして、ＰチャンネルＭＯＳトランジスタＴｒ２のドレ
インとＮチャンネルＭＯＳトランジスタＴｒ３のドレイ
ンは信号出力端子４に接続されている。

この信号出力端子４から出力信号ＶＯＵＴが取り出され
るようになっている。

さらに、ＰチャンネルＭＯＳトランジスタＴｒｌのドレ
インと、ＰチャンネルＭＯＳトランジスタＴｒ２のソー
スはＰチャンネルＭＯＳトランジスタＴｒ５のソースに
接続されている。

このＰチャンネルＭＯＳトランジスタＴｒ５のゲートは
信号出力端子４に接続されている。

同様にして、ＮチャンネルＭＯＳトランジスタＴｒ３の
ソースとＮチャンネルＭＯＳトランジスタＴｒ４のドレ
インはＮチャンネルＭＯ８ｔ−ランジスクＴｒ５のソー
スに接続されている。

このＮチャンネルＭＯＳトランジスタＴｒ６のゲートは
上記信号出力端子４に接続されている。

この第２図ａの回路において、ＰチャンネルＭＯＳトラ
ンジスタＴｒ５とＮチャンネルＭＯＳトランジスタＴｒ
６を取り外した回路は第３図ａに示すごとくになり、さ
らに、ＰチャンネルＭＯＳトランジスタＴｒ１とＴｒ２
、ＮチャンネルＭＯＳトランジスタＴｒ３とＴｒ４をま
とめると、第３図すのごとくになる。

この第３図すは普通の相補型ＭＯＳトランジスタによる
インバータ回路である。

この第３図すに示すインバータ回路の入出力伝達特性は
第３図Ｃのようになる。

出力電圧が田」レベルからｒＬＪレベルまたは「Ｌ」レ
ベルから「Ｈ」レベルに変わる点はＰチャンネルＭＯＳ
トランジスタＰ（ＰチャンネルＭＯＳトランジスタＴｒ
１．Ｔｒ２による）とＮチャンネルＭＯＳトランジスタ
Ｎ（ＮチャンネルＭＯＳトランジスタＴｒ３．Ｔｒ４に
よる）のオン抵抗が等しくなる点で、このときの入力電
圧を論理スレッショルド電圧ＶＴＨと云う。

さて、ここで、説明を第２図ａに戻すと、信号入力電圧
ＶＩＮが「Ｌ」レベルの場合、つまり、Ｎチャンネルト
ランジスタＴｒ４のスレッショルド電圧Ｖｔ４（これは
前述の論理スレッショルド電圧ＶＴＲとは違い、トラン
ジスタに電流が流れ始めるゲート電圧のことを云う）以
下である場合、ＮチャンネルＭＯＳトランジスタＴｒ３
とＴｒ４は非導通である。

いま、信号入力電圧ＶＩＮが十分に「Ｌ」レベルである
と、ＰチャンネルＭＯＳトランジスタＴｒ１とＴｒ２は
導通しており、信号出力端子４には電源電圧ＶＤＤレベ
ル、つまり、「Ｈ」レベルが得られている。

次に、信号入力電圧ＶＩＮがＮチャンネルＭＯＳトラン
ジスタＴｒ４のスレッショルド電圧Ｖ ｔ ４を越えた
場合、このＮチャンネルＭＯＳトランジスタＴｒ４はオ
ンし始める。

このとき、ＮチャンネルＭＯＳトランジスタＴｒ６はゲ
ートに信号出力端子４の出力信号ＶＯＵＴの「Ｈ」レベ
ルが印加されているためにオンしており、Ｎチャンネル
ＭＯＳトランジスタＴ ｒ ６ ｔ Ｔ ｒ ４を介し
て電源電圧端子と接地端子との間に、電流路ができる。

そして、ＮチャンネルＭＯＳトランジスタＴｒ４とＴｒ
６のオン抵抗で分圧された電圧ＶＮがこのＮチャンネル
ＭＯＳトランジスタＴｒ４とＴｒ６の間に現われる。

また、信号入力電圧ＶＩＮがＮチャンネルＭＯＳトラン
ジスタＴｒ４のスレッショルド電圧Ｖｔ＋をわずかに越
えたところでは、ＮチャンネルＭＯＳトランジスタＴｒ
４のオン抵抗は帳く、電圧ＶＮは高いところにある。

このとき、ＮチャンネルＭＯＳトランジスタＴｒ３はど
うなっているかを検討すると、信号入力電圧ＶＩＮがＮ
チャンネルＭＯＳトランジスタＴｒ３のソース電圧、つ
まり、上記電圧ＶＮより、ＮチャンネルＭＯＳトランジ
スタＴｒ３のスレッショルド電圧Ｖｔｓだけ高くならな
ければ、ＮチャンネルＭＯＳトランジスタＴｒ３はオフ
のままである。

また、信号入力電圧ＶＩＮを徐々に高くして行くと、Ｎ
チャンネルＭＯ８）ランジスタＴｒ４のオン抵抗は小さ
くなってきて、電圧ＶＮは次第に下がってくる。

そして、信号入力電圧ＶＩＮが（ＶＮ＋Ｖｔ３）を越え
ると、ＮチャンネルＭＯＳトランジスタＴｒ３はオンし
、信号出力電圧ＶＯＵＴは下がり始める。

このときの信号入力電圧をＶＨとする。

信号出力端子ＶＯＵＴが下がると、これはＮチャンネル
ＭＯＳトランジスタＴｒ６のゲート電圧であるから、Ｎ
チャンネルＭＯＳトランジスタＴｒ６のオン抵抗は大き
くなり、電圧ＶＮが下がってくる。

したがって、ＮチャンネルＭＯＳトランジスタＴｒ３の
ゲート・ソース間電位差は拡がり、ＮチャンネルＭＯＳ
トランジスタＴｒ３のオンの度合いはますます強くなる
。

しかるに、信号出力電圧ＶＯＵＴは急激に低下すること
になり、この正帰還により、信号出力電圧■ＯＵＴは直
ちに「Ｌ」レベルになろうとする。

また、ＮチャンネルＭＯＳトランジスタＴｒ３のスレッ
ショルド電圧Ｖｔｓに影響を与える基板効果もこの正帰
還を助長するように作用する。

つまり、ＮチャンネルＭＯＳトランジスタＴｒ３のソー
ス電圧ＶＮが高いときは、基板は接地されているので、
このＮチャンネルＭＯＳトランジスタＴｒ３のスレッシ
ョルド電圧Ｖｔ３は高くなっている。

このソース電圧ＶＮが低くなると、スレッショルド電圧
Ｖｔｓは低くなって、ＮチャンネルＭＯＳトランジスタ
Ｔｒ３のオン抵抗を小さくする方向に働く。

これらの一連の働きにより、入出力伝達特性は非常に急
峻で、良好な特性を示す。

次に、信号入力電圧ＶＩＮがｒＨＪレベルからｒＬＪレ
ベルに向う場合は前述の動作と全く相似なことが、Ｐチ
ャンネルＭＯ８）ランジスタＴｒｌ。

Ｔｒ２．Ｔｒ５によって行われる。

つまり、信号入力電圧ＶＩＮが十分に田」レベルの場合
には、ＮチャンネルＭＯＳトランジスタＴｒ３とＴｒ４
はオン、ＰチャンネルＭＯＳトランジスタＴｒ１とＴｒ
２はオフしており、出力端子４には、「Ｌ」レベルが得
られている。

信号入力電圧ＶＩＮが電源電圧ＶＤＤより、Ｐチャンネ
ルＭＯ８Ｉ−ランジスタＴｒｌのスレッショルド電圧Ｖ
ｔ１だけ下がったとき、ＰチャンネルＭＯ８）ランジス
タＴｒ１はオンとなり、オンしているＰチャンネルＭＯ
８）ランジスタＴｒ５とＰチャンネルＭＯ８ｔ−ランジ
スタＴｒ１とを介して、電源電圧端子と接地端子の間に
電流路が形成される。

このＰチャンネルＭＯＳトランジスタＴｒ１とＴｒ５の
間の電位をｖｐとする。

信号入力電圧ＶＩＮがＶＰよりＶｔ２（ＰチャンネルＭ
ＯＳトランジスタＴｒ２のスレッショルド電圧）だけ下
がらないと、ＰチャンネルＭＯＳトランジスタＴｒ２は
オンしない。

このＰチャンネルＭＯ８）ランジスタＴｒ２がオンし始
めると、信号出力電圧ＶＯＵＴは上がり、Ｐチャンネル
ＭＯＳトランジスタＴｒ５のオン抵抗は大きくなる。

それにより、上記電位Ｖｐは高くなって、Ｐチャンネル
ＭＯＳトランジスタＴｒ２はますますオンの度合いを増
す。

信号出力電圧ＶＯＵＴは前述の逆の場合と同様に、これ
ら正帰還により直ちに「Ｈ」レベルになってしまう。

その時の信号入力電圧をｖＬとする。以上述べたシュミ
ットトリガ回路の入出力伝達特性は第２図すに示すごと
くになる。

この第２図すに示すように、上記入力端子ＶＨは第３図
すに示したＣＭＯＳインバータ回路の論理スレッショル
ド電圧ＶＴＲより高い所にあり、また、ＶＬはＶ’ｒＨ
より低い所にある。

これにより、ヒステリシス特性が得られることになる。

また、この発明のシュミットトリガ回路はｖＨとＶＬが
非常に簡単に、しかも精度よくコントロールできる。

そのうえ、ＶＨとＶＬはほぼ単独に決定することができ
る。

前述の動作から明らかなように、ＮチャンネルＭＯＳト
ランジスタＴｒ６のインピーダンスをＮチャンネルのＭ
ＯＳトランジスタＴｒ４に比して小さくすれば、電圧Ｖ
Ｎは高くなり、ＮチャンネルＭＯＳトランジスタＴｒ３
は信号入力電圧ＶＩＮを高くしないと、オンしなくなる
。

つまり、電圧ＶＨが高くなると云うことである。

逆に、ＮチャンネルＭＯ８Ｉ−ランジスタＴｒ６のイン
ピーダンスをＮチャンネルＭＯ８Ｉ−ランジスタＴｒ４
に比して大きくすれば、電圧ＶＮは相対的に低くなり、
ＮチャンネルＭＯ８Ｉ−ランジスタＴｒ３はＶＴＨに近
い電圧でオンする。

つまり、電圧ＶＨは低くなる。

このように、電圧ＶＨレベルはＮチャンネルＭＯＳトラ
ンジスタＴｒ４とＴｒ６のインピーダンス比、つまり、
ＩＣパターン設計上はチャンネル幅とチャンネル長さに
よって決定できる。

加えて、ＮチャンネルＭＯ８）ランジスタＴｒ４とＴｒ
６は同じＮチャンネルＭＯ８）ランジスタであるから、
緒特性を揃えることが容易であり、したがって、電圧Ｖ
Ｈは極めてコントロールし易くなる。

同様にして、電圧ＶＬレベルもＰチャンネルＭＯＳトラ
ンジスタＴｒｌとＴｒ５のインピーダンス比で操作でき
る。

したがって、電圧ＶＨとＶＬはほとんど単独で、しかも
、精度よくコントロールすることができ、この発明のす
ぐれた特徴の一つである。

以上説明したように、上記第１の実施例では、６個のＭ
Ｏ８ｔ−ランジスタだけで構成でき、きわめて、簡単な
構成のシュミットトリガ回路でありながら、ヒステリシ
ス特性が簡単に、しかも精度よくコントロールできると
云う利点がある。

また、入出力伝達特性も角の急峻なトランスファカーブ
を描き、きわめて良好なものである。

第４図ａに示した回路は第２図ａの回路のＰチャンネル
ＭＯＳトランジスタＴｒ５を省略し、ＰチャンネルＭＯ
ＳトランジスタＴｒ１とＴｒ２を一つにまとめてＴｒ１
２とした回路であり、Ｐチャンネル側の効果をなくした
回路である。

上記第２図ａの第１の実施例より明らかなように、第４
図ａの回路では、信号出力電圧ＶＯＵＴがｒＨｌ レベ
ルからｒＬＪレベルに遷移するときの入力信号電圧ＶＩ
Ｎの電圧ＶＨが論理スレッショルド電圧ＶＴＨより高く
なり、また、前述の第２図ａのシュミットトリガ回路と
同様に自由にコントロールできる。

しかし、信号出力電圧ＶＯＵＴがｒＬＪ レベルから「
Ｈ」レベルに遷移するときの信号入力電圧■ＴＨは普通
のインバータの論理スレッショルド電圧ＶＴＨとなる。

この第４図ａの回路の入出力伝達特性は第４図すに示す
ごとくになり、ヒステリシス特性を示している。

また、第５図ａの回路は第２図ａの回路におけるＮチャ
ンネルＭＯＳトランジスタＴｒ６を取り外し、Ｎチャン
ネルＭＯＳトランジスタＴｒ３とＴｒ４を一つにまとめ
てＭＯＳトランジスタＴｒ３４とした回路であり、Ｎチ
ャンネル側の効果をなくした回路である。

この第５図ａの回路では、信号出力電圧ＶＯＵＴが「Ｈ
」レベルから「Ｌ」レベルに遷移するときの入力電圧は
論理スレッショルド電圧ＶＴＨで、ｒＬＪレベルから「
Ｈ」レベルになるときの入力電圧ＶＬは前述のシュミッ
トトリガ回路と同じ原理で決定され、論理スレッショル
ド電圧より低くなる。

この第５図すの回路の入出力伝達特性は第５図すに示す
ごとくになる。

これらの第４図ａ、第５図ａに示すシュミットトリガ回
路は前述の第１の実施例のシュミットトリガ回路に比べ
て、ヒステリシスレベルの自由度は減るが、ＭＯＳトラ
ンジスタ４個で構成され、集積度の点で有利である。

以上詳述したように、この発明のシュミットトリガ回路
においては、ゲートを共通の信号入力端子に接続して、
第１と第２の電源電位間に直列接続されたＰチャンネル
およびＮチャンネルＭＯ８トランジスタのうち、少なく
とも一方側のＭＯＳトランジスタを、直列接続された同
チャンネルの一対のＭＯＳトランジスタで構成し、かつ
この一対のＭＯ８ｔ−ランジスタと同チャンネルの別の
ＭＯＳトランジスタを、そのソースを上記一対のＭＯＳ
トランジスタの相互接続点に接続して、またドレインを
第１または第２の電源電位に接続して、さらにはゲート
を上記ＰチャンネルＭＯＳトランジスタとＮチャンネル
ＭＯＳトランジスタの相互接続点に接続して設けたこと
を特徴とするので、最低４個のＭＯＳトランジスタで構
成でき、回路構成が簡単になり、良好な特性を有する。

さらには、スレッショルド電圧としての電圧ｖＨと■Ｌ
を単独に自由に設定でき、しかも精度よくコントロール
することができる。

そして、この回路は波形整形回路、電圧レベル検出回路
、メモリ回路などに広く用いることができる利点を有す
る。

【図面の簡単な説明】

第１図ａは従来のＲＳフリップ・フロップ回路を用いた
シュミットトリガ回路を示す回路図、第１図すは第１図
ａのシュミットトリガ回路の人出力伝達特性を示す図、
第２図ａはこの発明のシュミットトリガ回路の一実施例
を示す回路図、第２図すは第２図ａのシュミットトリガ
回路の入出力伝達特性を示す図、第３図ａは第２図ａの
シュミットトリガ回路からＰチャンネルＭＯＳトランジ
スタおよびＮチャンネルＭＯＳトランジスタを各１個取
り外した回路図、第３図すは第３図ａの回路の等価回路
図として示した通常の相補型ＭＯＳインバータ回路図、
第３図Ｃは第３図すの相補型ＭＯＳインバータ回路の入
出力伝達特性を示す図、第４図ａはこの発明のシュミッ
トトリガ回路の第２の実施例を示す回路図、第４図すは
第４図ａのシュミットトリガ回路の入出力伝達特性を示
す回路図、第５図ａはこの発明のシュミットトリガ回路
の第３の実施例を示す回路図、第５図すは第５図ａのシ
ュミットトリガ回路の入出力伝達特性を示す図である。 Ｔｒｌ、Ｔｒ２．Ｔｒ５−ＰチャンネルＭＯＳトランジ
スタ、Ｔ ｒ ３ 、 Ｔ ｒ ４ 、Ｔ ｒ ６・・
・・・・ＮチャンネルＭＯＳトランジスタ、１・・・・
・・信号入力端子、４・・・・・・信号出力端子。

Claims (1)

【特許請求の範囲】
1. １ ゲートを共通の信号入力端子に接続して、第１と第
   ２の電源電位間に直列接続されたＰチャンネルおよびＮ
   チャスネルＭＯＳトランジスタのうち、少なくとも一方
   側のＭＯＳトランジスタを、直列接続された同チャンネ
   ルの一対のＭＯＳトランジスタで構成し、かつこの一対
   のＭＯＳトランジスタと同チャンネルの別のＭＯＳトラ
   ンジスタを、そのソースを上記一対のＭＯＳトランジス
   タの相互接続点に接続して、またドレインを第１または
   第２の電源電位に接続して、さらにはゲートを上記Ｐチ
   ャンネルＭＯＳトランジスタとＮチャンネルＭＯＳトラ
   ンジスタの相互接続点に接続して設けたことを特徴とす
   るシュミットトリガ回路。