JP4983562B2 - シュミット回路 - Google Patents
シュミット回路 Download PDFInfo
- Publication number
- JP4983562B2 JP4983562B2 JP2007297736A JP2007297736A JP4983562B2 JP 4983562 B2 JP4983562 B2 JP 4983562B2 JP 2007297736 A JP2007297736 A JP 2007297736A JP 2007297736 A JP2007297736 A JP 2007297736A JP 4983562 B2 JP4983562 B2 JP 4983562B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- node
- circuit
- threshold voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
図1は本発明の第1実施形態を示す回路図である。本発明の第1実施形態は、入力信号EAの立ち上がり時の回路しきい値電圧VIH及び立ち下がり時の回路しきい値電圧VILのDC仕様がVSS側に極端に偏っている場合に対応することができるようにしたものである。
図4は本発明の第2実施形態を示す回路図である。本発明の第2実施形態は、入力信号EAの立ち上がり時の回路しきい値電圧VIH及び立ち下がり時の回路しきい値電圧VILのDC仕様がVDD側に極端に偏っている場合に対応することができるようにしたものである。
2…信号出力端子
3…VDD電源線
4…VSS電源線
5…入力部
6、7…PMOSトランジスタ
8、9…NMOSトランジスタ
10…出力部
11…インバータ
12…第1のヒステリシス設定部
13…PMOSトランジスタ
14…第2のヒステリシス設定部
15…NMOSトランジスタ
16〜18…ノード
21…信号入力端子
22…信号出力端子
23…VDD電源線
24…VSS電源線
25…入力部
26、27…PMOSトランジスタ
28…NMOSトランジスタ
29…出力部
30…インバータ
31…第1のヒステリシス設定部
32…PMOSトランジスタ
33…第2のヒステリシス設定部
34…NOR回路
35…PMOSトランジスタ
36、37…ノード
41…信号入力端子
42…信号出力端子
43…VDD電源線
44…VSS電源線
45…入力部
46…PMOSトランジスタ
47、48…NMOSトランジスタ
49…出力部
50…インバータ
51…第1のヒステリシス設定部
52…NMOSトランジスタ
53…第2のヒステリシス設定部
54…NAND回路
55…NMOSトランジスタ
56、57…ノード
Claims (2)
- ソースを第1の電源電圧を供給する第1の電源線に接続し、ドレインを第1のノードに接続し、ゲートを入力信号が与えられる信号入力端子に接続した第1のPチャネル電界効果トランジスタと、
ソースを前記第1のノードに接続し、ドレインを第2のノードに接続し、ゲートを前記信号入力端子に接続した第2のPチャネル電界効果トランジスタと、
ドレインを前記第2のノードに接続し、ソースを前記第1の電源電圧よりも低い第2の電源電圧を供給する第2の電源線に接続し、ゲートを前記信号入力端子に接続したNチャネル電界効果トランジスタと、
入力端子を前記第2のノードに接続し、出力端子を信号出力端子に接続したインバータと、
ソースを前記第2の電源線に接続し、ドレインを前記第1のノードに接続し、ゲートを前記第2のノードに接続した第3のPチャネル電界効果トランジスタと、
第1の入力端子を前記信号入力端子に接続し、第2の入力端子を前記インバータの出力端子に接続し、前記入力信号に対する回路しきい値電圧を、前記第1のPチャネル電界効果トランジスタと前記第2のPチャネル電界効果トランジスタと前記Nチャネル電界効果トランジスタとからなる入力部のみにより決まる回路しきい値電圧よりも前記第2の電源電圧側に設定されたノア回路と、
ソースを前記第2の電源線に接続し、ドレインを前記第1のノードに接続し、ゲートを前記ノア回路の出力端子に接続した第4のPチャネル電界効果トランジスタと
を有することを特徴とするシュミット回路。 - ソースを第1の電源電圧を供給する第1の電源線に接続し、ドレインを第1のノードに接続し、ゲートを入力信号が与えられる信号入力端子に接続したPチャネル電界効果トランジスタと、
ドレインを前記第1のノードに接続し、ソースを第2のノードに接続し、ゲートを前記信号入力端子に接続した第1のNチャネル電界効果トランジスタと、
ドレインを前記第2のノードに接続し、ソースを前記第1の電源電圧よりも低い第2の電源電圧を供給する第2の電源線に接続し、ゲートを前記信号入力端子に接続した第2のNチャネル電界効果トランジスタと、
入力端子を前記第1のノードに接続し、出力端子を信号出力端子に接続したインバータと、
ドレインを前記第1の電源線に接続し、ソースを前記第2のノードに接続し、ゲートを前記第1のノードに接続した第3のNチャネル電界効果トランジスタと、
第1の入力端子を前記信号入力端子に接続し、第2の入力端子を前記インバータの出力端子に接続し、前記入力信号に対する回路しきい値電圧を、前記Pチャネル電界効果トランジスタと前記第1のNチャネル電界効果トランジスタと前記第2のNチャネル電界効果トランジスタとからなる入力部のみにより決まる回路しきい値電圧よりも前記第1の電源電圧側に設定されたナンド回路と、
ドレインを前記第1の電源線に接続し、ソースを前記第2のノードに接続し、ゲートを前記ナンド回路の出力端子に接続した第4のNチャネル電界効果トランジスタと
を有することを特徴とするシュミット回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007297736A JP4983562B2 (ja) | 2007-11-16 | 2007-11-16 | シュミット回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007297736A JP4983562B2 (ja) | 2007-11-16 | 2007-11-16 | シュミット回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009124537A JP2009124537A (ja) | 2009-06-04 |
JP4983562B2 true JP4983562B2 (ja) | 2012-07-25 |
Family
ID=40816192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007297736A Expired - Fee Related JP4983562B2 (ja) | 2007-11-16 | 2007-11-16 | シュミット回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4983562B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5421075B2 (ja) * | 2009-11-11 | 2014-02-19 | セイコーインスツル株式会社 | 入力回路 |
CN108667440A (zh) * | 2017-03-28 | 2018-10-16 | 峰岹科技(深圳)有限公司 | 一种施密特触发器电路 |
CN113093849A (zh) * | 2021-03-31 | 2021-07-09 | 上海磐启微电子有限公司 | 一种实现干扰滤除功能的电路模块和集成电路系统 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS591005B2 (ja) * | 1980-06-13 | 1984-01-10 | 沖電気工業株式会社 | シユミツトトリガ回路 |
JPH10163826A (ja) * | 1996-12-03 | 1998-06-19 | Fujitsu Ltd | Cmosインバータの駆動方法及びシュミットトリガ回路 |
JP2003087101A (ja) * | 2001-09-07 | 2003-03-20 | Yamaha Corp | 半導体集積回路の入力回路 |
-
2007
- 2007-11-16 JP JP2007297736A patent/JP4983562B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009124537A (ja) | 2009-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9225330B2 (en) | Level shifter including a timing control unit for high speed operation | |
US8598936B2 (en) | Semiconductor integrated circuit | |
US6930518B2 (en) | Level shifter having low peak current | |
KR20010049227A (ko) | 레벨조정회로 및 이를 포함하는 데이터 출력회로 | |
US7952388B1 (en) | Semiconductor device | |
JP2017175288A (ja) | 半導体装置 | |
JP3657243B2 (ja) | レベルシフタ、半導体集積回路及び情報処理システム | |
US20070046337A1 (en) | Comparator circuit and semiconductor apparatus | |
JP4983562B2 (ja) | シュミット回路 | |
US20060226875A1 (en) | Level shifter circuit | |
US7304511B2 (en) | Output circuit for interfacing between different power supply voltages | |
JP2011103607A (ja) | 入力回路 | |
KR20060039319A (ko) | 반도체메모리소자 | |
KR101193061B1 (ko) | 레벨 쉬프터 회로 | |
JP2011061620A (ja) | 半導体装置及びレベルシフト回路 | |
US7532071B2 (en) | Operational amplifier circuit | |
US10958267B2 (en) | Power-on clear circuit and semiconductor device | |
US20110032028A1 (en) | Voltage variation reducing circuit and semiconductor device using the same | |
JP2007149207A (ja) | 半導体集積回路装置 | |
JP2006108778A (ja) | 出力回路 | |
TW201444275A (zh) | 差分信號驅動器 | |
US11552469B2 (en) | Semiconductor device | |
JP2010041062A (ja) | レベルシフト回路 | |
JP5982460B2 (ja) | 出力回路 | |
TWI548217B (zh) | 輸出電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100303 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120409 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |