JPH02148907A - ヒステリシス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概要） 半導体集積回路に関し、特にヒステリシス回路に関する
ものであり、 新規な回路構成のヒステリシス回路の提供を目的とし、 Ｐチャネル型電界効果トランジスタとＮチャネル型電界
効果トランジスタから構成してなるインバータ回路と、
該インバータ回路の入力信号または出力信号のレベルを
検出するレベル検出回路と、該レベル検出回路に制御さ
れ、前記インバータ回路の入力信号または出力信号のレ
ベルに応じて、該インバータ回路を構成するＰチャネル
型電界効果トランジスタおよび／またはＮチャネル型電
界効果トランジスタのバックゲートに印加する電圧を変
化させる電圧供給回路とを有し、 前記バックゲートに印加する電圧を変化することで、前
記インバータ回路のＬレベルからＨレベルに変わる時の
反転閾値電圧と、Ｈレベルからしレベルに変わる時の反
転閾値電圧とを異ならしめることを含み構成する。

〔産業上の利用分野〕

本発明は半導体集積回路に関し、特にヒステリシス回路
に関するものである。

ヒステリシス回路は、入力がＬレベルからＨレベルに変
わるときの出力反転の閾値と、入力がＨレベルからＬレ
ベルに変わるときの出力反転の閾値とが異なることを特
徴とし、一般にノイズ混入防止のため入力回路に用いら
れている。

［従来の技術］ 第７図は従来例に係るヒステリシス回路の構成図であり
、インバータ回路１，２と２人力ナンド回路３．４によ
って、構成されている。

このヒステリシス回路の特徴は、インバータ回路１と２
人力ナンド回路４の反転閾値電圧が異なることを利用し
ている点である。

いま、インバータ回路ｌの反転閾値電圧をＶＴＭ■とし
、２人力ナンド回路４の反転閾値電圧をＶＴＲ２（＜　
ＶＴ）Ｉ１）として、第７図のヒステリシス回路の動作
について概略説明する。

まず、インバータ回路１および２人力ナンド回路４の入
力がＬレベル→Ｈレヘルに変化するときを考える。この
ときインバータ回路４の出力がＬレベル反転しない限り
、２人カナンドロ路３の出力がＨレベルになることはな
いから、このときのヒステリシス回路の反転閾値電圧は
インバータ回路ｌの反転閾値電圧ＶＴ旧となる。

次にインバータ回路１および２人力ナンド回路４の入力
がＨレベル→Ｌレベルに変化するときを考える。このと
きインバータ回路４の出力がＨレベル反転しなし〕限り
、２人力ナンド回路３の出力がレベルになることはない
から、このときのヒステリシス回路の反転閾値電圧は２
人力ナンド回路４の反転閾値電圧Ｖ　Ｔ）！２となる。

このようにして入力レベルの変化の向きによって出力反
転するときの閾値電圧が変化し、ヒステリシス特性が得
られる。

（発明が解決しようとする課題） ところで、第７図の従来例のヒステリシス回路によれば
、インバータ回路および２人力ナンド回路の閾値電圧の
違いを利用するものであるから、これらの回路を構成す
る電界効果トランジスタのデイメンジョン（トランジス
タのチャネル幅やチャネル長）によって定める必要があ
る。

本発明は電界効果トランジスタのデイメンジョンに依存
しない新規なヒステリシス回路の提供を目的とする。

〔課題を解決するための手段〕

本発明は、実施例回路図の第１図（ａ）、（ｂ）に示す
ように、Ｐチャネル型電界効果トランジスタＰ１とＮチ
ャネル型電界効果トランジスタＮｌとから構成してなる
インバータ回路と、該インバータ回路の入力信号または
出力信号のレベルを検出するレベル検出回路５．７と、
該レベル検出回路５，７に制御され、前記インバータ回
路の入力信号または出力信号のレベルに応じて、該イン
バータ回路を構成するＰチャネル型電界効果トランジス
タおよび／またはＮチャネル型電界効果トランジスタの
バンクゲートに印加する電圧を変化させる電圧供給回路
６，８とを有することを特徴とし、上記目的を達成する
。

〔作用］ 本発明のヒステリシス回路では、まずインバータ回路に
入力する信号のレベルを、レベル検出回路（５，７）が
検出する。

例えば、インバータ回路に入力する信号のレベルがＬレ
ベル状態（出力はＨレベル状態）であれば、レベル検出
回路（５，７）はこれを検出し、電圧供給回路（６，８
）を制御′ｎシて第１の電圧を出力させる。

そして、この第１の電圧を、例えばインバータ回路のＮ
チャネル型電界効果トランジスタＮ１のバックゲートｍ
圧として印加すると、このバックゲート電圧の大きさに
対応して該Ｎチャネル型電界効果トランジスタＮ１の閾
値電圧Ｖ　ｔｈｎはシフトする。

従って、次にインバータ回路に入力する信号のレベルが
ＬからＨに変化するとき、該インバータ回路の反転閾値
電圧ＶＴｌＩもＮチャネル型電界効果トランジスタの閾
値電圧Ｖｔｈｎのシフト量に対応してシフトする。

次に、インバータ回路に入力する信号のレベルがＨレベ
ル状態（出力はＬレベル状態）であれば、レベル検出回
路（５，７）はこれを検出し、電圧供給回路（６，８）
を制御して第２の電圧を出力させる。

そして、この第２の電圧を、例えばインバータ回路のＮ
チャネル型電界効果トランジスタＮ１のバックゲート電
圧として印加すると、このバックゲート電圧の大きさに
対応して該Ｎチャネル型電界効果トランジスタＮ１の閾
値電圧Ｖ　ｔｈｎはシフトする。

従って、次にインバータ回路に入力する信号のレベルが
ＬからＨに変化するとき、該インバータ回路の反転閾値
電圧ＶＴＨもＮチャネル型電界効果トランジスタの閾値
電圧Ｖ　ｔｈｎのシフト量に対応してシフトする。

このようにして、入力信号がＨからＬに変化すときのイ
ンバータ回路の反転閾値電圧ＶＴＩＩＩと入力信号がＬ
からＨに変化するときのインバータ回路の反転閾値電圧
ＶＴ）１２とを変えることにより、所定のヒステリシス
特性が得られる。

［実施例］ 次に図を参照しながら本発明の実施例について説明する
。

（１）第１の実施例 第１図（ａ）は、本発明の第１の実施例に係るヒステリ
シス回路の構成図である。

同図（ａ）において、ＰｌはＰチャネル型電界効果トラ
ンジスタ、ＮｌはＮチャネル型電界効果トランジスタで
あり、これらにより入力インバータが構成されている。

但し、Ｐｌの基板側は該Ｐ１のソースと直接的に接続さ
れ、Ｖｏｏ電源電圧を供給されている。一方、Ｎ１の基
板側は、Ｖ３Ｓ電源電圧を供給されている該Ｎ１のソー
スとは分離されている。

５はインバータ回路の入力ＶＩＮを検出する機能を有す
るレベル検出回路、また６は定電圧を供給する機能を有
する定電圧供給回路であり、検出レベルに従ってＮｌの
基板側に印加する電圧を変えている。

すなわち、レベル検出回路５の入力検出レベルがＨレベ
ルのとき、Ｎ１の基半反側にバックゲート電圧として、
第１の電圧■１を印加する。これにより、第２図のＮ１
の閾値電圧Ｖ　ｔｈｎのバックゲート電圧Ｖ１６依存特
性図に示すように、Ｎ１の閾値電圧はＶ　ｔｈｎｌにな
るので、これに対応してインバータ回路の反転閾値電圧
も、ＶＴ）Ｉｔ（Ｈ−＋Ｌ）になる、これを第３図のト
ランスファカーブに示す。

また、レベル検出回路５の入力検出レベルがＬレベルの
とき、Ｎ１の基板側にバックゲート電圧として、第２の
電圧Ｖ２　（＞Ｖｌ）を印加する。

これにより、第２図に示すように、Ｎ２の閾値電圧はＶ
　ｔｈｎ２にシフトするので、これに対応してインバー
タ回路の反転閾値電圧も、ＶＴ＋！２（Ｌ−＋Ｈ）にシ
フトする。これを第３図のトランスファカーブに示す。

このようにして、ヒステリシス幅ΔＶＴＨ＝ＶＴＨ２−
ＶＴ旧を有するヒステリシス特性が得られる。

（２）第２の実施例 第１図（ｂ）は、本発明の第２の実施例に係るヒステリ
シス回路の構成図である。

この回路においては、同図（ａ）の回路と異なり、レベ
ル検出回路７はインバータ回路の出力■。。、のレベル
（すなわち、入力ＶＩＮの反転レベル）を検出すゑ構成
となっている。そして電圧供給回路８は、出力■。、７
のレベル検出レベルに従ってＮ１の基板側に印加する電
圧を変える機能を有している。

なお、第１図（ａ）と同じ番号で示すものは、同じもの
を示しているので、説明は省略する。

この場合にも、第１図（ａ）の実施例回路と同様なヒス
テリシス動作を行う。

すなわち、レベル検出回路７の出力検出レベルがＬレベ
ルのとき、Ｎ１の基板側にバンクゲート電圧として、第
１の電圧ｖ１を印加する。これにより、第２図のＮ１の
閾値電圧Ｖ　ｔｈｎのバックゲート電圧ＶＩＧ依存特性
図に示すように、Ｎ１の閾値電圧はＶｔｈｎｌになるの
で、これに対応してインバータ回路の反転閾値電圧も、
ＶＴＨＩ（Ｌ→Ｈ）になる。これを第３図のトランスフ
ァカーブに示す。

また、レベル検出回路７の出力検出レベルがＨレベルの
とき、Ｎ１の基板側にバックゲート電圧として、第２の
電圧Ｖ２（＞Ｖｌ）を印加する。

これにより、第２図に示すように、Ｎ２の閾値電圧はＶ
　ｔｈｎ２にシフトするので、これに対応してインバー
タ回路の反転閾値電圧も、ＶＴＨＩ２（Ｈ→Ｌ）にシフ
トする。これを第３図のトランスファカーブに示す。

このようにして、ヒステリシス幅ΔＶＴｌｌ＝ＶＴＩＩ
２−ＶＴＨＩを有するヒステリシス特性が得られる。

第４図は、第１図（ｂ）の実施例回路のレベル検出回路
および電圧供給回路をトランジスタおよびダイオードに
よって構成したものである。

図において、初段のインバータ回路はＰチャネル型電界
効果トランジスタＰ４とＮチャネル型電界効果トランジ
スタＮ４により、次段のインバータ回路はＰチャネル型
電界効果トランジスタＰ５とＮチャネル型電界効果トラ
ンジスタＮ５により、また３段目のインバータ回路はＰ
チャネル型電界効果トランジスタＰ６とＮチャネル型電
界効果トランジスタＮ６によりそれぞれ構成されている
。

また、Ｐ７は三段目のインバータ回路の出力ｖｏｕｔを
ゲート入力とし、ソースと基板側をショートしてＶＤｌ
＋電源に接続し、ドレインを初段のインバータ回路のＰ
チャネル型電界効果トランジスタＰ４の基板側に接続し
たＰチャネル型電界効果トランジスタである。ＤｌはＰ
４のソース（Ｐ型不純物拡散層）と該Ｐ４の基板（例え
ば、ｎ型エピタキシャルＮ）との間に形成されるｐ−ｎ
接合ダイオードを示している。

このヒステリシス回路においては、レベル検出回路は次
段のインバータ回路と三段目のインバータ回路とにより
構成され、電圧供給回路はＰチャネル型電界効果トラン
ジスタＰ７とｐ−ｎ接合ダイオードＤ１とによって構成
されている。

次に第４図のヒステリシス回路の動作について説明する
。

入力ＶＩＮが最初、Ｌレベルであるとすると、三段目の
インバータ回路の出力■。、７もＬレベル状態にある。

従って、Ｐ７はオンしているので、該Ｐ７のドレインか
らｖ０電源電圧がそのまま出力され、Ｐ４の基板側に供
給される。このときのバックゲート電圧は０■である。

このためＰ４の閾値電圧は■い、。となるので、入力Ｖ
いがＬ→Ｈに変化するときの初段のインバータ回路の反
転閾値電圧はＶ７Ｈ１（Ｌ→Ｈ）となる。

次に入力Ｖいが最初、Ｈレベルであるとすると、三段目
のインバータ回路の出力ｖｏｕｔもＨレベル状態にある
。従って、Ｐ７はオフしているので、ＶＯＯ電源とＰ４
の基板側とは切り離される。

このためＰ４の基板電位は、ＤＩを介してＶＩＩＤ−■
１．となるから、実質的にＶＩＩＤ　　（ＶＤＤ　　Ｖ
Ｆ１）−■、、のバックゲート電圧が印加されたことに
なる。

従って、これに対応してＰ４の閾値電圧は■い、１とな
るので、入力Ｖ＋＋ｔがＨ−＋Ｌに変化するときの初段
のインバータ回路の反転閾値電圧はＶＴ１１２（Ｈ−４
Ｌ）となる。

このようにして、ヒステリシス幅ΔＶＴ）Ｉ＝ＶＴ）１
２−ＶＴ）ｔｌを有するヒステリシス特性が得られる。

（３）第３の実施例 第５図は木發明の第３の実施例に係るヒステリシス回路
の回路図である。

第１図（ｂ）のヒステリシス回路と異なる点は、インバ
ータ回路を構成するＰチャネル型電界効果トランジスタ
Ｐ２の基板側が、ｖｏｎ電源電圧を供給されている８１
Ｐ２のソースと分離され、一方Ｎチャネル型電界効果ト
ランジスタＮ２の基板側が該Ｎ２のソースと直接的に接
続され、ＶＳＳ電源電圧を供給されている点である。

図において、９はインバータ回路の出力■。□。

のレベル（すなわち、入力ＶＩＮの反転レベル）を検出
するレベル検出回路、また１０は定電圧を供給する機能
を有する定電圧供給回路であり、検出レベルに従って、
Ｐ２の基板側に印加する電圧を変えている。

すなわち、レベル検出回路９の出力検出レベルがＬレベ
ルのとき、定電圧供給回路１０を介してＰ２の基板側に
バックゲート電圧として、第３の電圧■３を印加する。

これにより、Ｐ２の閾値電圧はＶ　ｔｈｐ３になるので
、これに対応してインバータ回路の反転閾値電圧も、Ｖ
ＴＨ３（Ｌ−４Ｈ）になる。

また、レベル検出回路９の出力検出レベルがＨレベルの
とき、定電圧供給回路１０を介してＰ２の基板側にバッ
クゲート電圧として、第４の電圧Ｖ４　（＞Ｖ３）を印
加する。これにより、Ｐ２の閾値電圧はｖ　ｔｈｐ４に
シフトするので、これに対応してインバータ回路の反転
閾値電圧も、ＶＴＨ４（Ｈ−ｈＬ）にシフトする。

このようにして、ヒステリシス幅ΔＶＴＨ＝ＶＴＨ４−
ＶＴＩＩ３を有するヒステリシス特性が得られる。

（４）第４の実施例 第６図は本発明の第４の実施例に係るヒステリシス回路
の回路図である。

第１図（ｂ）または第５図のヒステリシス回路と異なる
点は、インバータ回路を構成するＰチャネル型電界効果
トランジスタＰ３の基板側が、ＶＤＤ電源電圧を供給さ
れている該Ｐ３のソースと分離されるとともに、Ｎチャ
ネル型電界効果トランジスタＮ３の基板側も、ＶＳＳ電
源電圧を供給されている該Ｎ３のソースと分離されてい
る点である。

１１はインバータ回路の出力■。。アのレベル（すなわ
ち、入力ＶＩＮの反転レベル）を検出するレベル検出回
路、１２はＰ３の基板側に所定の定電圧を供給する機能
を有する定電圧供給回路、１３はＮ３の基板側に所定の
定電圧を供給する機能を有する定電圧供給回路である。

すなわち、レベル検出回路１１の出力検出レベルがＬレ
ベルのとき、電圧供給回路１２を介してＰ３の基板側に
バンクゲート電圧として、第５の電圧ｖ５を印加する。

これにより、Ｐ３の閾値電圧はＶ　ｔｈｐ５になるので
、これに対応してインバータ回路７の反転閾値電圧も、
■↑）１５（Ｌ−Ｈ）になる。

また、レベル検出回路１１の出力検出レベルがＨレベル
のとき、電圧供給回路１２を介してＮ３の基板側にバッ
クゲート電圧として、第６の電圧Ｖ６ＤＶ５）を印加す
る。これにより、Ｎ３の閾値電圧はＶ　ｔｈｐ６にシフ
トするので、これに対応してインバータ回路７の反転閾
値電圧も、Ｖ　Ｔｌ＋６（Ｈ→Ｌ）にシフトする。

このようにして、ヒステリシス幅ΔＶＴＩＩ＝ＶＴＨ６
−ＶＴＨ５を有するヒステリシス特性が得られる。

〔発明の効果］ 以上説明したように、本発明のヒステリシス回路によれ
ば、インバータ回路に人力する入力レベルの種類に対応
して、該インバータ回路を構成するＰチャネル型電界効
果トランジスタおよび／またはＮチャネル型電界効果ト
ランジスタに印加するバックゲート電圧の値を変えるこ
とにより、従来のようにトランジスタのデイメンジョン
（チャネル長、チャネル幅等）を調整することなく、所
定のヒステリシス幅のヒステリシス特性を得ることがで
きるので、極めて有用である。

【図面の簡単な説明】

第１図（ａ）は、本発明の第１の実施例回路の構成図、 第１図（ｂ）は、本発明の第２の実施例回路の構成図、 第２図は、第１図（ａ）、（ｂ）のＮ１の閾値電圧のバ
ックゲート電圧依存を示す図、第３図は、第１図（ａ）
、（ｂ）のヒステリシス回路のトランスファカーブを示
す図、第４図は、本発明の第１図（ｂ）で示す実施例回
路の回路図、 第５図は本発明の第３の実施例回路の構成図、第６図は
本発明の第４の実施例回路の構成図、第７図は従来例の
ヒステリシス回路の構成図である。 （符号の説明） ５．７，９．１１・・・レベル検出回路、６．８，１０
．１２．１３・・・電圧供給回路、Ｐ１〜Ｐ７・・・Ｐ
チャネル型電界効果トランジスタ、Ｎ１〜Ｎ６・・・Ｎ
チャネル型電界効果トランジスタ、Ｄｌ・・・ｐ−ｎ接
合ダイオード。

Claims (1)

1. 【特許請求の範囲】 Ｐチャネル型電界効果トランジスタ（Ｐ１）とＮチャネ
   ル型電界効果トランジスタ（Ｎ１）とから構成してなる
   インバータ回路と、 該インバータ回路の入力信号または出力信号のレベルを
   検出するレベル検出回路（５、７）と、該レベル検出回
   路（５、７）に制御され、前記インバータ回路の入力信
   号または出力信号のレベルに応じて、該インバータ回路
   を構成するＰチャネル型電界効果トランジスタおよび／
   またはＮチャネル型電界効果トランジスタのバックゲー
   トに印加する電圧を変化させる電圧供給回路（６、８）
   とを有し、 前記バックゲートに印加する電圧を変化することで、前
   記インバータ回路のＬレベルからＨレベルに変わる時の
   反転閾値電圧と、ＨレベルからＬレベルに変わる時の反
   転閾値電圧とを異ならしめることを特徴とするヒステリ
   シス回路。