JPH02213771A - 供給電圧降下検出回路、および供給電圧降下を検出し、初期化回路をリセットする回路 - Google Patents

供給電圧降下検出回路、および供給電圧降下を検出し、初期化回路をリセットする回路

Info

Publication number
JPH02213771A
JPH02213771A JP1329782A JP32978289A JPH02213771A JP H02213771 A JPH02213771 A JP H02213771A JP 1329782 A JP1329782 A JP 1329782A JP 32978289 A JP32978289 A JP 32978289A JP H02213771 A JPH02213771 A JP H02213771A
Authority
JP
Japan
Prior art keywords
terminal
circuit
supply
supply voltage
supply terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1329782A
Other languages
English (en)
Other versions
JP2861163B2 (ja
Inventor
Olivier Queinnec
オリバー　ケイネ
Henri Pouget
ヘンリ　プゲ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Publication of JPH02213771A publication Critical patent/JPH02213771A/ja
Application granted granted Critical
Publication of JP2861163B2 publication Critical patent/JP2861163B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
    • G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Power Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は具体的には外部構成の不要なＭＯＳ形集積回路
における初期化回路をリセットし、かつ供給電圧降下を
検出するための回路に関する。
（従来の技術） ＭＯＳ形論理集積回路において、動作中回路の再初期化
を提供する必要がある。多数の回路がこの目的のために
考案されている。これらの初期化回路の一つの欠点は短
期間の供給電圧降下後再び動作できないことである。と
いうのは、コンデンサを有しており、あるいは寄生コン
デンサが互いに結合するからである。
したがって、本発明の目的はＭＯＳ形集積回路を動作さ
せる供給電圧の降下を検出ための、特に簡単な回路を提
供することであり、この回路は初期化回路をリセットす
るために用いられる。
（発明の概要） この目的を実現するために、本発明は、集積回路の高供
給端子と低供給端子の間に供給される供給電圧の降下を
検出する回路おいて、前記高供給端子と接続する入力端
子と、所望の信号を供給する出力端子と、供給入力端子
とを有するしきい値回路と、前記供給入力端子間に接続
され、第１の端子が前記低供給端子に接続されるＭＯＳ
Ｏ３形デンサと、ソースが前記コンデンサの第２の端子
と接続し、ドレイン及びゲートが前記高供給端子に相互
に接続するＮチャネルＭＯＳ形トランジスタとを具備す
る。
この回路の利点は特に簡単であって集積回路で少ない表
面積で構成できることである。
（実施例） 以下、本発明の一実施例を図面に基づいて説明する。
第１図の回路は電圧■。０が入力される高供給端子ＡＩ
と電圧Ｖｓｓの低供給端子Ａ２との間に供給される。簡
単にするために、電圧Ｖ　Ｂが０に等しいと仮定する。
そうでなければ、ＶＤＤを■。。−Ｖｌｌｌｌに取り替
えることが単に必要である。
端子Ａｌと端子Ａ２の間にはＮチャネルＭＯＳ形トラン
ジスタＴとＭＯＳ形コンデンサが直列に接続される。ト
ランジスタＴのドレインはトランジスタＴのゲートと端
子Ａｌに接続されている。インバータエはコンデンサＣ
の端子間から供給され、電圧■。。を入力として供給さ
れる。インバータエの出力は図中０ＬＩＴと表示されて
いる。
この回路の動作は第２図の波形図に基づいて説明すると
する。同図において、高供給端子での電圧はＡＩとして
表示され、コンデンサの端子間の電圧はＣとして表示さ
れ、出力電圧はＯＵＴと表示されている。
図かられかるように、端子ＡＩでの電圧がｖｏ。と等し
いときはコンデンサＣの端子間の電圧はＶｌ）ｆｌ−Ｖ
、ｒＨとなり、ここでこのＶＴＮはＮチャネルのトラン
ジスタのしきい値電圧である。この場合、電圧ＯＵＴは
Ｏ（Ｖ　ｓ−）に等しい。もし端子ＡＩの電圧が降下し
たら、トランジスタＴはブロックし、コンデンサＣの端
子間に蓄積される電圧ｖ０゜−ＶＴＮは接合電流損失に
従ってゆっくり放電され、インバータエの端子間の供給
を保持する。
そして、もし端子ＡＩでの電圧がインバータＩのしきい
値■３より低（降下したならば、インバータの出力は状
態が反転し、高い値にセットされ実質的にはＶ　ＤＤ−
Ｖ　ｔＮに等しくなる。インバータエのしきい値より低
い電圧降下の表示は出力ＯＵＴに表われる。これらの特
殊技術はより低くなる供給電圧より低いしきい電圧を供
給するインバータを選定すればよい。
一方、簡単にするために、インバータの使用は適切であ
ろうしきい値レベルより低い入力電圧の降下に関しての
変更について説明する任意の回路を考察したことを以下
に述べる。
第３図は初期化回路のリセットのための回路に関する回
路の具体例を示す図である。本発明に係る回路はＣ１で
示し、初期化回路はＣ２で示している。第１図の出力Ｏ
ＵＴに相当する回路Ｃ１の出力ＯＵＴは回路Ｃ２のリセ
ット入力に接続されている。
ブロックＣ２内で典型的な再初期化回路が表わされてい
る。回路Ｃ２は、ドレインがインピーダンス１を介して
端子ＶＤＤに接続され、ゲートＧが当該ゲートとＰチャ
ネルのＭＯＳ形トランジスタＴＭＰのドレインに接続さ
れているＮ形ＭＯＳ）ランジスタＴＭＮから構成される
。トランジスタＴＭＰのソースはＶｏｏに接続され、か
つトランジスタＴＭＮのソースはＶＳＳに接続されてい
る。一方、トランジスタＴＭＨのドレインに接続する手
段は初期化回路の出力を整形しかつ検出することを提供
し、整形のためのインバータ２からなり、インバータの
出力はＡＮＤゲート３の非反転入力に、また遅延回路４
を介してＡＮＤゲート３の反転入力に送出される。
ＡＮＤゲート３の出力Ｒは再初期化信号となる。
回路Ｃ２はトランジスタＴＭＰのしきい値とトランジス
タＴＭＮのしきい値の和に等しいしきい値より上の電圧
Ｖ。１）の変化を検出できる。しかしながら、もし電圧
が降下したならばこの回路は大変ゆっくりと放電し、供
給電圧が再び上昇したときに再初期化信号は送出される
。
本発明によれば、ドレインが端子ＧにソースがＶ　ｓｓ
に接続されるＮチャネルのＭＯＳ形トランジスタである
リセット回路ＴＡを加えられたものである。トランジス
タＴＡのゲートには信号ＯＵＴを供給される。そして信
号ＯＵＴがローレベルになるときこのトランジスタはブ
ロックされ、回路２は通常の動作となる。しかし、電圧
が降下し、信号ＯＵＴが供給されるやいなや、トランジ
スタＴＡは動作し始めてトランジスタＴＭＰ、　ＴＭＮ
のゲート電圧をローレベルにリセットし、次に再び電圧
ＶＤＤでの増加を検出することができ、このｖ１）。の
新しい増加はローレベルに信号０ＬＩＴをリセットする
。
もちろん、本発明はこれらの特殊技術に対して明らかに
する多数の変形修正例も考えられる。特に、もし電圧Ｖ
Ｄ。、Ｖ８３の各々の極性が反対になれば、回路が同様
に動作するために全てのＭＯＳ形トランジスタの形式を
変更する必要があるであろう。
（発明の効果） 以上説明したように、本発明によれば、簡単でかつ少な
い表面積で構成できるＭＯＳＯ３撰集積回路ける初期化
回路をリセットし、かつ供給電圧降下を検出するための
回路を提供できる。
【図面の簡単な説明】
第１図は本発明の一実施例を示す回路図、第２図は第１
図の回路の各点の信号波形を示す図、第３図は初期化回
路をリセットするための本発明に係る回路を示す回路図
である。 １・・・インピーダンス、 ２・・・インバータ、 ３・　・　・ＡＮＤゲート、 ４・・・遅延回路。

Claims (4)

    【特許請求の範囲】
  1. （１）集積回路の高供給端子（Ａ１）と低供給端子（Ａ
    ２）の間に供給される供給電圧の降下を検出する回路お
    いて、 前記高供給端子と接続する入力端子と、所望の信号（Ｏ
    ＵＴ）を供給する出力端子と、供給入力端子とを有する
    しきい値回路（Ｉ）と、 前記供給入力端子間に接続され、第１の端子が前記低供
    給端子に接続されるＭＯＳ形コンデンサ（Ｃ）と、 ソースが前記コンデンサの第２の端子と接続し、ドレイ
    ン及びゲートが前記高供給端子に相互に接続するＮチャ
    ネルＭＯＳ形トランジスタ（Ｔ）とを具備することを特
    徴とする供給電圧降下検出回路。
  2. （２）前記しきい値回路がインバータである請求項１記
    載の供給電圧降下検出回路。
  3. （３）ＭＯＳ集積回路が動作している間初期化回路（Ｃ
    ２）をリセットするために用いられる請求項１記載の供
    給電圧降下検出回路。
  4. （４）前記初期化回路は、ソースが前記低供給端子（Ｖ
    ＿Ｓ＿Ｓ）と接続し、ドレインがインピーダンス（１）
    を介して前記高供給端子（Ｖ＿Ｄ＿Ｄ）と、かつ出力端
    子（Ｓ）と接続し、ゲートが前記高供給端子とソースが
    接続しているＰチャネルＭＯＳ形トランジスタ（ＴＭＰ
    ）のゲート／ドレイン共通に接続するＮチャネルＭＯＳ
    形トランジスタ（ＴＭＮ）からなる請求項３記載の供給
    電圧降下検出回路。
JP1329782A 1988-12-22 1989-12-21 供給電圧降下検出回路、および供給電圧降下を検出し、初期化回路をリセットする回路 Expired - Fee Related JP2861163B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8817364A FR2641083B1 (ja) 1988-12-22 1988-12-22
FR8817364 1988-12-22

Publications (2)

Publication Number Publication Date
JPH02213771A true JPH02213771A (ja) 1990-08-24
JP2861163B2 JP2861163B2 (ja) 1999-02-24

Family

ID=9373551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1329782A Expired - Fee Related JP2861163B2 (ja) 1988-12-22 1989-12-21 供給電圧降下検出回路、および供給電圧降下を検出し、初期化回路をリセットする回路

Country Status (7)

Country Link
US (1) US5027006A (ja)
EP (1) EP0388569B1 (ja)
JP (1) JP2861163B2 (ja)
KR (1) KR900011152A (ja)
DE (1) DE68915432T2 (ja)
ES (1) ES2054076T3 (ja)
FR (1) FR2641083B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012010496A (ja) * 2010-06-25 2012-01-12 Toshiba Corp バッテリー駆動機器の制御装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0496018B1 (de) * 1991-01-23 1996-03-27 Siemens Aktiengesellschaft Integrierte Schaltung zur Erzeugung eines Reset-Signals
US5187389A (en) * 1991-05-03 1993-02-16 National Semiconductor Corporation Noise resistant low voltage brownout detector with shut off option
DE4209167A1 (de) * 1992-03-20 1993-09-23 Siemens Ag Schalt- und ueberwachungseinheit fuer elektrische antriebe
DE4334338B4 (de) * 1993-10-08 2006-07-27 Robert Bosch Gmbh Schaltung zur Überwachung der Versorgungsspannung einer integrierten Schaltung
US5543741A (en) * 1994-12-30 1996-08-06 Mitel Corporation Reset circuit for generating reset pulse over an interval of reduced voltage supply
GB2308453B (en) * 1995-12-22 2000-08-09 Motorola Inc Voltage detector
FR2757713B1 (fr) * 1996-12-19 1999-01-22 Sgs Thomson Microelectronics Dispositif de neutralisation dans un circuit integre
FR2757712B1 (fr) * 1996-12-19 1999-01-22 Sgs Thomson Microelectronics Dispositif de controle de mise sous tension ou hors tension d'un circuit integre
JP4021283B2 (ja) * 2002-08-28 2007-12-12 富士通株式会社 半導体装置
KR100583097B1 (ko) * 2002-12-31 2006-05-23 주식회사 하이닉스반도체 파워 업 검출 장치
JP4660160B2 (ja) * 2004-10-28 2011-03-30 Ｏｋｉセミコンダクタ株式会社 リセット回路
US7295046B2 (en) * 2006-01-09 2007-11-13 Atmel Corporation Power down detection circuit
FR3042876B1 (fr) 2015-10-27 2017-12-15 STMicroelectronics (Alps) SAS Detection de perturbations d'une alimentation

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2433328A1 (de) * 1974-07-11 1976-01-29 Philips Patentverwaltung Integrierte schaltungsanordnung
US4142118A (en) * 1977-08-18 1979-02-27 Mostek Corporation Integrated circuit with power supply voltage level detection
FR2449898A1 (fr) * 1979-02-23 1980-09-19 Menard Jean Claude Dispositif pour detecter les variations brusques d'une tension ou d'un courant continus de valeur moyenne fixe ou lentement variable
US4317180A (en) * 1979-12-26 1982-02-23 Texas Instruments Incorporated Clocked logic low power standby mode
JPS56122225A (en) * 1980-02-29 1981-09-25 Fujitsu Ltd Power on reset circuit
US4405871A (en) * 1980-05-01 1983-09-20 National Semiconductor Corporation CMOS Reset circuit
JPS574616A (en) * 1980-06-10 1982-01-11 Nec Corp Power-on resetting circuit
JPS5748830A (en) * 1980-09-08 1982-03-20 Pioneer Electronic Corp Power-on reset signal generating circuit
JPS5791029A (en) * 1980-11-27 1982-06-07 Nippon Denso Co Ltd Power-on reset circuit
JPS57111120A (en) * 1980-12-26 1982-07-10 Canon Inc Reset pulse generator
JPS57183125A (en) * 1981-05-06 1982-11-11 Sanyo Electric Co Ltd Initializing circuit
US4385245A (en) * 1981-06-01 1983-05-24 Motorola, Inc. MOS Power-on reset circuit
US4473759A (en) * 1982-04-22 1984-09-25 Motorola, Inc. Power sensing circuit and method
US4446381A (en) * 1982-04-22 1984-05-01 Zilog, Inc. Circuit and technique for initializing the state of bistable elements in an integrated electronic circuit
JPS5923915A (ja) * 1982-07-30 1984-02-07 Toshiba Corp シユミツトトリガ回路
DE3319308A1 (de) * 1983-05-27 1984-11-29 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum ueberwachen einer betriebsspannung
US4716323A (en) * 1985-04-27 1987-12-29 Kabushiki Kaisha Toshiba Power voltage drop detecting circuit
US4717840A (en) * 1986-03-14 1988-01-05 Western Digital Corporation Voltage level sensing power-up reset circuit
US4746822A (en) * 1986-03-20 1988-05-24 Xilinx, Inc. CMOS power-on reset circuit
JPH0681018B2 (ja) * 1986-03-31 1994-10-12 三菱電機株式会社 半導体集積回路
JP2741022B2 (ja) * 1987-04-01 1998-04-15 三菱電機株式会社 パワーオンリセツトパルス発生回路
US4812679A (en) * 1987-11-09 1989-03-14 Motorola, Inc. Power-on reset circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012010496A (ja) * 2010-06-25 2012-01-12 Toshiba Corp バッテリー駆動機器の制御装置
US8645721B2 (en) 2010-06-25 2014-02-04 Kabushiki Kaisha Toshiba System for controlling apparatus driven by battery

Also Published As

Publication number Publication date
DE68915432D1 (de) 1994-06-23
ES2054076T3 (es) 1994-08-01
EP0388569A2 (fr) 1990-09-26
US5027006A (en) 1991-06-25
KR900011152A (ko) 1990-07-11
FR2641083A1 (ja) 1990-06-29
EP0388569B1 (fr) 1994-05-18
EP0388569A3 (fr) 1991-06-05
JP2861163B2 (ja) 1999-02-24
FR2641083B1 (ja) 1991-05-10
DE68915432T2 (de) 1994-09-01

Similar Documents

Publication Publication Date Title
US4518873A (en) Buffer circuit for driving a C-MOS inverter
US4983857A (en) Power-up reset circuit
JPH02213771A (ja) 供給電圧降下検出回路、および供給電圧降下を検出し、初期化回路をリセットする回路
US5019772A (en) Test selection techniques
US5300822A (en) Power-on-reset circuit
US4385245A (en) MOS Power-on reset circuit
US5111136A (en) Semiconductor circuit
JPH0159772B2 (ja)
US4633102A (en) High speed address transition detector circuit for dynamic read/write memory
JPH0210517B2 (ja)
JPS60153223A (ja) 入力バツフア回路
JPH0611102B2 (ja) 信号検出回路
EP0595748A1 (en) Power up detection circuits
KR960006376B1 (ko) 어드레스 천이 검출회로
US4507570A (en) Resettable one shot circuit having noise rejection
JPS6213120A (ja) 半導体装置
US5124587A (en) Integrated circuit with a configuration circuit
JPH03179814A (ja) レベルシフト回路
JPS61123167A (ja) 半導体集積回路
JPS6182532A (ja) インバ−タ回路
JP2806744B2 (ja) 半導体集積回路
JPS6013572B2 (ja) 過渡状態検出装置
JPH0238875A (ja) テスト回路
JPS63278266A (ja) 半導体装置の基板電圧発生回路
JPS5859626A (ja) トランスフア−ゲ−ト回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees