JP2861163B2 - 供給電圧降下検出回路、および供給電圧降下を検出し、初期化回路をリセットする回路 - Google Patents

供給電圧降下検出回路、および供給電圧降下を検出し、初期化回路をリセットする回路

Info

Publication number
JP2861163B2
JP2861163B2 JP1329782A JP32978289A JP2861163B2 JP 2861163 B2 JP2861163 B2 JP 2861163B2 JP 1329782 A JP1329782 A JP 1329782A JP 32978289 A JP32978289 A JP 32978289A JP 2861163 B2 JP2861163 B2 JP 2861163B2
Authority
JP
Japan
Prior art keywords
circuit
terminal
supply voltage
voltage drop
supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1329782A
Other languages
English (en)
Other versions
JPH02213771A (ja
Inventor
ケイネ オリバー
プゲ ヘンリ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ESU JEE ESU TOMUSON MIKUROEREKUTORONIKUSU SA
Original Assignee
ESU JEE ESU TOMUSON MIKUROEREKUTORONIKUSU SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ESU JEE ESU TOMUSON MIKUROEREKUTORONIKUSU SA filed Critical ESU JEE ESU TOMUSON MIKUROEREKUTORONIKUSU SA
Publication of JPH02213771A publication Critical patent/JPH02213771A/ja
Application granted granted Critical
Publication of JP2861163B2 publication Critical patent/JP2861163B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
    • G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Power Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、外部構成が不要でMOS形集積回路の中に実
現される供給電圧降下を検出し、初期化回路をリセット
するための回路に関する。
（従来の技術） MOS形論理集積回路において、電力供給フェーズ中に
再初期化を提供する必要がある。多数の回路がこの目的
のために考案されている。これらの初期化回路の一つの
欠点は短期間の供給電圧降下後再び動作できないことで
ある。というのは、コンデンサを有しており、あるいは
寄生コンデンサが関連しているからである。
したがって、本発明の目的はMOS形集積回路を動作さ
せる供給電圧の降下を検出するための、特に簡単な回路
を提供することであり、この回路は初期化回路をリセッ
トするために用いられる。
（発明の概要） この目的を実現するために、本発明は、集積回路の高
供給端子と低供給端子の間に供給される供給電圧の降下
を検出する回路において、前記高供給端子と接続する入
力端子と、所望の信号を供給する出力端子と、供給入力
端子とを有するしきい値回路と、前記供給入力端子間に
接続され、第１の端子が前記低供給端子に接続されるMO
S形コンデンサと、ソースが前記コンデンサの第２の端
子と接続し、ドレイン及びゲートが前記高供給端子に接
続するＮチャネルMOS形トランジスタとを具備する。
この回路の利点は特に簡単であって集積回路で少ない
表面積で構成できることである。
（実施例） 以下、本発明の一実施例を図面に基づいて説明する。
第１図の回路は電圧VDDが入力される高供給端子A1と
電圧VSSの低供給端子A2との間に供給される。簡単にす
るために、電圧VSSが０に等しいと仮定する。そうでな
ければ、VDDをVDD−VSSに取り替えることのみが必要で
ある。
端子A1と端子A2の間にしＮチャネルMOSトランジスタ
ＴとMOS形コンデンサＣが直列に接続される。トランジ
スタＴのドレインはトランジスタＴのゲートと端子A1に
接続されている。インバータＩはコンデンサＣの端子間
から供給され、電圧VDDを入力として供給される。イン
バータＩの出力は図中OUTと表示されている。
この回路の動作は第２図の波形図に基づいて説明する
とする。同図において、高供給端子での電圧はA1として
表示され、コンデンサの端子間の電圧はＣとして表示さ
れ、出力電圧はOUTと表示されている。
端子A1での電圧がVDDと等しいときはコンデンサＣの
端子間の電圧はVDD−VTNとなり、ここでこのVTNはＮチ
ャネルのトランジスタのしきい値電圧である。この場
合、電圧OUTは０（VSS）に等しい。もし端子A1の電圧が
降下したら、トランジスタＴはブロックし、コンデンサ
Ｃの端子間に電圧VDD−VTNが蓄積され、該コンデンサＣ
は接合電流損失に従ってゆっくり放電し、インバータＩ
の端子間の供給を保持する。そして、もし端子A1での電
圧がインバータＩのしきい値VSより低く降下すると、イ
ンバータの出力は状態が反転し、実質的にVDD−VTNに等
しい高い値にセットされる。インバータＩのしきい値よ
り低い電圧降下の表示は出力OUTに表われる。設計者は
供給電圧より低いしきい電圧を供給するインバータを選
定すればよい。
一方、簡単にするために、インバータの使用を説明し
たが、しきい値レベルより低い入力電圧の降下を表示す
る任意の回路の使用が可能である。
第３図は初期化回路のリセットのための回路に関する
本発明の具体例を示す図である。本発明に係る供給電圧
降下検出回路はC1で示し、初期化回路はC2で示してい
る。第１図の出力OUTに相当する回路C1の出力OUTは回路
C2のリセット入力に接続されている。
ブロックC2内で初期化回路が表されている。回路C2
は、ドレインがインピーダンス１を介して端子VDDに接
続され、ゲートＧがＰチャネルのMOS形トランジスタTMP
のゲートとドレインに接続されているＮ形MOSトランジ
スタTMNを有する。トランジスタTMPのソースはVDDに接
続され、トランジスタTMNのソースはVSSに接続されてい
る。さらに、トランジスタTMNのドレインに接続する手
段は初期化回路の出力を整形しかつ検出するもので、整
形のためのインバータ２を有し、インバータの出力はAN
Dゲート３の非反転入力に、また遅延回路４を介してAND
ゲート３の反転入力に送出される。ANDゲート３の出力
Ｒは再初期化信号となる。出力Ｒは初期化の対象のMOS
形論理集積回路（図示なし）に接続される。
回路C2はトランジスタTMPのしきい値とトランジスタT
MNのしきい値の和に等しいしきい値より高い電圧VDDの
変化を検出できる。しかしながら、もし電圧が降下した
ならばこの回路は大変ゆっくりと放電するので、供給電
圧が再び上昇しても再初期化信号は送出されない。
本発明によれば、ドレインが端子Ｇに、ソースがVSS
に接続されるＮチャネルのMOS形トランジスタによるリ
セット回路TAを加えられたものである。トランジスタTA
のゲートには信号OUTが供給される。そして信号OUTがロ
ーレベルになるときこのトランジスタはブロックされ、
回路２は通常の動作となる。しかし、電圧が降下し、信
号OUTが供給されるやいなや、トランジスタTAは導通
し、トランジスタTMP,TMNのゲート電圧をローレベルに
リセットし、次に再び電圧VDDが増加することを検出す
ることができる。このVDDの新しい増加は信号OUTをロー
レベルにリセットする。
もちろん、本発明は多数の変形修正例も可能である。
特に、もし電圧VDD，VSSの各々の極性が反対になると、
回路が同様に動作するために全てのMOS形トランジスタ
の形式を変更する必要であろう。
（発明の効果） 以上説明したように、本発明によれば、簡単でかつ少
ない表面積で構成できるMOS形集積回路における初期化
回路をリセットし、かつ供給電圧降下を検出するための
回路を提供できる。
【図面の簡単な説明】 第１図は本発明の一実施例を示す回路図、第２図は第１
図の回路の各点の信号波形を示す図、第３図は初期化回
路をリセットするための本発明に係る回路を示す回路図
である。 １……インピーダンス、２……インバータ、３……AND
ゲート、４……遅延回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭53−73340（ＪＰ，Ａ) 特開 昭61−97576（ＪＰ，Ａ) 特開 昭53−76079（ＪＰ，Ａ) 特開 平１−300317（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 19/00 - 19/32

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】集積回路の高供給端子（A1）と低供給端子
    （A2）の間に供給される供給電圧の降下を検出する回路
    において、 前記高供給端子と接続する入力端子と、所望の信号（OU
    T）を供給する出力端子と、供給入力端子とを有するし
    きい値回路（Ｉ）と、 前記供給入力端子間に接続され、第１の端子が前記低供
    給端子に接続されるMOS形コンデンサ（Ｃ）と、 ソースが前記コンデンサの第２の端子と接続し、ドレイ
    ン及びゲートが前記高供給端子に接続するＮチャネルMO
    S形トランジスタ（Ｔ）とを具備することを特徴とする
    供給電圧降下検出回路。
  2. 【請求項２】前記しきい値回路がインバータである請求
    項１記載の供給電圧降下検出回路。
  3. 【請求項３】前記集積回路がMOS集積回路で、請求項１
    記載の供給電圧降下検出回路（C1）と、該検出回路の出
    力により前記MOS集積回路に電力供給しているときにリ
    セットされる初期化回路（C2）とを有する、供給電圧降
    下を検出し、初期化回路をリセットする回路。
  4. 【請求項４】前記初期化回路は、ＮチャネルMOSトラン
    ジスタ（TMN）を有し、そのソースは前記低供給端子（V
    SS）と接続し、ドレインは出力端子及びインピーダンス
    （１）を介して前記高供給端子（VDD）と結合し、ゲー
    トはソースが前記高供給端子に接続するＰチャネルMOS
    トランジスタ（TMP）のゲートとドレインに接続され、
    前記ＮチャネルMOSトランジスタ（TMN）のゲートはMOS
    トランジスタ（TA）を介して低供給端子（VSS）に接続
    され、該MOSトランジスタ（TA）のゲートに前記供給電
    圧検出回路（C1）の出力が接続される請求項３記載の供
    給電圧降下を検出し、初期化回路をリセットする回路。
JP1329782A 1988-12-22 1989-12-21 供給電圧降下検出回路、および供給電圧降下を検出し、初期化回路をリセットする回路 Expired - Fee Related JP2861163B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8817364A FR2641083B1 (ja) 1988-12-22 1988-12-22
FR8817364 1988-12-22

Publications (2)

Publication Number Publication Date
JPH02213771A JPH02213771A (ja) 1990-08-24
JP2861163B2 true JP2861163B2 (ja) 1999-02-24

Family

ID=9373551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1329782A Expired - Fee Related JP2861163B2 (ja) 1988-12-22 1989-12-21 供給電圧降下検出回路、および供給電圧降下を検出し、初期化回路をリセットする回路

Country Status (7)

Country Link
US (1) US5027006A (ja)
EP (1) EP0388569B1 (ja)
JP (1) JP2861163B2 (ja)
KR (1) KR900011152A (ja)
DE (1) DE68915432T2 (ja)
ES (1) ES2054076T3 (ja)
FR (1) FR2641083B1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE136175T1 (de) * 1991-01-23 1996-04-15 Siemens Ag Integrierte schaltung zur erzeugung eines reset- signals
US5187389A (en) * 1991-05-03 1993-02-16 National Semiconductor Corporation Noise resistant low voltage brownout detector with shut off option
DE4209167A1 (de) * 1992-03-20 1993-09-23 Siemens Ag Schalt- und ueberwachungseinheit fuer elektrische antriebe
DE4334338B4 (de) * 1993-10-08 2006-07-27 Robert Bosch Gmbh Schaltung zur Überwachung der Versorgungsspannung einer integrierten Schaltung
US5543741A (en) * 1994-12-30 1996-08-06 Mitel Corporation Reset circuit for generating reset pulse over an interval of reduced voltage supply
GB2308453B (en) * 1995-12-22 2000-08-09 Motorola Inc Voltage detector
FR2757712B1 (fr) * 1996-12-19 1999-01-22 Sgs Thomson Microelectronics Dispositif de controle de mise sous tension ou hors tension d'un circuit integre
FR2757713B1 (fr) * 1996-12-19 1999-01-22 Sgs Thomson Microelectronics Dispositif de neutralisation dans un circuit integre
JP4021283B2 (ja) * 2002-08-28 2007-12-12 富士通株式会社 半導体装置
KR100583097B1 (ko) * 2002-12-31 2006-05-23 주식회사 하이닉스반도체 파워 업 검출 장치
JP4660160B2 (ja) * 2004-10-28 2011-03-30 Ｏｋｉセミコンダクタ株式会社 リセット回路
US7295046B2 (en) * 2006-01-09 2007-11-13 Atmel Corporation Power down detection circuit
JP5525931B2 (ja) * 2010-06-25 2014-06-18 株式会社東芝 バッテリー駆動機器の制御装置
FR3042876B1 (fr) 2015-10-27 2017-12-15 STMicroelectronics (Alps) SAS Detection de perturbations d'une alimentation

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2433328A1 (de) * 1974-07-11 1976-01-29 Philips Patentverwaltung Integrierte schaltungsanordnung
US4142118A (en) * 1977-08-18 1979-02-27 Mostek Corporation Integrated circuit with power supply voltage level detection
FR2449898A1 (fr) * 1979-02-23 1980-09-19 Menard Jean Claude Dispositif pour detecter les variations brusques d'une tension ou d'un courant continus de valeur moyenne fixe ou lentement variable
US4317180A (en) * 1979-12-26 1982-02-23 Texas Instruments Incorporated Clocked logic low power standby mode
JPS56122225A (en) * 1980-02-29 1981-09-25 Fujitsu Ltd Power on reset circuit
US4405871A (en) * 1980-05-01 1983-09-20 National Semiconductor Corporation CMOS Reset circuit
JPS574616A (en) * 1980-06-10 1982-01-11 Nec Corp Power-on resetting circuit
JPS5748830A (en) * 1980-09-08 1982-03-20 Pioneer Electronic Corp Power-on reset signal generating circuit
JPS5791029A (en) * 1980-11-27 1982-06-07 Nippon Denso Co Ltd Power-on reset circuit
JPS57111120A (en) * 1980-12-26 1982-07-10 Canon Inc Reset pulse generator
JPS57183125A (en) * 1981-05-06 1982-11-11 Sanyo Electric Co Ltd Initializing circuit
US4385245A (en) * 1981-06-01 1983-05-24 Motorola, Inc. MOS Power-on reset circuit
US4473759A (en) * 1982-04-22 1984-09-25 Motorola, Inc. Power sensing circuit and method
US4446381A (en) * 1982-04-22 1984-05-01 Zilog, Inc. Circuit and technique for initializing the state of bistable elements in an integrated electronic circuit
JPS5923915A (ja) * 1982-07-30 1984-02-07 Toshiba Corp シユミツトトリガ回路
DE3319308A1 (de) * 1983-05-27 1984-11-29 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zum ueberwachen einer betriebsspannung
US4716323A (en) * 1985-04-27 1987-12-29 Kabushiki Kaisha Toshiba Power voltage drop detecting circuit
US4717840A (en) * 1986-03-14 1988-01-05 Western Digital Corporation Voltage level sensing power-up reset circuit
US4746822A (en) * 1986-03-20 1988-05-24 Xilinx, Inc. CMOS power-on reset circuit
JPH0681018B2 (ja) * 1986-03-31 1994-10-12 三菱電機株式会社 半導体集積回路
JP2741022B2 (ja) * 1987-04-01 1998-04-15 三菱電機株式会社 パワーオンリセツトパルス発生回路
US4812679A (en) * 1987-11-09 1989-03-14 Motorola, Inc. Power-on reset circuit

Also Published As

Publication number Publication date
DE68915432D1 (de) 1994-06-23
EP0388569A2 (fr) 1990-09-26
KR900011152A (ko) 1990-07-11
US5027006A (en) 1991-06-25
EP0388569B1 (fr) 1994-05-18
ES2054076T3 (es) 1994-08-01
JPH02213771A (ja) 1990-08-24
FR2641083A1 (ja) 1990-06-29
FR2641083B1 (ja) 1991-05-10
EP0388569A3 (fr) 1991-06-05
DE68915432T2 (de) 1994-09-01

Similar Documents

Publication Publication Date Title
JP2861163B2 (ja) 供給電圧降下検出回路、および供給電圧降下を検出し、初期化回路をリセットする回路
JP3756961B2 (ja) 半導体メモリ装置のチップ初期化信号発生回路
EP0346898B1 (en) Power supply switching circuit
US5818264A (en) Dynamic circuit having improved noise immunity and method therefor
JPS61222318A (ja) パワ−オンリセツト回路
US6958623B2 (en) Three terminal noninverting transistor switch
JP3389174B2 (ja) 入力保護回路
JP2758735B2 (ja) 論理回路
JP2645117B2 (ja) 半導体集積回路のリセット回路
JP2944277B2 (ja) バッファ回路
JP2778611B2 (ja) クロック断検出回路
JPH04237214A (ja) クロックドインバータ
JPH0697796A (ja) パワーオンリセット回路
JPH07288463A (ja) ＢｉＣＭＯＳ半導体集積回路
JPH0686458A (ja) 電源選択回路
JPH0720061B2 (ja) 半導体集積回路
JPH01105612A (ja) 相補型ｍｏｓ集積回路
JPS59201524A (ja) 出力回路
JPH09246934A (ja) パワーオンリセット回路
JPS63119323A (ja) 絶縁ゲ−ト型出力バツフア回路
JPS61276425A (ja) スイツチング回路
JPS61173518A (ja) 信号断検出回路
JPH06164362A (ja) 半導体集積回路
JPS5859626A (ja) トランスフア−ゲ−ト回路
JPH05206805A (ja) 遅延回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees