JP2758735B2 - 論理回路 - Google Patents
論理回路Info
- Publication number
- JP2758735B2 JP2758735B2 JP3153641A JP15364191A JP2758735B2 JP 2758735 B2 JP2758735 B2 JP 2758735B2 JP 3153641 A JP3153641 A JP 3153641A JP 15364191 A JP15364191 A JP 15364191A JP 2758735 B2 JP2758735 B2 JP 2758735B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- channel mos
- drain
- source
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Logic Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は論理回路に関し、特にＣ
ＭＯＳ論理回路の入力バッファとして構成される論理回
路に関する。
ＭＯＳ論理回路の入力バッファとして構成される論理回
路に関する。
【０００２】
【従来の技術】従来の、この種の論理回路は、図４に示
されるように、入力端子５７、出力端子５８および電源
端子５９に対応して、Ｐチャネル型ＭＯＳトランジスタ
１１と、Ｎチャネル型ＭＯＳトランジスタ１２と、イン
バータ１３とを備えて構成されており、Ｐチャネル型Ｍ
ＯＳトランジスタ１１と、Ｎチャネル型ＭＯＳトランジ
スタ１２のゲートは共通接続されて入力端子５７に接続
されており、またＰチャネル型ＭＯＳトランジスタ１１
と、Ｎチャネル型ＭＯＳトランジスタ１２のソースまた
はドレインは共通接続され、インバータ１３を介して出
力端子５８に接続されている。
されるように、入力端子５７、出力端子５８および電源
端子５９に対応して、Ｐチャネル型ＭＯＳトランジスタ
１１と、Ｎチャネル型ＭＯＳトランジスタ１２と、イン
バータ１３とを備えて構成されており、Ｐチャネル型Ｍ
ＯＳトランジスタ１１と、Ｎチャネル型ＭＯＳトランジ
スタ１２のゲートは共通接続されて入力端子５７に接続
されており、またＰチャネル型ＭＯＳトランジスタ１１
と、Ｎチャネル型ＭＯＳトランジスタ１２のソースまた
はドレインは共通接続され、インバータ１３を介して出
力端子５８に接続されている。
【０００３】図４に示される従来の論理回路における論
理しきい値電圧は、設計時におけるＰチャネル型ＭＯＳ
トランジスタ１１およびＮチャネル型ＭＯＳトランジス
タ１２のトランジスタサイズの比率により決定されてお
り、電源電圧の変動に比例して変動する。
理しきい値電圧は、設計時におけるＰチャネル型ＭＯＳ
トランジスタ１１およびＮチャネル型ＭＯＳトランジス
タ１２のトランジスタサイズの比率により決定されてお
り、電源電圧の変動に比例して変動する。
【０００４】
【発明が解決しようとする課題】上述した従来の論理回
路においては、論理しきい値電圧が、設計時におけるＰ
チャネル型ＭＯＳトランジスタおよびＮチャネル型ＭＯ
Ｓトランジスタのトランジスタサイズにより決定されて
おり、電源電圧の変動に比例して変動するために、当該
論理回路の論理しきい値電圧近傍の一定レベルの入力信
号が入力された状態において、電源電圧が雑音などによ
り変動した場合には、その電源電圧の変動に比例して論
理回路の論理しきい値電圧が変動し、入力信号に対して
誤動作が生起するという欠点がある。
路においては、論理しきい値電圧が、設計時におけるＰ
チャネル型ＭＯＳトランジスタおよびＮチャネル型ＭＯ
Ｓトランジスタのトランジスタサイズにより決定されて
おり、電源電圧の変動に比例して変動するために、当該
論理回路の論理しきい値電圧近傍の一定レベルの入力信
号が入力された状態において、電源電圧が雑音などによ
り変動した場合には、その電源電圧の変動に比例して論
理回路の論理しきい値電圧が変動し、入力信号に対して
誤動作が生起するという欠点がある。
【０００５】
【課題を解決するための手段】第１の発明の論理回路
は、ソースが高電位側の電源に接続され、ゲートが論理
信号の入力端子に接続されて、ドレインを前記入力端子
の論理信号入力に対応する出力点とする第１のＰチャネ
ル型ＭＯＳトランジスタと、ドレインが前記第１のＰチ
ャネル型ＭＯＳトランジスタのドレインに接続され、ゲ
ートが前記入力端子に接続されるとともに、ソースが低
電位側の電源に接続される第１のＮチャネル型ＭＯＳト
ランジスタと、ドレインおよびゲートが前記第１のＮチ
ャネル型ＭＯＳトランジスタのドレインに接続される第
２のＮチャネル型ＭＯＳトランジスタと、ドレインが前
記第２のＮチャネル型ＭＯＳトランジスタのソースに接
続され、ゲートが前記入力端子に接続されるとともに、
ソースが前記第１のＮチャネル型ＭＯＳトランジスタの
ソースに接続される第３のＮチャネル型ＭＯＳトランジ
スタと、を備えて構成される。
は、ソースが高電位側の電源に接続され、ゲートが論理
信号の入力端子に接続されて、ドレインを前記入力端子
の論理信号入力に対応する出力点とする第１のＰチャネ
ル型ＭＯＳトランジスタと、ドレインが前記第１のＰチ
ャネル型ＭＯＳトランジスタのドレインに接続され、ゲ
ートが前記入力端子に接続されるとともに、ソースが低
電位側の電源に接続される第１のＮチャネル型ＭＯＳト
ランジスタと、ドレインおよびゲートが前記第１のＮチ
ャネル型ＭＯＳトランジスタのドレインに接続される第
２のＮチャネル型ＭＯＳトランジスタと、ドレインが前
記第２のＮチャネル型ＭＯＳトランジスタのソースに接
続され、ゲートが前記入力端子に接続されるとともに、
ソースが前記第１のＮチャネル型ＭＯＳトランジスタの
ソースに接続される第３のＮチャネル型ＭＯＳトランジ
スタと、を備えて構成される。
【０００６】また、第２の発明の論理回路は、ソースが
高電位側の電源に接続され、ゲートが論理信号の入力端
子に接続されて、ドレインを前記入力端子の論理信号入
力に対応する出力点とする第１のＰチャネル型ＭＯＳト
ランジスタと、ドレインが前記第１のＰチャネル型ＭＯ
Ｓトランジスタのドレインに接続され、ゲートが前記入
力端子に接続されるとともに、ソースが低電位側の電源
に接続される第１のＮチャネル型ＭＯＳトランジスタ
と、ソースが前記第１のＰチャネル型ＭＯＳトランジス
タのソースに接続され、ゲートが前記入力端子に接続さ
れる第２のＰチャネル型ＭＯＳトランジスタと、ソース
が前記第２のＰチャネル型ＭＯＳトランジスタのドレイ
ンに接続され、ゲートおよびドレインが前記第１のＰチ
ャネル型ＭＯＳトランジスタのドレインに接続される第
３のＰチャネル型ＭＯＳトランジスタと、を備えて構成
される。
高電位側の電源に接続され、ゲートが論理信号の入力端
子に接続されて、ドレインを前記入力端子の論理信号入
力に対応する出力点とする第１のＰチャネル型ＭＯＳト
ランジスタと、ドレインが前記第１のＰチャネル型ＭＯ
Ｓトランジスタのドレインに接続され、ゲートが前記入
力端子に接続されるとともに、ソースが低電位側の電源
に接続される第１のＮチャネル型ＭＯＳトランジスタ
と、ソースが前記第１のＰチャネル型ＭＯＳトランジス
タのソースに接続され、ゲートが前記入力端子に接続さ
れる第２のＰチャネル型ＭＯＳトランジスタと、ソース
が前記第２のＰチャネル型ＭＯＳトランジスタのドレイ
ンに接続され、ゲートおよびドレインが前記第１のＰチ
ャネル型ＭＯＳトランジスタのドレインに接続される第
３のＰチャネル型ＭＯＳトランジスタと、を備えて構成
される。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１は本発明の第１の実施例を示すブロッ
ク図である。図１に示されるように、本実施例は、入力
端子５１、出力端子５２および電源端子５３に対応し
て、Ｐチャネル型ＭＯＳトランジスタ１と、Ｎチャネル
型ＭＯＳトランジスタ２〜４と、インバータ５とを備え
て構成される。また、図２に示されるのは、本実施例に
おける各信号の動作波形図である。
ク図である。図１に示されるように、本実施例は、入力
端子５１、出力端子５２および電源端子５３に対応し
て、Ｐチャネル型ＭＯＳトランジスタ１と、Ｎチャネル
型ＭＯＳトランジスタ２〜４と、インバータ５とを備え
て構成される。また、図２に示されるのは、本実施例に
おける各信号の動作波形図である。
【０００９】図１および図２において、Ｐチャネル型Ｍ
ＯＳトランジスタ１のソースには、電源端子５３より所
定の電源電圧が供給されており、Ｐチャネル型ＭＯＳト
ランジスタ１のドレインは、Ｎチャネル型ＭＯＳトラン
ジスタ２のドレインに接続され、これらのＰチャネル型
ＭＯＳトランジスタ１およびＮチャネル型ＭＯＳトラン
ジスタ２のゲートは、共通接続されて入力端子５１に接
続されている。また、Ｎチャネル型ＭＯＳトランジスタ
２のソースは接地電位に接続されており、Ｐチャネル型
ＭＯＳトランジスタ１のドレインとＮチャネル型ＭＯＳ
トランジスタ２のドレインの接続点は、論理信号出力の
節点Ａとして出力バッファとして機能するインバータ５
に接続されている。
ＯＳトランジスタ１のソースには、電源端子５３より所
定の電源電圧が供給されており、Ｐチャネル型ＭＯＳト
ランジスタ１のドレインは、Ｎチャネル型ＭＯＳトラン
ジスタ２のドレインに接続され、これらのＰチャネル型
ＭＯＳトランジスタ１およびＮチャネル型ＭＯＳトラン
ジスタ２のゲートは、共通接続されて入力端子５１に接
続されている。また、Ｎチャネル型ＭＯＳトランジスタ
２のソースは接地電位に接続されており、Ｐチャネル型
ＭＯＳトランジスタ１のドレインとＮチャネル型ＭＯＳ
トランジスタ２のドレインの接続点は、論理信号出力の
節点Ａとして出力バッファとして機能するインバータ５
に接続されている。
【００１０】また、Ｎチャネル型ＭＯＳトランジスタ２
には、対応するソースとドレインとが共通接続されると
ともに、ドレインおよびゲートがＮチャネル型ＭＯＳト
ランジスタ２のドレインに接続されるＮチャネル型ＭＯ
Ｓトランジスタ３と、ソースがＮチャネル型ＭＯＳトラ
ンジスタ２のドレインに接続され、ゲートが入力端子５
１に接続されるＮチャネル型ＭＯＳトランジスタ４と、
を含むＮチャネル型ＭＯＳトランジスタのペアが並列に
接続されている。
には、対応するソースとドレインとが共通接続されると
ともに、ドレインおよびゲートがＮチャネル型ＭＯＳト
ランジスタ２のドレインに接続されるＮチャネル型ＭＯ
Ｓトランジスタ３と、ソースがＮチャネル型ＭＯＳトラ
ンジスタ２のドレインに接続され、ゲートが入力端子５
１に接続されるＮチャネル型ＭＯＳトランジスタ４と、
を含むＮチャネル型ＭＯＳトランジスタのペアが並列に
接続されている。
【００１１】入力信号Ｖi として、入力端子５１におけ
る論理回路の論理しきい値電圧ＶTHよりも高いレベル
（“Ｈ”レベル）の信号が入力される場合には、Ｎチャ
ネル型ＭＯＳトランジスタ２が導通状態となり、節点Ａ
における出力信号ＶA は“Ｌ”レベルとなる。この時
に、図２に示されるように、時刻ｔ1 において低電位側
の電源電圧ＶGND が上昇すると、それに比例して論理回
路の論理しきい値電圧ＶTHも上昇し、入力信号Ｖi の電
圧レベルを上回る状態になると、節点Ａにおける出力信
号ＶA の電圧レベルは“Ｌ”レベルから“Ｈ”レベルに
転移する。
る論理回路の論理しきい値電圧ＶTHよりも高いレベル
（“Ｈ”レベル）の信号が入力される場合には、Ｎチャ
ネル型ＭＯＳトランジスタ２が導通状態となり、節点Ａ
における出力信号ＶA は“Ｌ”レベルとなる。この時
に、図２に示されるように、時刻ｔ1 において低電位側
の電源電圧ＶGND が上昇すると、それに比例して論理回
路の論理しきい値電圧ＶTHも上昇し、入力信号Ｖi の電
圧レベルを上回る状態になると、節点Ａにおける出力信
号ＶA の電圧レベルは“Ｌ”レベルから“Ｈ”レベルに
転移する。
【００１２】次いで、時刻ｔ2 において、節点Ａにおけ
る出力信号ＶA の電圧レベルが電源電圧ＶGND より電位
差ΔＶだけ高くなると、Ｎチャネル型ＭＯＳトランジス
タ３および４が導通状態となり、並列接続されているＮ
チャネル型ＭＯＳトランジスタ２の出力インピーダンス
が下って、論理回路のしきい値電圧ＶTHも低下し、当該
しきい値電圧ＶTHが入力信号Ｖi の電圧レベレを下回る
ようになると、節点Ａにおける出力信号ＶA の電圧レベ
ルは“Ｈ”レベルから“Ｌ”レベルに転移し、これによ
り、出力信号ＶA は、電源電圧ＶGND よりも電位差ΔＶ
だけ高い電圧レベルにて安定した論理信号として出力さ
れて、インバータ５に対しては、“Ｌ”レベルの論理信
号として入力される。従って、出力端子５２からは
“Ｈ”レベルの安定した論理信号Ｖo が出力される。
る出力信号ＶA の電圧レベルが電源電圧ＶGND より電位
差ΔＶだけ高くなると、Ｎチャネル型ＭＯＳトランジス
タ３および４が導通状態となり、並列接続されているＮ
チャネル型ＭＯＳトランジスタ２の出力インピーダンス
が下って、論理回路のしきい値電圧ＶTHも低下し、当該
しきい値電圧ＶTHが入力信号Ｖi の電圧レベレを下回る
ようになると、節点Ａにおける出力信号ＶA の電圧レベ
ルは“Ｈ”レベルから“Ｌ”レベルに転移し、これによ
り、出力信号ＶA は、電源電圧ＶGND よりも電位差ΔＶ
だけ高い電圧レベルにて安定した論理信号として出力さ
れて、インバータ５に対しては、“Ｌ”レベルの論理信
号として入力される。従って、出力端子５２からは
“Ｈ”レベルの安定した論理信号Ｖo が出力される。
【００１３】上述のように、入力信号Ｖi として、論理
回路のしきい値電圧ＶTHよりも高レベルの信号が入力さ
れた状態において、低電位側の電源電圧ＶGND が上昇し
た場合には、節点Ａにおける出力信号ＶA の電圧レベル
が電源電圧ＶGND に対して電位差ΔＶだけ高くなると、
電源電圧ＶGND に比例して上昇する論理回路のしきい値
電圧ＶTHの上昇が抑制されるために、入力信号Ｖi に対
する誤動作が防止される。
回路のしきい値電圧ＶTHよりも高レベルの信号が入力さ
れた状態において、低電位側の電源電圧ＶGND が上昇し
た場合には、節点Ａにおける出力信号ＶA の電圧レベル
が電源電圧ＶGND に対して電位差ΔＶだけ高くなると、
電源電圧ＶGND に比例して上昇する論理回路のしきい値
電圧ＶTHの上昇が抑制されるために、入力信号Ｖi に対
する誤動作が防止される。
【００１４】図３は本発明の第２の実施例を示すブロッ
ク図である。図３に示されるように、本実施例は、入力
端子５４、出力端子５５および電源端子５６に対応し
て、Ｐチャネル型ＭＯＳトランジスタ６、８および９
と、Ｎチャネル型ＭＯＳトランジスタ７と、インバータ
１０とを備えて構成される。
ク図である。図３に示されるように、本実施例は、入力
端子５４、出力端子５５および電源端子５６に対応し
て、Ｐチャネル型ＭＯＳトランジスタ６、８および９
と、Ｎチャネル型ＭＯＳトランジスタ７と、インバータ
１０とを備えて構成される。
【００１５】図３において、Ｐチャネル型ＭＯＳトラン
ジスタ６のソースには、電源端子５６より所定の電源電
圧が供給されており、Ｐチャネル型ＭＯＳトランジスタ
６のドレインは、Ｎチャネル型ＭＯＳトランジスタ７の
ドレインに接続され、これらのＰチャネル型ＭＯＳトラ
ンジスタ６およびＮチャネル型ＭＯＳトランジスタ７の
ゲートは、共通接続されて入力端子５４に接続されてい
る。また、Ｎチャネル型ＭＯＳトランジスタ７のソース
は接地電位に接続されており、Ｐチャネル型ＭＯＳトラ
ンジスタ６のドレインとＮチャネル型ＭＯＳトランジス
タ７のドレインの接続点は、論理信号出力の節点Ａとし
て、出力バッファとして機能するインバータ１０に接続
されている。
ジスタ６のソースには、電源端子５６より所定の電源電
圧が供給されており、Ｐチャネル型ＭＯＳトランジスタ
６のドレインは、Ｎチャネル型ＭＯＳトランジスタ７の
ドレインに接続され、これらのＰチャネル型ＭＯＳトラ
ンジスタ６およびＮチャネル型ＭＯＳトランジスタ７の
ゲートは、共通接続されて入力端子５４に接続されてい
る。また、Ｎチャネル型ＭＯＳトランジスタ７のソース
は接地電位に接続されており、Ｐチャネル型ＭＯＳトラ
ンジスタ６のドレインとＮチャネル型ＭＯＳトランジス
タ７のドレインの接続点は、論理信号出力の節点Ａとし
て、出力バッファとして機能するインバータ１０に接続
されている。
【００１６】また、Ｐチャネル型ＭＯＳトランジスタ６
には、対応するドレインとソースとが共通接続されると
ともに、ソースがＰチャネル型ＭＯＳトランジスタ６の
ソースに接続され、ゲートが入力端子５４に接続される
Ｐチャネル型ＭＯＳトランジスタ８と、ソースがＰチャ
ネル型ＭＯＳトランジスタ８のドレインに接続され、ゲ
ートおよびドレインが共通接続されて、Ｐチャネル型Ｍ
ＯＳトランジスタ６のドレインに接続されるＰチャネル
型ＭＯＳトランジスタ９と、を含むＮチャネル型ＭＯＳ
トランジスタのペアが並列に接続されている。
には、対応するドレインとソースとが共通接続されると
ともに、ソースがＰチャネル型ＭＯＳトランジスタ６の
ソースに接続され、ゲートが入力端子５４に接続される
Ｐチャネル型ＭＯＳトランジスタ８と、ソースがＰチャ
ネル型ＭＯＳトランジスタ８のドレインに接続され、ゲ
ートおよびドレインが共通接続されて、Ｐチャネル型Ｍ
ＯＳトランジスタ６のドレインに接続されるＰチャネル
型ＭＯＳトランジスタ９と、を含むＮチャネル型ＭＯＳ
トランジスタのペアが並列に接続されている。
【００１７】この第２の実施例は、入力信号Ｖi とし
て、入力端子５４における論理回路の論理しきい値電圧
ＶTHよりも低いレベル（“Ｌ”レベル）の信号が入力さ
れる場合において、電源端子５６より供給される高電位
側の電源電圧Ｖccの低下に伴ない、これに比例して論理
回路の論理しきい値電圧ＶTHが低下することに起因する
誤動作を防止するための回路であり、高電位側の電源電
圧の変動による誤動作に対して、第１の実施例同様の防
止効果が得られる。
て、入力端子５４における論理回路の論理しきい値電圧
ＶTHよりも低いレベル（“Ｌ”レベル）の信号が入力さ
れる場合において、電源端子５６より供給される高電位
側の電源電圧Ｖccの低下に伴ない、これに比例して論理
回路の論理しきい値電圧ＶTHが低下することに起因する
誤動作を防止するための回路であり、高電位側の電源電
圧の変動による誤動作に対して、第１の実施例同様の防
止効果が得られる。
【００１８】
【発明の効果】以上説明したように、本発明は、当該論
理回路のしきい値電圧より高いレベルの論理信号入力に
対応して、低電位側の電源電圧の上昇に伴ない上昇する
しきい値電圧の上昇を抑制し、また、当該論理回路のし
きい値電圧より低いレベルの論理信号入力に対応して、
高電位側の電源電圧の低下に伴ない低下するしきい値電
圧の低下を抑制することにより、入力論理信号に対応す
る誤動作を防止することができるという効果がある。
理回路のしきい値電圧より高いレベルの論理信号入力に
対応して、低電位側の電源電圧の上昇に伴ない上昇する
しきい値電圧の上昇を抑制し、また、当該論理回路のし
きい値電圧より低いレベルの論理信号入力に対応して、
高電位側の電源電圧の低下に伴ない低下するしきい値電
圧の低下を抑制することにより、入力論理信号に対応す
る誤動作を防止することができるという効果がある。
【図１】本発明の第１の実施例を示す回路図である。
【図２】第１の実施例における動作例を示す信号波形図
である。
である。
【図３】本発明の第２の実施例を示す回路図である。
【図４】従来例を示す回路図である。
１、６、８、９、１１ Ｐチャネル型ＭＯＳトランジ
スタ ２〜４、７、１２ Ｎチャネル型ＭＯＳトランジスタ ５、１０、１３ インバータ
スタ ２〜４、７、１２ Ｎチャネル型ＭＯＳトランジスタ ５、１０、１３ インバータ
Claims (2)
- 【請求項１】 ソースが高電位側の電源に接続され、ゲ
ートが論理信号の入力端子に接続されて、ドレインを前
記入力端子の論理信号入力に対応する出力点とする第１
のＰチャネル型ＭＯＳトランジスタと、 ドレインが前記第１のＰチャネル型ＭＯＳトランジスタ
のドレインに接続され、ゲートが前記入力端子に接続さ
れるとともに、ソースが低電位側の電源に接続される第
１のＮチャネル型ＭＯＳトランジスタと、 ドレインおよびゲートが前記第１のＮチャネル型ＭＯＳ
トランジスタのドレインに接続される第２のＮチャネル
型ＭＯＳトランジスタと、 ドレインが前記第２のＮチャネル型ＭＯＳトランジスタ
のソースに接続され、ゲートが前記入力端子に接続され
るとともに、ソースが前記第１のＮチャネル型ＭＯＳト
ランジスタのソースに接続される第３のＮチャネル型Ｍ
ＯＳトランジスタと、 を備えることを特徴とする論理回路。 - 【請求項２】 ソースが高電位側の電源に接続され、ゲ
ートが論理信号の入力端子に接続されて、ドレインを前
記入力端子の論理信号入力に対応する出力点とする第１
のＰチャネル型ＭＯＳトランジスタと、 ドレインが前記第１のＰチャネル型ＭＯＳトランジスタ
のドレインに接続され、ゲートが前記入力端子に接続さ
れるとともに、ソースが低電位側の電源に接続される第
１のＮチャネル型ＭＯＳトランジスタと、 ソースが前記第１のＰチャネル型ＭＯＳトランジスタの
ソースに接続され、ゲートが前記入力端子に接続される
第２のＰチャネル型ＭＯＳトランジスタと、 ソースが前記第２のＰチャネル型ＭＯＳトランジスタの
ドレインに接続され、ゲートおよびドレインが前記第１
のＰチャネル型ＭＯＳトランジスタのドレインに接続さ
れる第３のＰチャネル型ＭＯＳトランジスタと、 を備えることを特徴とする論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3153641A JP2758735B2 (ja) | 1991-06-26 | 1991-06-26 | 論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3153641A JP2758735B2 (ja) | 1991-06-26 | 1991-06-26 | 論理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0529910A JPH0529910A (ja) | 1993-02-05 |
| JP2758735B2 true JP2758735B2 (ja) | 1998-05-28 |
Family
ID=15566965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3153641A Expired - Lifetime JP2758735B2 (ja) | 1991-06-26 | 1991-06-26 | 論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2758735B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5532617A (en) * | 1994-03-25 | 1996-07-02 | Philips Electronics North America Corporation | CMOS input with temperature and VCC compensated threshold |
| WO1995026590A1 (en) * | 1994-03-25 | 1995-10-05 | Philips Electronics N.V. | Cmos input with vcc compensated dynamic threshold |
| US5589783A (en) * | 1994-07-29 | 1996-12-31 | Sgs-Thomson Microelectronics, Inc. | Variable input threshold adjustment |
-
1991
- 1991-06-26 JP JP3153641A patent/JP2758735B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0529910A (ja) | 1993-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4877978A (en) | Output buffer tri-state noise reduction circuit | |
| KR960011964B1 (ko) | 출력버퍼장치 | |
| JPH0529995B2 (ja) | ||
| JPH0555837A (ja) | スルーイング速度向上回路 | |
| US5239211A (en) | Output buffer circuit | |
| JP2758735B2 (ja) | 論理回路 | |
| EP0619652A2 (en) | Data output circuit | |
| US5604448A (en) | Output buffer circuit having low noise characteristics | |
| JPH10163852A (ja) | 半導体装置の入出力回路 | |
| JPH0685497B2 (ja) | 半導体集積回路 | |
| JP2957181B2 (ja) | 半導体集積回路 | |
| JP2531834B2 (ja) | 低インピ―ダンス出力回路 | |
| JPH0563540A (ja) | 入力回路 | |
| JPH04237214A (ja) | クロックドインバータ | |
| JPH0555905A (ja) | Ｃｍｏｓ論理ゲート | |
| JPH03179814A (ja) | レベルシフト回路 | |
| JP3133175B2 (ja) | 半導体集積回路 | |
| JPH0344692B2 (ja) | ||
| JP3457392B2 (ja) | 半導体集積回路 | |
| JP2697024B2 (ja) | 出力回路 | |
| JP2586196B2 (ja) | 出力回路 | |
| JP3057739B2 (ja) | 半導体集積回路 | |
| JPH04242319A (ja) | Ｃｍｏｓ集積回路 | |
| JPH0666656B2 (ja) | シユミツトトリガ回路 | |
| JPH0347012B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980210 |