JPS63278266A - 半導体装置の基板電圧発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置の基板電圧発生回路に関する。

（従来の技術） 第６図に半導体装置の基板電圧発生回路の基本回路構成
を示す。第６図において、符号ａはインバータを縦続接
続してリング状に構成されたリングオシレータ（発振回
路）であり、ｂはリングオシレータａの出力に応答して
次段のチャージポンプ回路を駆動する駆動回路である。

Ｃはコンデンサであり、ｄは２個のＮチャンネルＭＯＳ
トランジスタＱａおよびＱｂで構成されたチャージポン
プ回路である。チャージポンプ回路ｄを構成する前記両
トランジスタの内の一方のトランジスタＱａは、そのゲ
ートとドレインとを共通に接続されるとともに、そのゲ
ートとドレインとの共通接続部を基板電圧発生回路の出
力端子ｖｂｂに接続されている。他方のトランジスタＱ
ｂはそのゲートとドレインを共通に接続されるとともに
、そのソースを接地端子に接続されている。

そして、両トランジスタＱａおよびＱｂはそれらのゲー
トとドレインとの共通接続部どうしを互いに接続されて
ノードｎとされている。

次に第６図に示された、半導体装置の基板電圧発生回路
の動作を第７図を参照して説明する。第７図において、
Φ１はリングオシレータａにより発振周期を制御され、
かっ、駆動回路すから出力されてチャージポンプ回路ｄ
を駆動する電圧（駆動電圧）であり、Ｎはノードｎに現
れる電圧（ノード電圧）であり、ＶＢＢは出力端子ｖｂ
ｂに現れる電圧（基板電圧）である。駆動回路すの出力
部に現れる駆動電圧Φｌの電圧が第７図に示されるよう
な波形変化でもって０（ゼロ）からＶｐ　（後述のしき
い値電圧ｖｔ　ｈ　ｂよりも絶対値が大の、正の成る電
圧）に立ち上がると、駆動回路すの出力部とノードｎと
がコンデンサＣを介在して容量結合されているために、
ノード電圧Ｎも０からＶｐに上昇する。

ノード電圧ＮがＶｐになると、トランジスタＱｂがオン
状態になり、このため、トランジスタＱａのしきい値電
圧をＶｔ　ｈ　ａに、またトランジスタＱｂのしきい値
電圧をｖｔｈｂにそれぞれ定めた場合に、ノード電圧Ｎ
はｖ’ｔｈｂに下がる。その後、駆動電圧φ１がＶｐか
ら０に下がると、コンデンサＣの容量結合のためにノー
ド電圧ＮはＶｔｈｂからＶｐ分を引いた電圧にまで低下
する。

この時、トランジスタＱｂはオフ状態であるが、トラン
ジスタＱａがオン状態になるため、基板電圧ＶＢＢは下
がる。以上のような動作を繰り返し、基板電圧ＶＢＢは
最終的にはＶｔ　ｈ　ａ　＋Ｖｔ　ｈ　ｂ　−ｖｐとな
って安定する。

（発明が解決しようとする問題点） ところで、このような構成を有する従来例の基板電圧発
生回路においては、基板電圧は半導体チップ上に構成さ
れている様々な回路の動作の影響を受けて変動する。そ
して、その基板電圧は、電源−３＝ 電圧が高くなってＭＯＳトランジスタを形成する部分で
のインパクトイオン化現象によって浅くなることが知ら
れている。

基板電圧が浅くなるという傾向性は電源電圧が高くなる
程、また、半導体基板上に構成された回路の動作サイク
ルを短くする程顕著に現れてくる。

そして、勿論、良く知られているように基板電圧が浅く
なることは、トランジスタのソース・ドレイン間にパン
チスルーを生じ易くさせるものであり、過剰電流が流れ
半導体デバイスを破壊してしまうとともに、特に、０Ｍ
０８回路においてはラッチアップ現象の誘因ともなるも
のであった。

本発明は、上記のような問題点を解消するためになされ
たものであり、通常使用よりも高い外部電源電圧が印加
されたときに、基板電圧発生回路の能力を大幅に向」ニ
させ、基板電圧が浅くなるのを防止できるようにするこ
とを目的としている。

（問題点を解決するための手段） 前記目的を達成するための本発明に係る基板電圧発生回
路は、発振回路と、前記発振回路出力によって駆動され
る複数のチャージポンプ回路と、電源電圧の大きさを検
出するとともに、その大きさに対応した検出信号を出力
する電源電圧検出回路と、前記電源電圧検出回路の検出
信号出力に応答して前記発振回路出力の前記チャージポ
ンプ回路への伝達を切り替えるスイッチング回路とで構
成され、 通常の大きさの外部電源電圧（第１の外部電源電圧）の
印加時には、前記複数のチャージポンプ回路の内の１個
または複数個を動作状態にし、前記第１の外部電源電圧
よりも大きな外部電源電圧（第２の外部電源電圧）の印
加時には、前記電源電圧検出回路と前記スイッチング回
路とによって前記複数のチャージポンプ回路の内、休止
状態にあったチャージポンプ回路の動作を開始させるこ
とを特徴としている。

（作用） 前記構成を有する本発明の基板電圧発生回路は、通常使
用の外部電源電圧印加時には、チャージポンプ回路のい
くつかが休止状態にあり、そして前記通常使用の外部電
源電圧（第１の外部電源電圧）よりも高い外部電源電圧
（第２の外部電源電圧）が印加された時には電源電圧検
出回路に上ってスイッチング回路がオン状態となり、そ
れまで休止状態にあったチャージポンプ回路が動作し、
浅くなりかけていた基板電圧を深くする方向に働き、基
板電圧の浮き上がりを防ぐ。

（実施例） 以下、本発明を図面に示す実施例に基づいて詳細に説明
する。第１図は、本発明の一実施例に係る半導体装置の
基板電圧発生回路の回路図である。

本実施例ではＮヂャンネルＭＯ８）ランジスタとＰチャ
ンネルＭＯＳトランジスタとを用いて構成される０Ｍ０
８回路について説明する。第１図において、符号１は発
振回路として複数のインバータＩａ、Ｉｂ、・・・、Ｉ
ｃを縦続接続して構成されているリングオンレータであ
る。

２は、外部電源電圧の大きさを検出するとともに、その
検出に対応した検出信号を出力する電源電圧検出回路で
ある。電源電圧検出回路２は、４個のＮヂャンネルＭＯ
９Ｉ−ランジスタＱ２ａ、Ｑ２ｂ、Ｑ２ｃ、Ｑ２ｄおよ
び抵抗値ｒｌを有する抵抗Ｒ１からなる基準電圧発生段
２ａと、その出力を受けるＰヂャンネルＭＯ８）ランジ
スタＱ２ｅおよびＮヂャンネルＭＯ８Ｉ−ランジスタＱ
２ｆからなる第１のインバータ２ｂと、ＰチャンネルＭ
ＯＳトランジスタＱ２ｇおよびＮヂャンネルＭＯ８）ラ
ンジスタＱ２ｈからなる第２のインバータ２ｃとによっ
て構成されている。

３ａはＰチャンネルＭＯ３）ランジスタＱ３ａ。

Ｑ３ｂとＮチャンネルＭＯ３）ランジスタＱ　３　ｃ。

Ｑ３ｄからなるスイッチング回路である。４ａはＰヂャ
ンネルＭＯ９）ランジスタＱ４ａとＮチャンネルＭＯＳ
トランジスタＱ４ｂとからなる第１の駆動回路であり、
４ｂはＰチャンネルＭＯＳトランジスタＱ４ｃとＮチャ
ンネルＭＯＳトランジスタＱ４ｄとからなる第２の駆動
回路であり、ＣＯａおよびＣＯｂはそれぞれキャパシタ
である。

５ａはＮチャンネルＭＯＳトランジスタＱ５ａ。

Ｑ５ｂからなる第１のチャージポンプ回路であり、−７
−， ５ｂはＮチャンネルＭＯＳトランジスタＱ５ｃ、Ｑ５ｄ
からなる第２のチャージポンプ回路である。

電源電圧検出回路２の基準電圧発生段２ａにおいて、ト
ランジスタＱ２ａはそのドレインとゲートを電源電圧（
Ｖ　ｃｃ）端子に共通に接続されており、そのソースを
ノードＮｌに接続されている。トランジスタＱ２ｂはそ
のドレインとゲートをノードＮｌに接続されており、そ
のソースをノードＮ２に接続されている。トランジスタ
Ｑ２ｃはそのドレインとゲートとをノードＮ２に接続さ
れており、そのソースをノードＮ３に接続されている。

トランジスタＱ２ｄはそのドレインとゲートとをノード
Ｎ３に接続されており、そのソースをノードＮ４に接続
されている。Ｒ１は抵抗値ｒ１を有する抵抗で、一端は
ノードＮ４に接続されており、他端はグランド（接地）
端子に接続されている。

電源電圧検出回路２の第１のインバータ２ｂにおいて、
トランジスタＱ２ｅはそのソースを電源電圧端子に接続
されており、そのゲートをノードＮ４に接続され、その
ドレインをノードＮ５に接続れている。トランジスタＱ
２ｆはそのソースをグランド端子に接続されており、そ
のゲートをノードＮ４に接続され、そのドレインをノー
ドＮ５に接続されている。

また、第２のインバータ回路２ｃにおいて、トランジス
タＱ２ｇはそのソースを電源電圧端子に接続されており
、そのゲートをノードＮ５に接続され、そのドレインを
ノードＮ６に接続されている。トランジスタＱ２ｈはそ
のソースをグランド端子に接続されており、そのゲート
をノードＮ５に接続され、そのドレインをノードＮ６に
接続されている。

スイッチング回路３ａにおいて、トランジスタＱ３ａは
そのソースを電源電圧端子に接続されており、そのゲー
トをノードＮ６に接続され、そのドレインをノードＮ７
に接続されている。トランジスタＱ３ｂはそのソースを
電源電圧端子に接続されており、そのゲートをノードＮ
ｉｌに接続され、ドレインをノードＮ７に接続されてい
る。トランジスタＱ３ｃはそのソースをノードＮ８に接
続されており、そのゲートをノードＮｉｌに接続されて
おり、そのドレインをノードＮ７に接続されている。ト
ランジスタＱ３ｄはそのソースをグランド端子に接続さ
れており、そのゲートをノードＮ６に接続されており、
そのドレインをノードＮ８に接続されている。

第１の駆動回路４ａにおいて、トランジスタＱ４ａはそ
のソースを電源電圧端子に接続されており、そのゲート
をノードＮｉｌに接続されており、そのドレインをノー
ドＮ１２に接続されている。

トランジスタＱ４ｂはそのソースをグランド端子に接続
されており、そのゲートをノードＮｉｌに接続されてお
り、そのドレインをノードＮ１２に接続されている。

第２の駆動回路４ｂにおいて、トランジスタＱ４ｃはそ
のソースを電源電圧端子に接続されており、そのゲート
をノードＮ７に接続されており、そのドレインをノード
Ｎ９に接続されている。トランジスタＱ４ｄはそのソー
スをグランド端子に接続されており、そのゲートをノー
ドＮ７に接続されており、そのドレインをノードＮ９に
接続されている。キャパシタＣＯａの一端はノードＮ１
２に接続されており、他端はノードＮ１３に接続されて
いる。キャパシタＣＯｂの一端はノードＮ９に接続され
ており、他端はノードＮＩＯに接続されている。

第１のチャージポンプ回路５ａにおいて、トランジスタ
Ｑ５ａはそのドレインとゲートとを基板電圧発生回路の
出力端子ＶＢＢに接続されており、そのソースをノード
Ｎ１３に接続されている。トランジスタＱ５ｂはそのド
レインとゲートとをノードＮ１３に接続されており、そ
のソースをグランド端子に接続されている。

第２のチャージポンプ回路５ｂにおいて、トランジスタ
Ｑ５ｃはそのドレインとゲートとを基板電圧発生回路の
出力端子ＶＢＢに接続されており、そのソースをノード
ＮＩＯに接続されている。トランジスタＱ５ｄはそのド
レインとゲートとをノードＮＩＯに接続されており、そ
のソースをグランド端子に接続されている。

動作について説明する。

電源電圧検出回路２において、その基準電圧発生段２ａ
を構成している４個のトランジスタＱ２ａ、Ｑ　２　ｂ
、Ｑ　２　ｃ、Ｑ　２　ｄそれぞれのトランジスタサイ
ズを等しく構成することで、それぞれのしきい値電圧を
ほぼ等しくすることができる。ここでは、そのしきい値
電圧Ｖｔｈ３の値をＩＶ、抵抗値ｒｌの値を非常に大き
くした場合について考える。第２図に動作波形を示す。

第２図（ａ）ないしくｇ）において、Ｖｃｃは電源電圧
の波形であり、Ｎ４〜Ｎ６およびＮｉｌはそれぞれノー
ドＮ４〜Ｎ６およびノードＮｉｌでの電圧波形であり、
Φｌは第１の駆動回路４ａの駆動電圧波形であり、Φ２
は第２の駆動回路４ｂの駆動電圧波形である。

（Ａ）まず、通常使用の電源電圧（第１の外部電源電圧
）である５ｖがＶｃｃ端子に印加されている場合を考え
ると、ノードＮ４には４個のトランジスタのしきい値電
圧分だけの電圧降下が生じ、約ＩＶの電圧を発生するこ
とになる。トランジスタＱ２ｅおよびＱ２ｆからなる第
１のインバータ２りでは、そのしきい値電圧を電源電圧
の１／２より少し低めに設定しておく。

ノードＮ４の電圧はＩＶであるので、第１のインバータ
２ｂではこれを“Ｌ”電圧（ローレベル電圧）と判定し
てノードＮ５に“Ｈ”電圧（ハイレベル電圧）データを
出力する。この“Ｈ“データは第２のインバータ２Ｃで
反転されるから、ノードＮ６には結局、“Ｌ”の電圧が
発生し、トランジスタＱ３ａはオン状態、トランジスタ
Ｑ３ｄはオフ状態となる。これによって、ノードＮｉｌ
にどのような波形が発生していてもノードＮ７には常に
“Ｈ”データが表われる。すなわち、第２のチャージポ
ンプ回路５ｂには駆動信号が伝達されずこのチャージポ
ンプ回路５ｂは休止状態となる。

一方、ノードＮｉｌにはリングオシレータ１により発振
パルスが発生しており、この発振パルスに応答動作する
第１の駆動回路４ａからの駆動信号がキャパシタＣＯａ
を介して与えられることにより第１のチャージポンプ回
路５ａは動作状態にある。

この状態では、第６図および第７図を用いて説明した従
来例と同様にして基板電圧ＶＢＢは一定値に安定化して
くる。

（Ｂ）次に、通常使用電圧より高い８Ｖの外部電源電圧
がＶｃｃ端子に印加された場合を考える。

従来例では外部電源電圧が高くなると基板電圧が浅くな
るという問題があったが、本発明では次のようにして基
板電圧ＶＢＢが浅くなることを防止している。

まず、５■の場合と同様にノードＮ４には約４Ｖの電圧
降下によって、約４■の電圧が発生する。

トランジスタＱ２ｅおよびＱ２ｆからなる第１のインバ
ータ２ｂでは、インバータのしきい値電圧が電源電圧Ｖ
ｃｃの１／２より少し低めに設定しであるので、ノード
Ｎ４に発生した４Ｖの電圧を“Ｈ″データ判定して、ノ
ードＮ５に“Ｌ”データを出力する。これによって、ノ
ードＮ６には“Ｈ”の電圧が発生し、トランジスタＱ３
ａはオフ状態、トランジスタＱ３ｄはオン状態となる。

これによって、ノードＮ７にはノードＮｉｌの波形の反
転波形データΦ２が発生し、第２のチャージポンプ回路
５ｂの駆動回路４ｂにリングオシレータｌで発生した駆
動電圧が伝わることになる。これによって結局、第１の
チャージポンプ回路５ａの出力に第２のチャージポンプ
回路５ｂの出力が加わることにより基板電圧ＶＢＢが浅
くなることが防止されて基板電圧発生回路の能力が大き
く向上する。

以上のように、第１のチャージポンプ回路５ａおよび第
１の駆動回路４ａは、外部電源電圧の大きさに関係なく
常に動作状態にあり、第２のチャージポンプ回路５ｂお
よび第２の駆動回路４ｂにおいては、電源電圧が５ｖの
時には休止状態にあり、電源電圧が高くなって８Ｖ付近
になると、ノードＮ４の電圧が第１のインバータ２ａ２
のしきい値を越える事によって駆動パルスが伝達される
ようになり、動作状態となる。これによって、外部電源
電圧が高いとき、基板電圧発生回路の能力が大幅に強化
され、基板電圧の浮き上がりを防ぐ事ができる。

実際のデバイス、例えばダイナミックＲＡＭにおいては
、スペックで保障している電源電圧は、４．５Ｖ〜５．
５Ｖで、８■の電源電圧を印加することはないと考えら
れる。しかし、デバイスのマージンを評価するテストの
段階においては、当然高い電源電圧をかけてテストを行
なうし、また信頼性試験等においては、高い電源電圧を
高温状態で印加するエージングが行なわれる。このよう
なときに、従来の基板電圧発生回路においては基板電圧
が浅くなり、それによってパンチスルーやラッチアップ
現象が発生し、過剰電流によってデバイスが破壊される
という問題があったのであるが、本発明の基板電圧発生
回路においては、基板電圧発生回路が強化されることか
らそのような問題が発生するおそれがなくなり、デバイ
スの破壊は生じない。

また、本発明の基板電圧発生回路は、テスト時やエージ
ングの時に有効である。また、通常使用状態では、余分
な回路は非動作状態にあるので、電源電流等の増加はな
い。

なお、上記実施例では、電源電圧検出回路の基準電圧発
生段２ａにおいて、ＮチャンネルＭＯＳトランジスタを
４段直列接続し、トランジスタのしきい値電圧Ｖｔｈ３
をＩＶとし、トランジスタＱ２ｅとＱ２ｆよりなる第１
のインバータのしきい値電圧を電源電圧の半分より少し
低いとして考察したが、一般的に、基準電圧発生段のＮ
チャンネルＭＯ８）ランジスタの段数をＮ段とし、しき
い値電圧をＶｔｈ３とし、トランジスタＱ２ｅとＱ２ｆ
よりなる第１のインバータのしきい値電圧をＶｔｈ４と
すると、次の条件を満たすＶｃｃが印加されたとき休止
状態のチャージポンプ回路が動作状態に変わることにな
る。

Ｖｃｃ＞Ｎ　−Ｖｔ　ｈ　３　＋ｖｔ　ｈ　４　　　・
（１）実際のデバイスにおいて、基板電圧が浮き上がり
かけるときの電源電圧に合わせてノード電圧Ｎ。

しきい値電圧Ｖｔ　ｈ　３．Ｖｔ　ｈ　４を設定してや
れば、電源電圧が高くなっても基板電圧を深い所で安定
させることが可能である。

また、上記実施例では、電源電圧の変動により、動作状
態あるいは非動作状態となるヂャージポンプ回路が１つ
の場合について述べたが、その数を複数に増加するとさ
らに効果が上がる。

第３図は、本発明の他の実施例に係る基板電圧発生回路
の回路図であり、第４図は第２図に対応するその動作波
形図である。第３図の実施例においては、外部電源電圧
検出口路２を、第１図の実施例における基準電圧発生段
２ａ、第１のインバータ２ｂ、および第２のインバータ
２ｃに加えて、ノードＮ４とは別のノードであるノード
Ｎ３から基準電圧信号を受ける、トランジスタＱ２に、
Ｑ２夕よりなる第３のインバータ２ｄと、第３のインバ
ータ２ｄの後段の第４のインバータ２ｅとを設けて構成
し、そして更に第４のインバータ２ｅの後段に第２のス
イッチング回路３ｂを設けるとともに、それに対応して
第３の駆動回路４Ｃおよび第３のチャージポンプ回路５
ｃを設けて構成されている。

そして、この第４のインバータ２ｅの出力によって、第
３のチャージポンプ回路５Ｃおよび第３の駆動回路４Ｃ
を動作状態あるいは非動作状態にするようにしている。

第３図において、ノードＮ３の電圧はノードＮ４よりＶ
ｔｈ３はど電圧が高くなる。トランジスタＱ２におよび
Ｑ２０．よりなる第２のインバータのしきい値電圧をＶ
ｔｈ５とすると、 Ｖｃｃ＞３−Ｖｔ　ｈ　３＋ｖｔ　ｈ　５　−（２）の
条件を満たず外部電源電圧の時に、第３のチャージポン
プ回路５Ｃおよび第３の駆動回路４Ｃが動作状態となる
。Ｖｔｈ３の値をＩＶ、Ｖｔｈ５の値を電源電圧の半分
とすると、第４図に示されるように電源電圧が６■にな
った所で動作状態となる。さらに、電源電圧が８ｖにな
ると、第２のチャージポンプ回路５ｂおよび第２の駆動
回路４ｂも動作状態になり、３個のチャージポンプ回路
５ａ〜５ｃすべでが動作状態となる。また、しきい値電
圧Ｖｔｈ３およびＶｔｈ５の値を適当に決めることで、
第３のチャージポンプ回路５Ｃおよび第３の駆動回路４
Ｃが動作状態になる電源電圧の値を自由に決めることが
できる。

以上のように基準電圧発生段の基準電圧および一１９＝ それを受けるインパークのしきい値電圧によって自由に
動作、非動作の電源電圧値を変えられるとともに、複数
のチャージポンプ回路および駆動回路が、電源電圧の」
二昇に伴なって順番に、休止状態にあるチャージポンプ
回路および駆動回路が動作状態になるようにすることも
容易に可能である。

また、第５図は更に他の実施例の基板電圧発生回路の回
路図である。この実施例の回路の動作波形図は省略され
る。この実施例で特徴とするところは、前述の各実施例
の基板電圧発生回路における抵抗Ｒ１の構成部分を、ゲ
ートが電源電圧端子に接続されているＮチャンネルＭＯ
３）ランジスタて置き換えたことであり、このような構
成であっても、前述の各実施例と全く同様の回路動作を
する。

また、本発明の実施例においては、電源電圧検出回路２
ａおよび２ｂのインバータを２段にしてスイッチング回
路３ａおよび３ｂをＮＡＮＤ回路で構成した場合につい
て述べたか、電源電圧検出回路のインバータの段数を奇
数段にしてスイッチング＝２０− 回路３ａおよび３ｂをＮＯＲ回路で構成しても、前述の
各実施例と全く同様の作用効果を得ることができる。

また、駆動回路４ａ、４．ｂおよび４Ｃの部分において
、それぞれインバータ回路１段で構成しであるが、これ
は駆動回路の負荷容量との関係で何段に構成しても別に
問題はない。

（効果） 以上のように、本発明によれば、例えば電源電圧の大き
さがテスト時とかエージング時のように通常使用範囲よ
り大きくなるような場合には休止状態にあったチャージ
ポンプ回路および駆動回路が動作して、基板電圧発生回
路の能力を大幅に向上させることができることから、基
板電圧の浮き上がりを防止することができる。その結果
、基板電圧の浮き上がりによって生じるトランジスタの
パンデスルーやラッヂアップのような現象によるデバイ
スの破壊は効果的に防止されて、それの信頼性が向上し
、かつ、動作特性の安定したデバイスを得られるという
効果を奏する。

【図面の簡単な説明】

第１図ないし第５図は本発明の実施例に係り、第１図は
本発明の一実施例に係る基板電圧発生回路の回路図、第
２図はその動作波形図、第３図は本発明の他の実施例の
回路図、第４図はその動作波形す図、第５図は本発明の
他の実施例の回路図である。 第６図は従来の基板電圧発生回路の回路図、第７図はそ
の動作波形図である。 ｌ・・・リングオシレータ（発振回路）、２ａおよび２
ｂ・・電源電圧検出回路、３ａおよび３ｂ・・・スイッ
チング回路、４ａ、４ｂおよび４ｃ・・・駆動回路、５
ａ。 ５ｂおよび５ｃ・・チャージポンプ回路。 なお、図中符号は同一、または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）発振回路と、 前記発振回路出力によって駆動される複数のチャージポ
   ンプ回路と、 電源電圧の大きさを検出するとともに、その大きさに対
   応した検出信号を出力する電源電圧検出回路と、 前記電源電圧検出回路の検出信号出力に応答して前記発
   振回路出力の前記チャージポンプ回路への伝達を切り替
   えるスイッチング回路とを具備してなり、 通常の大きさの外部電源電圧（第１の外部電源電圧）の
   印加時には、前記複数のチャージポンプ回路の内の１個
   または複数個を動作状態にし、前記第１の外部電源電圧
   よりも大きな外部電源電圧（第２の外部電源電圧）の印
   加時には、前記電源電圧検出回路と前記スイッチング回
   路とによって前記複数のチャージポンプ回路の内、休止
   状態にあったチャージポンプ回路の動作を開始させるこ
   とを特徴とする半導体装置の基板電圧発生回路。