JPH04345061A

JPH04345061A - 基板電位発生回路

Info

Publication number: JPH04345061A
Application number: JP3118253A
Authority: JP
Inventors: Akinori Shibayama; 晃徳柴山
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1991-05-23
Filing date: 1991-05-23
Publication date: 1992-12-01
Anticipated expiration: 2013-12-24
Also published as: JP2841917B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体集積回路に用いる
基板電位発生回路に関し、特に基板電位供給器の動作を
制御する制御信号発生器に関するものである。

【０００２】

【従来の技術】従来、半導体基板上に形成された回路に
より、外部から供給される電源電圧と逆極性の設定電圧
を発生し、基板に供給するための電源として用いる基板
電位発生回路は、第１の電源電位と基板電位との入力よ
りなる基板電位検出器１０１と、その基板電位検出器１
０１の出力信号である基板電位検出信号により動作を制
御される形の、基板電位を供給する基板電位供給器１０
２とから成り、そのブロック図を図１０に示す。

【０００３】以上のように構成された従来の基板電位発
生回路の動作について説明する。先ず、基板電位検出器
の動作について説明する。図１１Ａは従来の基板電位検
出器の回路図であり、図１１Ｂは従来の基板電位検出器
の特性を表わしたグラフである。図１１において、基板
電位検出器１０１は、Ｐ形ＭＯＳトランジスタＱｐ８１
と、Ｎ形ＭＯＳトランジスタＱｎ８１と、ゲ−ト，ドレ
イン間を短絡したＮ形ＭＯＳトランジスタＱｎ８２を直
列に接続して成り、ＭＯＳトランジスタＱｐ８１，Ｑｎ
８１の両ゲートは接地電位ＶＳＳに接続されていると共
に、ＭＯＳトランジスタＱｐ８１のソ−ス電位は第１の
電源電位ＶＲＥＦとされ、トランジスタＱｎ８２のソ−
ス電位は基板電位ＶＢＢとされている。

【０００４】前記の基板電位検出器の動作について説明
する。まず、ＭＯＳトランジスタＱｐ８１は、前述のよ
うにゲート電位が接地電位ＶＳＳであり、ソ−ス電位が
第１の電源電位ＶＲＥＦであって、そのゲ−ト，ソ−ス
間電圧はＭＯＳトランジスタＱｐ８１のスレッシュホ−
ルド電圧より低い電位であるので、ドレイン電流Ｉｄｐ
８１が流れている。いま、基板電位ＶＢＢが接地電位Ｖ
ＳＳより低い、設定電位以下に引き下げられたとすると
、トランジスタＱｎ８２はｏｎ状態になると共に、この
ｏｎ状態により接点８６の電位（つまりＭＯＳトランジ
スタＱｎ８１のソ−ス電位）がこのＭＯＳトランジスタ
Ｑｎ８１のスレッシュホ−ルド電圧より引き下げられる
ので、このトランジスタＱｎ８１もｏｎ状態になる。そ
の結果、３個のトランジスタＱｐ８１，Ｑｎ８１，Ｑｎ
８２のｏｎ状態によりＭＯＳトランジスタＱｐ８１及び
Ｑｎ８１のドレイン電位、つまり基板電位検出信号８５
は基板電位供給器の動作を停止させるために十分に低い
電位となる。

【０００５】これに対し、基板電位ＶＢＢが上記の設定
電位より高い電圧に浮き上がったときには、ＭＯＳトラ
ンジスタＱｎ８２によってそのドレイン電位を引き下げ
る電位差が小さくなるために、ＭＯＳトランジスタＱｎ
８１のゲート，ソ−ス間電圧はそのスレッシュホ−ルド
電圧よりも低い電圧又は僅かに高い電圧に留まるので、
このＭＯＳトランジスタＱｎ８１はｏｆｆ状態又は微少
な電流しか流せない。このため０または微少な電流であ
る、ＭＯＳトランジスタＱｎ８１のドレイン電流Ｉｄｎ
８１と、ＭＯＳトランジスタＱｐ８１のドレイン電流Ｉ
ｄｐ８１とが等しくなるまで、両ＭＯＳトランジスタＱ
ｐ８１，Ｑｎ８１のドレイン電圧である基板電位検出信
号が高くなるため、この基板電位検出信号は第１の電源
電位ＶＲＥＦまたは第１の電源電位より僅かに低く、基
板電位供給器を動作させるために十分に高い電位となる
。

【０００６】以上の説明から、基板電位検出器１０１は
第１の電源電位ＶＲＥＦと基板電位供給器１０２により
発生された基板電位ＶＢＢに基づいて、実際の基板電位
ＶＢＢが設定電位以下のときには、基板電位供給器１０
２の動作を停止させるだけ低電位の基板電位検出信号を
出力し、実際の基板電位が設定電位以上のときには、基
板電位供給器１０２を動作させるだけ高電位の基板電位
検出信号を出力することにより、基板電位が設定電位に
達しているか否かを検出する。

【０００７】また、基板電位供給器１０２は動作を基板
電位検出信号によって制御されているが、基板電位検出
信号が高レベルの時には、基板電位が基板に電荷を供給
するトランジスタのスレッシュホールド電圧より電源電
圧だけ低い電圧になるまで、基板に対して負電荷を供給
し、基板電位検出信号が低レベルの時には、基板電位供
給器の動作を停止することによって、基板に対して負電
荷を供給するのを停止することにより、基板電位がより
低くなるのを防ぐ。

【０００８】以上の説明により、従来の基板電位発生回
路は、基板電位検出器において第１の電源電位と基板電
位ＶＢＢに基づいて、基板電位ＶＢＢが設定電位以上の
ときには、高電位の基板電位検出信号を出力することに
より、基板電位供給器を動作させ、高電位の基板電位検
出信号が出力されている間中、基板電位ＶＢＢを引き下
げていく。また、基板電位ＶＢＢが設定電位以下まで引
き下げられた後、低電位の基板電位検出信号を出力し、
基板電位供給器の動作を止めることにより、基板電位Ｖ
ＢＢを設定した電位にする事が出来る。再び基板電位Ｖ
ＢＢが設定電位以上まで高くなったときには、高電位の
基板電位検出信号を出力することにより、基板電位供給
器を動作させ、基板電位ＶＢＢを設定電位までまで引き
下げることを繰り返しことにより、基板電位ＶＢＢを設
定した電位する事が出来る。

【０００９】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、前記基板電位供給器の動作を制御してい
る前記基板電位検出信号を、基板電位ＶＢＢのある一点
の設定電位に基づいて決定していたために、基板電位Ｖ
ＢＢが設定電位付近では、基板電位ＶＢＢが設定電位よ
り低くなれば基板電位供給器の動作を止め、基板電位Ｖ
ＢＢが前記設定電位より高くなれば基板電位供給器の動
作を開始することになる。よって、基板電位ＶＢＢの一
点の設定電位の上下で、基板電位供給器を動作させたり
、停止させたりすることにより、この動作と停止の繰り
返し回数が多くなってしまうので、動作と停止の切り替
えに伴って、信号線及びトランジスタ等の容量の充放電
電流等などで、せっかく基板電位供給器の消費電流を削
減しても、消費電流が増大してしまうという問題点を有
していた。

【００１０】本発明は上記問題点に鑑み、基板電位供給
器の動作と停止を必要以上に繰り返すことなく、無駄な
消費電流の増大を防ぐことが可能な基板電位発生器を提
供することを目的とする。

【００１１】

【課題を解決するための手段】上記問題点を解決するた
めに本発明の基板電位発生回路は、第１の電源電位と基
板電位に基づいて基板電位検出信号を発生させる基板電
位検出器と、前記基板電位検出信号により動作を制御さ
れる形の基板電位供給器を備えた基板電位発生回路にお
いて、前記基板電位供給器が基板電位に負電荷を注入し
ている時の基板電位の設定電位より、基板電位供給器が
停止しているときの基板電位の設定電位を高くすること
によって、基板電位供給器が動作中は低い側の基板電位
の設定電位まで引き下げられてから、基板電位供給器の
動作が停止され、基板電位供給器が停止中は高い側の基
板電位の設定電位まで浮き上がってきたときに、基板電
位供給器の動作が開始されるという動作を行うという構
成を備えたものである。

【００１２】

【作用】本発明は上記した構成によって、基板電位検出
器は基板電位ＶＢＢの一点の設定電位により基板電位検
出信号を決定するのではなく、基板電位供給器が動作し
ているとき、つまり基板電位ＶＢＢに負電荷を注入して
いる時の基板電位ＶＢＢの設定電位より、基板電位供給
器が停止しているときの基板電位ＶＢＢの設定電位を高
くすることによって、基板電位供給器が動作中は低い側
の基板電位ＶＢＢの設定電位まで引き下げられてから、
基板電位供給器の動作が停止され、基板電位供給器が停
止中は高い側の基板電位ＶＢＢの設定電位まで浮き上が
ってきたときに、基板電位供給器の動作が開始されると
いう動作を行う。以上のように基板電位発生器が動作す
るため基板電位ＶＢＢはヒステリシス特性を示すことと
なる。これにより、頻繁に、動作と停止を繰り返すこと
なく、動作と停止の切り替えに伴って、信号線及びトラ
ンジスタ等の容量の充放電電流等などで、せっかく基板
電位供給器の消費電流を削減しても、無駄な消費電流が
増大してしまうということがなくなり、低消費電力化さ
れた基板電位発生器の回路構成を実現することとなる。

【００１３】

【実施例】以下本発明の一実施例の基板電位発生器につ
いて、図面を参照しながら説明する。図１は本発明の実
施例における基板電位発生回路のブロック図である。

【００１４】図１における基板電位発生器は、内部電圧
発生器１１と、電源投入後は常に動作している基板電位
検出器Ａ（１２）と、この基板電位検出器Ａ（１２）に
より動作を制御される基板電位供給器Ａ（１３）及び、
制御信号により動作を制御される基板電位検出器Ｂ（１
４）と、この基板電位検出器Ｂ（１４）により動作を制
御される基板電位供給器Ｂ（１５）と、この基板電位検
出器Ｂ（１４）の動作を制御する制御信号を発生する基
板電位検出器制御信号発生器（１６）により構成されて
いる。両基板電位検出器Ａ、Ｂ（１２，１４）は、内部
電圧発生器１１により発生される内部降圧電圧を第１の
電源電位とし、この第１の電源電位と基板電位ＶＢＢと
に基づいて基板電位を検出する。また、基板電位供給器
Ａ、Ｂ（１３，１５）はそれぞれ、両基板電位検出器Ａ
、Ｂ（１２，１４）のそれぞれの、出力信号である基板
電位検出信号Ａ、Ｂにより、動作を制御され、基板に負
電荷を供給したり、負電荷を供給を停止したりする。

【００１５】以後、このように構成された基板電位発生
器の動作について、各ブロックごとに動作を説明するこ
とにより、全体の動作について説明する。

【００１６】まず、内部電位発生器について説明すると
、図２は外部電源電圧ＶＣＣの依存性の少ない内部電圧
を発生させるための内部電圧発生器１１である。この内
部降圧器１１は、接地電位ＶＳＳより所定電位だけ高く
、外部電源電圧ＶＣＣに対して依存性の少ない一定の基
準電位を発生させる。また、その基準電位と比較して内
部降圧電位を発生させることにより、その内部降圧電位
も外部電源電圧ＶＣＣに対して依存性の少ない一定の電
位となる。この内部電圧発生器１１は基準電圧発生器２１と供給器
２２から構成されている。

【００１７】まず、基準電圧発生器２１の動作について
説明する。基準電圧発生器２１は、３個のトランジスタ
Ｑｐ２１とＱｐ２２とＱｎ２１及び３個のトランジスタ
Ｑｐ２３とＱｎ２２とＱｎ２３は各々この順に直列に接
続されており、外部電源電圧ＶＣＣに対し互いに並列の
関係を有している。更にトランジスタＱｐ２３のソース，ドレイン間にはゲ
ート，ドレイン間を短絡させたトランジスタＱｐ２４の
ダイオードとトランジスタＱｐ２５のダイオードの直列
体が接続された構成になっている。トランジスタＱｐ２
１〜Ｑｐ２５及びトランジスタＱｎ２１〜Ｑｎ２３は全
て飽和領域で動作させる。基準電圧発生器２１では、基
準電位の電位が外部電源電位ＶＣＣに対して依存性が小
さいように構成されている。

【００１８】以下、この構成を具体的に説明する。接点
２０１の電位をほぼ一定とすると、トランジスタＱｎ２
１はゲート電位が接点２０１で一定電位であるので飽和
領域で動作し、且つそのソース電位が接地電位ＶＳＳで
あってそのゲート，ソース間電圧はほぼ一定であるため
に、そのトランジスタＱｎ２１のドレイン電流Ｉｄｎ２
１はほぼ一定である。また、トランジスタＱｐ２１とＱ
ｐ２２とＱｎ２１との各々のドレイン電流Ｉｄｐ２１，
Ｉｄｐ２２，Ｉｄｎ２１が相等しいときのトランジスタ
Ｑｐ２２のドレイン電位及びゲート電圧が定常状態にお
ける接点２０２の電位である。従って、定常状態におけ
るトランジスタＱｐ２１とＱｐ２２との両ドレイン電流
Ｉｄｐ２１，Ｉｄｐ２２はほぼ一定である。一方、これ
のトランジスタＱｐ２１とＱｐ２２の両ドレイン電流Ｉ
ｄｐ２１，Ｉｄｐ２２はその飽和領域での動作により、
その各々のゲート，ソース間電圧によりほぼ決定される
ので、これらのドレイン電流Ｉｄｐ２１とＩｄｐ２２が
前記のようにほぼ一定であると、トランジスタＱｐ２１
及びＱｐ２２のゲート，ソース間電圧はほぼ一定である
。以上のことから、トランジスタＱｐ２１のソースとトラ
ンジスタＱｐ２２のゲートの間の電位差である、接点２
０２と外部電源電圧ＶＣＣの間の電位差はほぼ一定であ
る。

【００１９】また、トランジスタＱｐ２３のゲート，ソ
ース間電圧は、前記のように接点２０１と外部電圧ＶＣ
Ｃとの間の電位差であってほぼ一定であるので、このト
ランジスタＱｐ２３のドレイン電流Ｉｄｐ２３はその飽
和領域での動作によりほぼ一定である。更に、トランジ
スタＱｐ２３とＱｎ２２とＱｎ２３の各々のドレイン電
流Ｉｄｐ２３，Ｉｄｎ２２及びＩｄｎ２３が等しいとき
のトランジスタＱｎ２２のドレイン電位及びゲート電圧
が定常状態における接点２０１の電位である。従って、
定常状態におけるトランジスタＱｎ２２とＱｎ２３の両
ドレイン電流Ｉｄｎ２２及びＩｄｎ２３はほぼ一定であ
る。一方、これらのトランジスタＱｎ２２及びＱｎ２３
は、その飽和領域での動作によりそのゲート，ソース間
電圧によりほぼ決定されるので、これらの両ドレイン電
流Ｉｄｎ２２及びドレイン電流Ｉｄｎ２３が前記のよう
にほぼ一定であると、それらのゲート，ソース間電圧は
ほぼ一定である。以上のことから、トランジスタＱｎ２
２のゲートとトランジスタＱｎ２３のソースと間の電位
差である接点２０１と接地電位ＶＳＳの間の電位差はほ
ぼ一定である。

【００２０】以上説明したように、基準電位発生器２１
は、前記のような構成のフィードバック回路になってい
るので、前述の説明により接点２０２は外部電源電位Ｖ
ＣＣより所定電位だけ低い一定電圧になると共に、接点
２０１の電位は接地電位ＶＳＳより所定電位だけ高い一
定電位の基準電位になることが判る。

【００２１】次に、供給器２２の動作について説明する
。この供給器２２は、Ｐ形ＭＯＳトランジスタＱｐ２６〜
２７及びＮ形ＭＯＳトランジスタＱｎ２４〜２６により
構成されている差動増幅器と、ＭＯＳトランジスタＱｐ
２８による出力回路部よりなる。まず、前記差動増幅器
であるが、ＭＯＳトランジスタＱｐ２６，Ｑｐ２７は互
いにソース，ゲートをそれぞれ共通の電位とした構成に
なっている。従って、両トランジスタＱｐ２６とＱｐ２
７のドレイン電流Ｉｄｐ２６，Ｉｄｐ２７は互いに等し
くカレントミラーになっている。また、ＭＯＳトランジ
スタＱｎ２４のゲ−ト電位は、前記した外部電源電位Ｖ
ＣＣに対して依存性の少ない基準電位になっており、一
方、ＭＯＳトランジスタＱｎ２５のゲ−ト電位は、内部
降圧電位となっている。そして、基準電位と内部降圧電
位との比較により、接点２０３の電位、つまりＭＯＳト
ランジスタＱｐ２８のゲ−ト電位である接点２０３の電
位を変化させる構成として、出力回路部からの出力電流
を制御する回路方式となっている。　　供給器２２の動作について、基準電位と内部降圧電
位とが等しい時と比較して説明する。まず、内部降圧電
位（ＭＯＳトランジスタＱｎ２５のゲ−ト電位）が基準
電位（ＭＯＳトランジスタＱｎ２４のゲ−ト電位）より
低い場合には、ＭＯＳトランジスタＱｎ２５のドレイン
電流Ｉｄｎ２５が減少することにより、ＭＯＳトランジ
スタＱｐ２７のドレイン電位及びＭＯＳトランジスタＱ
ｎ２５のドレイン電位である接点２０４の電位が上昇す
る。つまり、ＭＯＳトランジスタＱｐ２６及びＱｐ２７
のゲ−ト電位が上昇するため、ＭＯＳトランジスタＱｐ
２６のゲ−ト，ソ−ス間電圧が減少するのでドレイン電
流Ｉｄｐ２６は減少する。よって、ＭＯＳトランジスタＱｐ２６及びＱｎ２４のド
レイン電位である接点２０３の電位が降下する。この結
果、この接点２０３の電位であるＭＯＳトランジスタＱ
ｐ２８のゲ−ト電位の降下により、そのゲート，ソ−ス
間電圧が増大し、そのドレイン電流Ｉｄｐ２８が増加す
ることになる。

【００２２】これに対し内部降圧電圧が基準電圧より高
い場合には、前記とは逆にＭＯＳトランジスタＱｎ２５
のドレイン電流Ｉｄｎ２５が増加して、接点２０４の電
位が降下するので、ＭＯＳトランジスタＱｐ２６のゲ−
ト，ソ−ス間電圧が増加し、そのドレイン電流Ｉｄｐ２
６が増加する。そのため、接点２０３の電位が上昇する
ので、ＭＯＳトランジスタＱｐ２８のゲ−ト，ソ−ス間
電圧が減少し、ＭＯＳトランジスタＱｐ２８のドレイン
電流Ｉｄｐ２８が減少する。特に、内部降圧電位が予め
設定した設定電位に達したときには、接点２０３の電位
がＭＯＳトランジスタＱｐ２８をｏｆｆ動作させるまで
上昇し、その設定電圧を越える上昇を阻止するので、内
部降圧電位をその設定電位に保つことができる。

【００２３】次に、本発明の実施例における基板電位発
生回路を構成する基板電位検出器Ａの動作について説明
する。図３は、基板電位発生回路を構成する基板電位検
出器Ａの回路図を示すものである。図３において、基板
電位検出器Ａは、Ｐ形ＭＯＳトランジスタＱｐ１１〜Ｑ
ｐ１７と、Ｎ形ＭＯＳトランジスタＱｎ１１〜Ｑｎ１７
から構成されている。

【００２４】基板電位検出器Ａは、ゲートを接地電位Ｖ
ＳＳに接続されたＰ形ＭＯＳトランジスタＱｐ１１とＰ
形ＭＯＳトランジスタＱｐ１２の並列体と、ゲートを接
地電位ＶＳＳに接続されたＮ形ＭＯＳトランジスタＱｎ
１１とゲート，ソース間を短絡させたＮ形ＭＯＳトラン
ジスタＱｎ１２の直列体とを、第１の電源電位と基板電
位ＶＢＢの間に直列に接続し、接点を３１とする。また
、接点３１をゲート入力とするＰ形ＭＯＳトランジスタ
Ｑｐ１３とＮ形ＭＯＳトランジスタＱｎ１３とを、第１
の電源電位と接地電位ＶＳＳの間に直列に接続したイン
バータＩｎｖ１の出力である、Ｐ形ＭＯＳトランジスタ
Ｑｐ１３とＮ形ＭＯＳトランジスタＱｎ１３の接点３２
を、Ｐ形ＭＯＳトランジスタＱｐ１２のゲート入力とし
てフィードバックをかけた構成となっており、接点３２
をゲート入力とするＰ形ＭＯＳトランジスタＱｐ１４と
Ｎ形ＭＯＳトランジスタＱｎ１４とを、第１の電源電位
と接地電位ＶＳＳの間に直列に接続したインバータＩｎ
ｖ２の出力を接点３３とする。そして、ゲートを第１の
電源電位に接続した両Ｎ形ＭＯＳトランジスタＱｎ１５
，Ｑｎ１６と、ソースを第２の電源電位に接続され、ゲ
ートをそれぞれ互いのドレインに接続されたＰ形ＭＯＳ
トランジスタＱｐ１５，Ｑｐ１６とを、インバータＩｎ
ｖ２の出力である接点３３とインバータＩｎｖ１の出力
である接点３２の間にＱｎ１５，Ｑｐ１５，Ｑｐ１６，
Ｑｎ１６の順に接続する。そして、ＭＯＳトランジスタ
Ｑｐ１６のドレイン電位でＭＯＳトランジスタＱｎ１６
との接点３４をゲート入力としたＰ形ＭＯＳトランジス
タＱｐ１７とＮ形ＭＯＳトランジスタＱｎ１７とを、第
２の電源電位と接地電位ＶＳＳの間に直列に接続したイ
ンバータＩｎｖ３の出力を基板電位検出信号Ａとして出
力する。本実施例では第１の電源電位として前記した内
部降圧電位を用いる。

【００２５】また、図４は本発明の実施例における基板
電位発生回路を構成する基板電位検出器Ａの動作特性図
、図５は本発明の実施例における基板電位発生回路によ
り発生される基板電位ＶＢＢの特性図である。

【００２６】以上のように構成された基板電位検出器Ａ
は常に動作して基板電位を検出しているが、以下図３及
び図４を用いてその動作を説明する。

【００２７】まず、電源投入時等の初期状態において、
図４におけるａ〜ｂの期間であるが、外部電源電位の上
昇に伴って、電源基板間容量のため、基板電位ＶＢＢも
上昇する。しかし、通常半導体チップにおいては必ずＮ
形ＭＯＳトランジスタのソース電位が接地電位ＶＳＳに
接続されている部分が存在し、Ｎ形ＭＯＳトランジスタ
のＰ形基板とＰＮ接合のダイオードになっているため、
基板電位ＶＢＢの初期値は高々接地電位ＶＳＳよりＰＮ
接合バイアスだけ高くなっていると考えられる。この時
、ＭＯＳトランジスタＱｐ１１は、前述のようにゲート
電位が接地電位ＶＳＳであり、ソ−ス電位が内部降圧電
圧である第１の電源電位であって、そのゲ−ト，ソ−ス
間電圧はＭＯＳトランジスタＱｐ１１のスレッシュホ−
ルド電圧より低い電位で外部電源電位ＶＣＣにほとんど
依存しない一定電圧であるので、外部電源電位ＶＣＣに
ほとんど依存しないドレイン電流Ｉｄｐ１１が流れてい
る。

【００２８】また、基板電位ＶＢＢの初期値は高々接地
電位ＶＳＳよりＰＮ接合バイアスだけ高くなっているた
め、両ＭＯＳトランジスタＱｎ１１，Ｑｎ１２はｏｆｆ
となっている。よって、両ＭＯＳトランジスタＱｐ１１
，Ｑｎ１１のドレイン電位である接点３１の電位は第１
の電源電位まで上昇している。また、両ＭＯＳトランジ
スタＱｐ１３，Ｑｎ１３は接点３１を入力としたインバ
ータＩｎｖ１であるので、このインバータの出力である
接点３２は、低レベルを出力している。このため、ＭＯ
ＳトランジスタＱｐ１２のゲート電位は接点３２である
ので、ＭＯＳトランジスタＱｐ１２はｏｎ状態になって
いる。また、両ＭＯＳトランジスタＱｐ１４，Ｑｎ１４
は接点３２を入力としたインバータＩｎｖ２であるので
、このインバータの出力である接点３３は、高レベルを
出力している。また、両ＭＯＳトランジスタＱｎ１５，
Ｑｎ１６はゲート電位が第１の電源電位であり、常にｏ
ｎ状態となっている。よって、接点３３とＭＯＳトラン
ジスタＱｎ１５により接続されている接点３５は、第１
の電源電位からＭＯＳトランジスタＱｎ１５のスレッシ
ュホールド電圧だけ下がった電位まで引き上げられ、接
点３２とＭＯＳトランジスタＱｎ１６により接続されて
いる接点３４は、接地電位ＶＳＳまで引き下げられる。また、ＭＯＳトランジスタＱｐ１５は第２の電源電位と
接点３５の間に接続され、ゲートを接点３４に接続され
ているため、ＭＯＳトランジスタＱｐ１５はｏｎ状態と
なっており、接点３５は第２の電源電位まで上昇される
。また、ＭＯＳトランジスタＱｐ１６は第２の電源電位
と接点３４の間に接続され、ゲートを接点３５に接続さ
れているため、最初にはＭＯＳトランジスタＱｐ１６に
は多少電流が流れているが、接点３５が第２の電源電位
まで上昇することと、ＭＯＳトランジスタＱｎ１６，Ｑ
ｎ１３によって接点３４を接地電位ＶＳＳまで引き下げ
ようとするため、ＭＯＳトランジスタＱｐ１６はｏｆｆ
状態となる。このようにして、接点３５は第１の電源電
位まで上昇し、接点３４は接地電位まで降下するが、第
２の電源電位より第１の電源電位が低いけれども、ＭＯ
ＳトランジスタＱｎ１５はゲート電位が第１の電源電位
であるので、接点３５の電位が第２の電源電位まで上昇
しても接点３３の電位は第１の電源電位以上に引き上げ
られることはない。また、接点３４を入力とするインバ
ータＩｎｖ３出力である基板電位検出信号Ａ１５は高レ
ベルとなる。

【００２９】次に、図３及び図４ｂ〜ｃの期間の基板電
位供給器Ａが動作して、基板電位ＶＢＢが引き下げられ
ているときには、基板電位ＶＢＢの低い側の設定電位ま
で引き下げられるまでについて説明すると、まず、基板
電位検出器Ａの動作は、ＭＯＳトランジスタＱｐ１１が
、前述のようにゲート電位が接地電位ＶＳＳであり、ソ
−ス電位が内部電圧である第１の電源電位であって、そ
のゲ−ト，ソ−ス間電圧はＭＯＳトランジスタＱｐ１１
のスレッシュホ−ルド電圧より低い電位で外部電源電位
ＶＣＣにほとんど依存しない一定電圧であるので、外部
電源電位ＶＣＣにほとんど依存しないドレイン電流Ｉｄ
ｐ１１が流れている。また、上述の説明により、ａ〜ｂ
の期間においてＭＯＳトランジスタＱｐ１２は、ゲート
入力電位が低レベルとなっており、ソ−ス電位が内部電
圧である第１の電源電位であって、そのゲ−ト，ソ−ス
間電圧はＭＯＳトランジスタＱｐ１２のスレッシュホ−
ルド電圧より低い電位で外部電源電位ＶＣＣにほとんど
依存しない一定電圧であるので、ｏｎ状態になっており
、ＭＯＳトランジスタＱｐ１２の外部電源電位ＶＣＣに
ほとんど依存しないドレイン電流Ｉｄｐ１２が流れてい
る。よって、第１の電源電位３０と接点３１の間には、

【００３０】

【数１】

【００３１】の外部電源電位ＶＣＣにほとんど依存しな
い電流が流れている。そして、接点３１の電位は、ＭＯ
ＳトランジスタＱｎ１１，Ｑｎ１２、それぞれのドレイ
ン電流Ｉｄｎ１１，Ｉｄｎ１２とＩ３０ー３１（ｂ〜ｃ
）が等しいときの電位となっている。そして、基板電位
が低くなり、ＭＯＳトランジスタＱｐ１３，Ｑｎ１３に
より構成されるインバータＩｎｖ１の入力電圧である接
点３１が、このインバータＩｎｖ１の出力を反転させる
電圧、いわゆるインバータＩｎｖ１のスレッシュホール
ド電圧に達するときには、ＭＯＳトランジスタＱｎ１１
，Ｑｎ１２のスレッシュホールド電圧をそれぞれＶｔｎ
１１，Ｖｔｎ１２とすると、ＭＯＳトランジスタＱｎ１
１，Ｑｎ１２、それぞれのドレイン電流Ｉｄｎ１１，Ｉ
ｄｎ１２は、

【００３２】

【数２】

【００３３】

【数３】

【００３４】で表わされる。よって、３個のＭＯＳトラ
ンジスタＱｐ１１，Ｑｐ１２，Ｑｎ１１のドレイン電位
である接点３１がインバータＩｎｖ１の出力を反転させ
る電圧、いわゆるインバータＩｎｖ１のスレッシュホー
ルド電圧に達したときにも、

【００３５】

【数４】

【００３６】と、ＭＯＳトランジスタＱｐ１１，Ｑｐ１
２の外部電源電位ＶＣＣ依存性のほとんどないドレイン
電流の合計にＭＯＳトランジスタＱｎ１１，Ｑｎ１２の
ドレイン電流が等しくなるまで基板電位ＶＢＢが降下し
なければならないため、インバータＩｎｖ１の出力を反
転させるためには、基板電位ＶＢＢが低い側の基板の設
定電位Ａに引き下げられなければならない。よって、図
４の基板電位検出器Ａの動作特性のグラフのｂ〜ｃの期
間に示すように、基板電位ＶＢＢが低い側の基板の設定
電位Ａに引き下げられた後、両ＭＯＳトランジスタＱｐ
１３，Ｑｎ１３は接点３１を入力としたインバータＩｎ
ｖ１であるので、このインバータの出力である接点３２
は、高レベルを出力する。このため、ＭＯＳトランジス
タＱｐ１２のゲート電位は接点３２であるので、ＭＯＳ
トランジスタＱｐ１２はｏｆｆ状態となる。また、両Ｍ
ＯＳトランジスタＱｐ１４，Ｑｎ１４は接点３２を入力
としたインバータＩｎｖ２であるので、このインバータ
の出力である接点３３は、低レベルを出力している。ま
た、両ＭＯＳトランジスタＱｎ１５，Ｑｎ１６はゲート
電位が第１の電源電位であり、常にｏｎ状態となってい
る。よって、接点３２とＭＯＳトランジスタＱｎ１６に
より接続されている接点３４は、第１の電源電位からＭ
ＯＳトランジスタＱｎ１６のスレッシュホールド電圧だ
け下がった電位まで引き上げられ、接点３３とＭＯＳト
ランジスタＱｎ１５により接続されている接点３５は、
接地電位ＶＳＳまで引き下げられる。また、ＭＯＳトラ
ンジスタＱｐ１６は第２の電源電位と接点３４の間に接
続され、ゲートを接点３５に接続されているため、ＭＯ
ＳトランジスタＱｐ１６はｏｎ状態となっており、接点
３４は第２の電源電位まで上昇される。また、ＭＯＳト
ランジスタＱｐ１５は第２の電源電位と接点３５の間に
接続され、ゲートを接点３４に接続されているため、最
初にはＭＯＳトランジスタＱｐ１５には多少電流が流れ
ているが、接点３４が第２の電源電位まで上昇すること
と、ＭＯＳトランジスタＱｎ１５，Ｑｎ１４によって接
点３５を接地電位ＶＳＳまで引き下げようとするため、
ＭＯＳトランジスタＱｐ１５はｏｆｆ状態となる。この
ようにして、接点３４は第２の電源電位まで上昇し、接
点３５は接地電位まで降下するが、第２の電源電位より
第１の電源電位が低いけれども、ＭＯＳトランジスタＱ
ｎ１６はゲート電位が第１の電源電位であるので、接点
３４の電位が第２の電源電位まで上昇しても接点３２の
電位は第１の電源電位以上に引き上げられることはない
。また、接点３４を入力とするインバータＩｎｖ３出力
である基板電位検出信号Ａ１５は低レベルとなる。よっ
て、Ｉｄｐ１１，Ｉｄｐ１２，Ｉｄｎ１１，Ｉｄｎ１２
は外部電源電位ＶＣＣ依存性のほとんどないドレイン電
流となるため、基板電位の低い側の設定電位Ａは、外部
電源電位ＶＣＣ依存性のほとんどない設定電位となる。仮にここで接点３２がインバータＩｎｖ３の入力である
ような構成であった場合、第１の電源電位が第２の電源
電位より低いため、ＭＯＳトランジスタＱｐ１７，Ｑｎ
１７両方とも同時にｏｎ状態になり貫通電流が生じたま
まになる。しかし上記のような構成にしたとき、接点３
２は第１の電源電位よりは上がらず、接点３４は第２の
電源電位まで上がるため、貫通電流が生じたままになる
ことはなくなる。　　次に、図４及び図５ｃ〜ｂの期間
の基板電位供給器Ａの動作が停止して、Ｎ形ＭＯＳトラ
ンジスタの基板電流が生じたり、他の電源のノイズ等に
より、基板電位ＶＢＢが浮き上がっていくときには、つ
まり基板電位ＶＢＢの高い側の設定電位まで浮き上がっ
ていくまでについて説明すると、まず、基板電位検出器
Ａの動作は、ＭＯＳトランジスタＱｐ１１が、前述のよ
うにゲート電位が接地電位ＶＳＳであり、ソ−ス電位が
内部電圧である第１の電源電位であって、そのゲ−ト，
ソ−ス間電圧はＭＯＳトランジスタＱｐ１１のスレッシ
ュホ−ルド電圧より低い電位で外部電源電位ＶＣＣにほ
とんど依存しない一定電圧であるので、外部電源電位Ｖ
ＣＣにほとんど依存しないドレイン電流Ｉｄｐ１１が流
れている。また、上述の説明により、ｃにおいてＭＯＳ
トランジスタＱｐ１２は、ゲート入力電位が高レベルと
なっているため、ｏｆｆ状態になっており、ＭＯＳトラ
ンジスタＱｐ１２のドレイン電流Ｉｄｐ１２は流れてい
ない。よって、第１の電源電位３０と接点３１の間には
、

【００３７】

【数５】

【００３８】の外部電源電位ＶＣＣにほとんど依存しな
い電流だけが流れている。そして、接点３１の電位は、
ＭＯＳトランジスタＱｎ１１，Ｑｎ１２、それぞれのド
レイン電流Ｉｄｎ１１，Ｉｄｎ１２とＩ３０ー３１（ｂ
〜ｃ）が等しいときの電位となっている。そして、基板
電位が高くなり、ＭＯＳトランジスタＱｐ１３，Ｑｎ１
３により構成されるインバータＩｎｖ１の入力電圧であ
る接点３１が、このインバータＩｎｖ１の出力を反転さ
せる電圧、いわゆるインバータＩｎｖ１のスレッシュホ
ールド電圧に達するときには、ＭＯＳトランジスタＱｎ
１１，Ｑｎ１２のスレッシュホールド電圧をそれぞれＶ
ｔｎ１１，Ｖｔｎ１２とすると、ＭＯＳトランジスタＱ
ｎ１１，Ｑｎ１２、それぞれのドレイン電流Ｉｄｎ１１
，Ｉｄｎ１２は、（数２），（数３）で表わされる。よ
って、３個のＭＯＳトランジスタＱｐ１１，Ｑｐ１２，
Ｑｎ１１のドレイン電位である接点３１がインバータＩ
ｎｖ１の出力を反転させる電圧、いわゆるインバータＩ
ｎｖ１のスレッシュホールド電圧に達したときにも、

【
００３９】

【数６】

【００４０】と、外部電源電位ＶＣＣにほとんど依存し
ないＭＯＳトランジスタＱｐ１１のドレイン電流にＭＯ
ＳトランジスタＱｎ１１，Ｑｎ１２のドレイン電流が等
しくなるまで基板電位ＶＢＢが上昇したときである。だ
から、インバータＩｎｖ１の出力を反転するときは、Ｍ
ＯＳトランジスタＱｐ１２がｏｆｆ状態で基板電位供給
器Ａが停止しているときであるため、ｂ〜ｃの期間より
ＭＯＳトランジスタＱｐ１２のドレイン電流Ｉｄｐ１２
だけ、ＭＯＳトランジスタＱｎ１１，Ｑｎ１２のドレイ
ン電流が少なくてよいため、基板電位ＶＢＢが高い側の
基板の設定電位Ｂにまで浮き上がったときである。よっ
て、図４の基板電位検出器Ａの動作特性のグラフのｃ〜
ｂの期間に示すように、基板電位供給器Ａの動作が停止
していて、基板電位ＶＢＢが浮き上がって行くときには
、基板電位ＶＢＢが高い側の基板の設定電位Ｂに引き下
げられた後、両ＭＯＳトランジスタＱｐ１３，Ｑｎ１３
は接点３１を入力としたインバータＩｎｖ１であるので
、このインバータの出力である接点３２は、低レベルを
出力している。このため、ＭＯＳトランジスタＱｐ１２
のゲート電位は接点３２であるので、ＭＯＳトランジス
タＱｐ１２はｏｎ状態になっている。また、両ＭＯＳト
ランジスタＱｐ１４，Ｑｎ１４は接点３２を入力とした
インバータＩｎｖ２であるので、このインバータの出力
である接点３３は、高レベルを出力している。また、両
ＭＯＳトランジスタＱｎ１５，Ｑｎ１６はゲート電位が
第１の電源電位であり、常にｏｎ状態となっている。よ
って、接点３３とＭＯＳトランジスタＱｎ１５により接
続されている接点３５は、第１の電源電位からＭＯＳト
ランジスタＱｎ１５のスレッシュホールド電圧だけ下が
った電位まで引き上げられ、接点３２とＭＯＳトランジ
スタＱｎ１６により接続されている接点３４は、接地電
位ＶＳＳまで引き下げられる。また、ＭＯＳトランジス
タＱｐ１５は第２の電源電位と接点３５の間に接続され
、ゲートを接点３４に接続されているため、ＭＯＳトラ
ンジスタＱｐ１５はｏｎ状態となっており、接点３５は
第２の電源電位まで上昇される。また、ＭＯＳトランジ
スタＱｐ１６は第２の電源電位と接点３４の間に接続さ
れ、ゲートを接点３５に接続されているため、最初には
ＭＯＳトランジスタＱｐ１６には多少電流が流れている
が、接点１９が第２の電源電位まで上昇することと、Ｍ
ＯＳトランジスタＱｎ１６，Ｑｎ１３によって接点３４
を接地電位ＶＳＳまで引き下げようとするため、ＭＯＳ
トランジスタＱｐ１６はｏｆｆ状態となる。このように
して、接点３５は第１の電源電位まで上昇し、接点３４
は接地電位まで降下するが、第１の電源電位より第２の
電源電位が低いけれども、ＭＯＳトランジスタＱｎ１５
はゲート電位が第１の電源電位であるので、接点３５の
電位が第２の電源電位まで上昇しても接点３３の電位は
第１の電源電位以上に引き上げられることはない。また
、接点３４を入力とするインバータＩｎｖ３出力である
基板電位検出信号Ａ１５は高レベルとなる。それと同時
に、ＭＯＳトランジスタＱｐ１２のゲート電位であるイ
ンバータＩｎｖ１の出力が反転し低レベルの出力となる
ため、ＭＯＳトランジスタＱｐ１２はｏｎ状態となる。このとき、Ｉｄｐ１１，Ｉｄｐ１２，Ｉｄｎ１１，Ｉｄ
ｎ１２は外部電源電位ＶＣＣ依存性のほとんどないドレ
イン電流となるため、基板電位の高い側の設定電位Ｂは
、外部電源電位ＶＣＣ依存性のほとんどない設定電位と
なる。

【００４１】上記の説明ように、図４及び図５ｂ〜ｃの
期間は、基板電位検出信号Ａが高レベルで基板電位供給
器Ａが動作させ、基板電位ＶＢＢが引き下げられている
ときには、基板電位の低い側の外部電源電位ＶＣＣ依存
性のほとんどない設定電位Ａまで基板電位ＶＢＢを引き
下げ、図４及び図５ｃ〜ｂの期間は、基板電位検出信号
Ａが低レベルで基板電位供給器Ａの動作が停止させ、基
板電位ＶＢＢが浮き上がって行くときには、基板電位の
高い側の外部電源電位ＶＣＣ依存性のほとんどない設定
電位Ｂまで基板電位ＶＢＢが浮き上がってから、基板電
位供給器Ａの動作を開始し、基板電位ＶＢＢを引き下げ
始める。これらのｂ〜ｃの期間と、ｃ〜ｂの期間を繰り
返すことにより、図４の基板電位検出器Ａはヒステリシ
ス特性を表わす。また、無駄な貫通電流が生じたままに
なることを防ぐ。

【００４２】続いて、基板電位供給器の動作について説
明する。図６は基板電位供給器の回路図である。図６に
おいて基板電位供給器は、インバータ回路Ｉｎｖ９１〜
９４と、ナンド回路Ｎａｎｄ９１によりなるポンプキャ
パシタ駆動パルス発生器６１と、Ｐ形ＭＯＳトランジス
タＱｐ９１〜Ｑｐ９６、キャパシタＣ９１，Ｃ９２，イ
ンバータ回路Ｉｎｖ９５〜９６によりなるチャージポン
プ６２とから構成されている。また、図７はチャージポ
ンプ６１の動作特性のグラフである。

【００４３】先ず、ポンプキャパシタ駆動パルス発生器
６１として用いられるリングオシレータの動作について
説明する。リングオシレータは基板電位検出信号とイン
バータ回路Ｉｎｖ９４の出力との２つを入力に持つナン
ド回路Ｎａｎｄ９１と、このナンド回路Ｎａｎｄ９１の
出力を入力に持つ偶数段のインバータチェーンＩｎｖ９
１〜９４で構成されており、基板電位検出信号が高電位
のときにはポンプキャパシタ駆動パルス９６には発振波
形が出力され、基板電位検出信号が低電位のときにはポ
ンプキャパシタ駆動パルスには高電位が出力される。

【００４４】続いて、チャージポンプの動作を説明する
。ポンプキャパシタ駆動パルス９６を入力としたインバ
ータＩｎｖ９５と、そのインバータＩｎｖ９５の出力で
ある接点９７にキャパシタＣ９２が接続され、その接点
９７を入力に持つインバータＩｎｖ９６と、そのインバ
ータＩｎｖ９６の出力である接点９８にキャパシタＣ９
１が接続されている。そのキャパシタＣ９１のもう一方
の接続点である接点９９にゲート，ドレインを接続され
、ソースを基板電位ＶＢＢに接続されたＭＯＳトランジ
スタＱｐ９１と、接地電位ＶＳＳにゲートを接続された
ＭＯＳトランジスタＱｐ９２と、接点９７に接続された
キャパシタＣ９２のもう一方の接点９４にゲートを接続
されたＭＯＳトランジスタＱｐ９３の並列体を、接地電
位ＶＳＳと接点９９の間に接続する。キャパシタＣ９２
の接続点である接点９４にゲート，ドレインを接続され
、ソースを基板電位ＶＢＢに接続されたＭＯＳトランジ
スタＱｐ９４と、接地電位ＶＳＳにゲートを接続された
ＭＯＳトランジスタＱｐ９５と、接点９８に接続された
キャパシタＣ９１のもう一方の接点９９にゲートを接続
されたＭＯＳトランジスタＱｐ９６の並列体を、接地電
位ＶＳＳと接点９４の間に接続する。

【００４５】以上の様に構成されたチャージポンプ６２
は、ポンプキャパシタ駆動パルス９６にパルス波形が入
力されたとき、インバータＩｎｖ９５の出力である接点
９７はポンプキャパシタ駆動パルス９６の反転パルス波
形が出力され、インバータＩｎｖ９６の出力である接点
９８はポンプキャパシタ駆動パルス９６の同相のパルス
波形が出力される。よって、ポンプキャパシタ駆動パル
ス９６が接地電位ＶＳＳから電源電位ＶＣＣまで上昇し
たとき、インバータＩｎｖ９５の出力である接点９７は
電源電位ＶＣＣから接地電位ＶＳＳまで降下し、インバ
ータＩｎｖ９６の出力である接点９８は接地電位ＶＳＳ
から電源電位ＶＣＣまで上昇する。このため、キャパシ
タＣ９１，Ｃ９２によるカップリングにより、接点９９
はポンプキャパシタ駆動パルス９６が接地電位ＶＳＳか
ら電源電位ＶＣＣまで上昇する前の電位よりほぼ電源電
位ＶＣＣだけ電位が上昇し、接点９４はポンプキャパシ
タ駆動パルス９６が接地電位ＶＳＳから電源電位ＶＣＣ
まで上昇する前の電位よりほぼ電源電位ＶＣＣだけ電位
が降下する。また、ポンプキャパシタ駆動パルス９６が
電源電位ＶＣＣから接地電位ＶＳＳまで降下したとき、
インバータＩｎｖ９５の出力である接点９７は接地電位
ＶＳＳから電源電位ＶＣＣまで上昇し、インバータＩｎ
ｖ９６の出力である接点９８は電源電位ＶＣＣから接地
電位ＶＳＳまで降下する。このため、キャパシタＣ９１
，Ｃ９２によるカップリングにより、接点９９はポンプ
キャパシタ駆動パルス９６が接地電位ＶＳＳから電源電
位ＶＣＣまで上昇する前の電位よりほぼ電源電位ＶＣＣ
だけ電位が降下し、接点９４はポンプキャパシタ駆動パ
ルス９６が接地電位ＶＳＳから電源電位ＶＣＣまで上昇
する前の電位よりほぼ電源電位ＶＣＣだけ電位が上昇す
る。このことにより、まず最初にポンプキャパシタ駆動パル
ス９６が接地電位ＶＳＳから電源電位ＶＣＣまで上昇し
たことにより、接点９９の電位がその直前の接点９９の
電位よりほぼ電源電位ＶＣＣだけ上昇するので、接点９
９の容量に蓄積されている正電荷を、ＭＯＳトランジス
タＱｐ９２により接地電位ＶＳＳよりそのＭＯＳトラン
ジスタＱｐ９２のスレッシュホールド電圧だけ高い電位
まで引き抜く。　　その後、ポンプキャパシタ駆動パル
ス９６が電源電位ＶＣＣから接地電位ＶＳＳまで降下す
るため、接点９９の電位が、その直前の接点９９の電位
である接地電位ＶＳＳよりＭＯＳトランジスタＱｐ９２
のスレッシュホールド電圧だけ高い電位よりも、ほぼ電
源電位ＶＣＣだけ降下するので、このＭＯＳトランジス
タＱｐ９２のスレッシュホールド電圧をＶｔ（Ｑｐ９２
）とすると、接点９９の電位は、−（ＶＣＣ−Ｖｔ（Ｑ
ｐ９２））で表される。このため、ＭＯＳトランジスタ
Ｑｐ９１がｏｎ状態となるのでこのＭＯＳトランジスタ
Ｑｐ９１において、基板電位ＶＢＢの容量に負電荷を供
給することにより基板電位ＶＢＢを引き下げる動作を行
なう。またこの時、ポンプキャパシタ駆動パルス９６が
電源電位ＶＣＣから接地電位ＶＳＳまで降下するため、
接点９４の電位が、その直前の接点９４の電位よりも、
ほぼ電源電位ＶＣＣだけ上昇するので、接点９４の容量
に蓄積されている正電荷を、ＭＯＳトランジスタＱｐ９
５により接地電位ＶＳＳよりそのＭＯＳトランジスタＱ
ｐ９５のスレッシュホールド電圧だけ高い電位まで引き
抜き、前記した説明によりＭＯＳトランジスタＱｐ９６
のゲート電位である接点９９の電位が−（ＶＣＣ−Ｖｔ
（Ｑｐ９５））となるため、ＭＯＳトランジスタＱｐ９
６により接地電位ＶＳＳまで引き抜く。つまり、接点９
４の電位は接地電位ＶＳＳまで引き下げられることにな
る。

【００４６】その後再び、ポンプキャパシタ駆動パルス
９６が接地電位ＶＳＳから電源電位ＶＣＣまで上昇した
ことにより、接点９４の電位が、その直前の接点９４の
電位である接地電位ＶＳＳよりも、ほぼ電源電位ＶＣＣ
だけ降下するので、−ＶＣＣで表される。このため、Ｍ
ＯＳトランジスタＱｐ９４がｏｎ状態となるのでこのＭ
ＯＳトランジスタＱｐ９４において、基板電位ＶＢＢの
容量に負電荷を供給することにより基板電位ＶＢＢを引
き下げる動作を行なう。またこの時、ポンプキャパシタ
駆動パルス９６が接地電位ＶＳＳから電源電位ＶＣＣま
で上昇するため、接点９９の電位が、その直前の接点９
９の電位よりも、ほぼ電源電位ＶＣＣだけ上昇するので
、接点９９の容量に蓄積されている正電荷を、ＭＯＳト
ランジスタＱｐ９２により接地電位ＶＳＳよりそのＭＯ
ＳトランジスタＱｐ９２のスレッシュホールド電圧だけ
高い電位まで引き抜き、前記した説明によりＭＯＳトラ
ンジスタＱｐ９３のゲート電位である接点９４の電位が
−ＶＣＣとなるため、ＭＯＳトランジスタＱｐ９３によ
り接地電位ＶＳＳまで引き抜く。つまり、接点９９の電
位は接地電位ＶＳＳまで引き下げられることになる。

【００４７】その後再び、ポンプキャパシタ駆動パルス
９６が電源電位ＶＣＣから接地電位ＶＳＳまで降下した
ことにより、接点９９の電位が、その直前の接点９９の
電位である接地電位ＶＳＳよりも、ほぼ電源電位ＶＣＣ
だけ降下するので、−ＶＣＣで表される。このため、Ｍ
ＯＳトランジスタＱｐ９１がｏｎ状態となるのでこのＭ
ＯＳトランジスタＱｐ９１において、基板電位ＶＢＢの
容量に負電荷を供給することにより基板電位ＶＢＢを引
き下げる動作を行なう。またこの時、ポンプキャパシタ
駆動パルス９６が電源電位ＶＣＣから接地電位ＶＳＳま
で降下するため、接点９４の電位が、その直前の接点９
４の電位よりも、ほぼ電源電位ＶＣＣだけ上昇するので
、接点９４の容量に蓄積されている正電荷を、ＭＯＳト
ランジスタＱｐ９５により接地電位ＶＳＳよりそのＭＯ
ＳトランジスタＱｐ９５のスレッシュホールド電圧だけ
高い電位まで引き抜き、前記した説明によりＭＯＳトラ
ンジスタＱｐ９６のゲート電位である接点９９の電位が
−ＶＣＣとなるため、ＭＯＳトランジスタＱｐ９６によ
り接地電位ＶＳＳまで引き抜く。つまり、接点９４の電
位は接地電位ＶＳＳまで引き下げられることになる。

【００４８】以後、上記の動作を繰り返すことにより、
ポンプキャパシタ駆動パルス９６にパルス波形が入力さ
れている限り、両ＭＯＳトランジスタＱｐ９１，９４の
ドレイン電位である接点９４，９９の電位が最も低くな
ったときには、−ＶＣＣまで降下する。よって、基板電
位ＶＢＢは両ＭＯＳトランジスタＱｐ９１，９４のスレ
ッシュホールド電圧だけ接点９４，９９より高い電圧ま
で引き下げられていく。両ＭＯＳトランジスタＱｐ９１，９４のスレッシュホー
ルド電圧をそれぞれＶｔ（Ｑｐ９１），Ｖｔ（Ｑｐ９４
）とすると、基板電位ＶＢＢは、−（ＶＣＣ−Ｖｔ（Ｑ
ｐ９１）），−（ＶＣＣ−Ｖｔ（Ｑｐ９４））で表わさ
れる電位まで引き下げられていく。

【００４９】これに対して、ポンプキャパシタ駆動パル
ス９６が高電位で固定されているときには、インバータ
Ｉｎｖ９５の出力である接点９７は低電位で固定され、
インバータＩｎｖ９６の出力である接点９８は高電位で
固定される。よって、前記した構成になっているためポ
ンピング動作も行なわれず、従って基板電位ＶＢＢに負
電荷を供給するのを停止する。

【００５０】上記して説明したように、電源投入時等の
初期状態からの基板電位発生回路の動作は、図５の基板
電位発生回路の動作特性のグラフのａ〜ｂに示すとおり
、基板電位ＶＢＢは徐々に引き下げられていき、図４及
び図５のｂ〜ｃの期間は、基板電位検出信号Ａが高レベ
ルで基板電位供給器Ａが動作し、基板電位ＶＢＢが引き
下げられているときには、基板電位の外部電源電位ＶＣ
Ｃ依存性のほとんどない低い側の設定電位Ａまで基板電
位ＶＢＢを引き下げ、図４及び図５のｃ〜ｂの期間は、
基板電位検出信号Ａが低レベルで基板電位供給器Ａの動
作が停止し、基板電位ＶＢＢが浮き上がって行くときに
は、基板電位の外部電源電位ＶＣＣ依存性のほとんどな
い高い側の設定電位Ｂまで基板電位ＶＢＢが浮き上がっ
てから、基板電位供給器Ａの動作を開始し、基板電位Ｖ
ＢＢを引き下げ始める。これらのｂ〜ｃの期間と、ｃ〜
ｂの期間を繰り返すことにより、図３の基板電位検出器
Ａと、図４の基板電位発生器のヒステリシス特性を表わ
す。よって、前記基板電位検出器Ａは基板電位ＶＢＢの
一点の設定電位により基板電位検出信号Ａを決定するの
ではなく、基板電位供給器Ａが動作しているとき、つま
り基板電位ＶＢＢに負電荷を注入している時の基板電位
ＶＢＢの設定電位より、基板電位供給器Ａが停止してい
るときの基板電位ＶＢＢの設定電位を高くすることによ
って、基板電位供給器Ａが動作中は外部電源電位ＶＣＣ
依存性のほとんどない低い側の基板電位ＶＢＢの設定電
位まで引き下げられてから、基板電位供給器Ａの動作が
停止され、基板電位供給器Ａが停止中は外部電源電位Ｖ
ＣＣ依存性のほとんどない高い側の基板電位ＶＢＢの設
定電位まで浮き上がってきたときに、基板電位供給器Ａ
の動作が開始されるという動作を行う。以上のように基
板電位発生器が動作するため基板電位ＶＢＢはヒステリ
シス特性を示すこととなる。これにより、頻繁に、動作
と停止を繰り返すことなく、動作と停止の切り替えに伴
って、信号線及びトランジスタ等の容量の充放電電流等
などで、せっかく基板電位供給器Ａの消費電流を削減し
ても、無駄な消費電流が増大してしまうということがな
くなり、低消費電力化された基板電位発生器の回路構成
を実現することとなる。

【００５１】以下、制御信号により動作を制御される基
板電位検出器Ｂ（１４）と、この基板電位検出器Ｂ（１
４）により動作を制御される基板電位供給器Ｂ（１５）
と、この基板電位検出器Ｂ（１４）の動作を制御する制
御信号を発生する基板電位検出器制御信号発生器（１６
）について説明する。

【００５２】一般に、半導体チップを動作させたとき、
基板に対する負電荷の供給量を多くしなければならない
期間と少なくてもよい期間とが存在する。しかし、基板
に対する負電荷の供給量を多くするためには、基板電位
発生器の能力を上げねばならず、それに伴って基板電位
発生器による消費電力も大きくなってしまう。このため
、電源投入時などセットアップ時間内に短期間で基板電
位を引き下げなければならないときや周辺回路その他で
基板電流が多く生じているときなど負電荷の供給能力の
必要なときには、例えば動作時や電源投入時等であるが
、消費電力は大きいが基板電位への供給能力の大きな基
板電位発生回路を動作させ、一方消費電力を小さくしな
ければならないときには、例えば待機時などであるが、
基板電位への供給能力は小さいが消費電力は小さい基板
電位発生回のみを動作させる方式をとることにより、動
作に対する能力を満たしつつより一層の低消費電力化を
図ることができる。また、基板電位検出回路においても
消費電力が常時生じているため、消費電力は大きいが基
板電位に対しての反応速度の速い回路を用い、消費電力
を小さくしなければならないときには、基板電位に対し
ての反応速度は遅いが消費電力は小さい基板電位検出回
器のみを動作させる方式をとることにより、動作に対す
る能力を満たしつつより一層の低消費電力化を図ること
ができる。このため、前記した構成の基板電位発生器を
用いた方がより良い。

【００５３】上記した理由により、基板電位供給器Ｂは
基板電位供給器Ａに比べ、消費電力は大きいが、基板電
位への供給能力の大きな基板電位供給器を用い、基板電
位検出器Ｂは基板電位検出器Ａに比べ、消費電力は大き
いが基板電位に対しての反応速度の速い基板電位検出器
を用いる。基板電位供給器Ｂについては、基板電位供給
器Ａとトランジスタの能力やキャパシタの容量等を除い
て回路構成は同じであるため、動作は前記した基板電位
供給器Ａの動作と全く同じである。ただ、図６における
、キャパシタＣ９１，Ｃ９２の容量を大きくし、ＭＯＳ
トランジスタＱｐ９１，Ｑｐ９４の能力を上げてあるた
め、ポンプキャパシタ駆動パルスの１周期で基板に供給
できる負電荷の量が多くなり、短い期間で基板電位を引
き下げることができる。

【００５４】これより、基板電位検出器制御信号発生器
について説明する。図８は制御信号発生器の電気回路図
である。図８において、Ｑｐ３１，Ｑｐ３２はＰ形ＭＯ
Ｓトランジスタ、Ｃ３１，Ｃ３２はキャパシタ、Ｉｎｖ
３１〜３６はインバータ回路、Ｎａｎｄ３１はナンド回
路である。この制御信号発生器は／ＲＡＳと逆層の信号
ＣＫ３３をインバータＩｎｖ３１の入力に持ち、このイ
ンバータＩｎｖ３１の出力電位をゲート電位としたＰ形
ＭＯＳトランジスタＱｐ３１及び外部電源電圧ＶＣＣを
ゲート電位としたＰ形ＭＯＳトランジスタＱｐ３２の並
列体とキャパシタＣ３２とを、外部電源電圧ＶＣＣと接
地電位ＶＳＳの間に接続し、キャパシタＣ３１を外部電
源電圧ＶＣＣとＭＯＳトランジスタＱｐ３１のゲート電
位の間に接続する。また、両ＭＯＳトランジスタＱｐ３
１，Ｑｐ３２のドレイン電位及びインバータＩｎｖ３２
の出力を入力とするインバータＩｎｖ３３と、インバー
タＩｎｖ３３の出力を入力とする２つのインバータＩｎ
ｖ３２，Ｉｎｖ３４と、インバータＩｎｖ３４の出力と
インバータＩｎｖ３５の出力との２つを入力とするナン
ド回路Ｎａｎｄ３１と、ナンド回路Ｎａｎｄ３１の出力
を入力とするインバータＩｎｖ３６により構成されてい
る。

【００５５】前記のように構成されたＲＡＭにおいての
制御信号発生器において、先ず電源投入時についての動
作を説明する。電源投入時には、／ＲＡＳと逆相の信号
ＣＫ３３は低レベルの信号となっているため、／ＲＡＳ
と逆相の信号ＣＫ３３を入力とするインバータＩｎｖ３
１は高電位を出力しようとする。且つ、電源投入時には
外部電源電圧ＶＣＣが上昇するため、キャパシタＣ３１
によるカップリングにより、そのキャパシタＣ３１の外
部電源電圧ＶＣＣ以外の接続点である接点３４の電位も
上昇する。よって、接点３４の電位は電源投入時高電圧
となる。このため、ＭＯＳトランジスタＱｐ３１のゲー
ト電位は接点３４であるので、このＭＯＳトランジスタ
Ｑｐ３１はｏｆｆ状態となり、またＭＯＳトランジスタ
Ｑｐ３２もそのゲート電位及びソース電位が外部電源電
圧ＶＣＣであるので、このＭＯＳトランジスタＱｐ３２
もｏｆｆ状態となっている。だから、これらのＭＯＳトランジスタＱｐ３１，Ｑｐ３
２の共通のドレイン電位である接点３５は上昇しない。且つ、接点３５は接地電位ＶＳＳとの間にキャパシタＣ
３２が接続されているので、電源投入時には外部電源電
圧ＶＣＣの上昇によるカップリングでの接点３５の電位
の上昇は起こらない。よって、接点３５の電位は電源投
入時において低電圧となる。そして、互いの入力と出力
を短絡させた形のインバータＩｎｖ３２，Ｉｎｖ３３に
よるラッチ回路への入力である接点３５の電位が低電位
であるので、インバータＩｎｖ３３の出力である接点３
６の電位は高電圧の信号がラッチされる。よって、イン
バータＩｎｖ３４の入力である接点３６の電位が高電位
であるため、そのインバータＩｎｖ３４の出力であり、
ナンド回路Ｎａｎｄ３１の入力となる接点３７は低電位
となる。これにより、ナンド回路Ｎａｎｄ３１のもう一
方の入力である、／ＲＡＳと逆相の信号ＣＫ３３を入力
としたインバータＩｎｖ３５の出力が、如何なる電位で
あろうとも、接点３８は高レベルとなり、この接点３８
を入力としたインバータＩｎｖ３６の出力である基板電
位検出器制御信号は低レベルとなる。

【００５６】また、電源投入後初めて／ＲＡＳが下がっ
たときには、／ＲＡＳと逆相の信号ＣＫ３３は高レベル
となるため、インバータＩｎｖ３５の出力は低レベル、
ナンド回路Ｎａｎｄ３１の出力は高レベルとなることに
より、基板電位検出器制御信号は低レベルとなる。また
このとき同時に、制御信号発生器の入力となる／ＲＡＳ
と逆相の信号ＣＫ３３が前記基板電位検出器Ｂを動作さ
せるために高電位となるため、上述により電源投入時高
電圧であった接点３４のキャパシタＣ３１に蓄えられた
正電荷を、／ＲＡＳと逆相の信号ＣＫ３３を入力とする
インバータＩｎｖ３１で引き抜くことにより、接点３４
は低電位となる。このため、ＭＯＳトランジスタＱｐ３
１のゲート電位は接点３４であるので、このＭＯＳトラ
ンジスタＱｐ３１はｏｎ状態となる。だから、これらの
ＭＯＳトランジスタＱｐ３１，Ｑｐ３２の共通のドレイ
ン電位である接点３５に接続されたキャパシタＣ３２に
、ＭＯＳトランジスタＱｐ３１で、正電荷を供給するこ
とにより接点３５の電位は高電圧となる。そして、互い
の入力と出力を短絡させた形のインバータＩｎｖ３２，
Ｉｎｖ３３によるラッチ回路への入力である接点３５の
電位が高電位であるので、インバータＩｎｖ３３の出力
である接点３６の電位は低電圧の信号がラッチされる。よって、インバータＩｎｖ３４の入力である接点３６の
電位が低電位であるため、このインバータＩｎｖ３４の
出力であり、ナンド回路Ｎａｎｄ３１の入力となる接点
３７は高電位となる。よって、これ以降電源を投入し続
ける限り、接点３７は高電位の状態を保持し続ける。こ
れにより、／ＲＡＳと逆相の信号ＣＫ３３を入力とした
インバータＩｎｖ３５の出力をナンド回路Ｎａｎｄ３１
のもう一方の入力としているため、接点３８は／ＲＡＳ
と逆相の信号となる。だから、基板電位検出器制御信号
は／ＲＡＳと同相の信号となる。

【００５７】以上の説明により、電源投入時のセットア
ップ時間及び／ＲＡＳと逆相の信号が高レベルの動作時
には、基板電位検出回路発生器制御信号３９は低レベル
となることにより、基板電位検出回路Ｂを動作させ、そ
れ以外の待機時には基板電位検出回路発生器制御信号３
９は高レベルとなることによって、基板電位検出回路Ｂ
の動作を停止させることができる。

【００５８】次に、基板電位検出器Ｂについて説明する
。図９は、基板電位発生回路を構成する基板電位検出器
Ｂの回路図を示すものである。図９において、基板電位
検出器Ｂは、Ｐ形ＭＯＳトランジスタＱｐ６１〜Ｑｐ６
７と、Ｎ形ＭＯＳトランジスタＱｎ６１〜Ｑｎ６７から
構成されている。基板電位検出器Ｂは、ゲート入力を、
この基板電位検出器Ｂの動作を制御するために基板電位
検出器制御信号発生器１６により発生された、基板電位
検出器制御信号としたＰ形ＭＯＳトランジスタＱｐ６１
とＰ形ＭＯＳトランジスタＱｐ６２の並列体と、ゲート
を接地電位ＶＳＳに接続されたＮ形ＭＯＳトランジスタ
Ｑｎ６１とゲートソース間を短絡させたＮ形ＭＯＳトラ
ンジスタＱｎ６２の直列体とを、第１の電源電位と基板
電位ＶＢＢの間に直列に接続し、接点を６６とする。ま
た、接点６６をゲート入力とするＰ形ＭＯＳトランジス
タＱｐ６３とＮ形ＭＯＳトランジスタＱｎ６３とを、第
１の電源電位と接地電位ＶＳＳの間に直列に接続したイ
ンバータＩｎｖ６１の出力である、Ｐ形ＭＯＳトランジ
スタＱｐ６３とＮ形ＭＯＳトランジスタＱｎ６３の接点
６７を、Ｐ形ＭＯＳトランジスタＱｐ６２のゲート入力
としてフィードバックをかけた構成となっており、接点
６７をゲート入力とするＰ形ＭＯＳトランジスタＱｐ６
４とＮ形ＭＯＳトランジスタＱｎ６４とを、第１の電源
電位と接地電位ＶＳＳの間に直列に接続したインバータ
Ｉｎｖ６２の出力を接点６８とする。そして、ゲートを
第１の電源電位に接続した両Ｎ形ＭＯＳトランジスタＱ
ｎ６５，Ｑｎ６６と、ソースを第２の電源電位に接続さ
れ、ゲートをそれぞれ互いのドレインに接続されたＰ形
ＭＯＳトランジスタＱｐ６５，Ｑｐ６６とを、インバー
タＩｎｖ６２の出力である接点６８とインバータＩｎｖ
６１の出力である接点６７の間にＱｎ６５，Ｑｐ６５，
Ｑｐ６６，Ｑｎ６６の順に接続する。そして、ＭＯＳト
ランジスタＱｐ６６のドレイン電位でＭＯＳトランジス
タＱｎ６６との接点７０をゲート入力としたＰ形ＭＯＳ
トランジスタＱｐ６７とＮ形ＭＯＳトランジスタＱｎ６
７とを、第２の電源電位と接地電位ＶＳＳの間に直列に
接続したインバータＩｎｖ６３の出力を基板電位検出信
号Ｂとして出力する。

【００５９】以上のように構成された基板電位検出器Ｂ
は、トランジスタの能力やＰ形ＭＯＳトランジスタＱｐ
６１のゲート入力が、接地電位ＶＳＳでなく、この基板
電位検出器Ｂの動作を制御するために基板電位検出器制
御信号発生器により発生された基板電位検出器制御信号
であることを除いて、基板電位検出器Ａと同じ構成にな
っているため、前記基板電位検出器制御信号が接地電位
ＶＳＳと同じレベルで、基板電位検出器Ｂが動作してい
るときには、つまり電源投入時や動作時であるが、前記
して説明した基板電位検出器Ａの動作と同じ動作をする
。但し、トランジスタの能力を上げてあるため、基板電
位に対しての反応速度の速い基板電位検出信号Ｂを発生
する。また、基板電位検出器Ｂの動作を停止させるべく
、基板電位検出器制御信号が高レベルになっているとき
には、ＭＯＳトランジスタＱｐ６１がｏｆｆしている。たとえ基板電位ＶＢＢがかなり浮き上がっていて、ＭＯ
ＳトランジスタＱｐ６２がｏｎ状態になっていたとして
も、ＭＯＳトランジスタＱｐ６２は前記したように基板
電位ＶＢＢの高い側の設定電位と低い側の設定電位の振
幅を決めるトランジスタであるため、ＭＯＳトランジス
タＱｐ６１の比べて、かなり能力の小さなトランジスタ
となっているため、第１の電源電位６４と接点６６の間
には、

【００６０】

【数７】

【００６１】のかなり小さな電流しか流れていない。そ
して、接点６６の電位は、ＭＯＳトランジスタＱｎ６１
，Ｑｎ６２、それぞれのドレイン電流Ｉｄｎ６１，Ｉｄ
ｎ６２とＩ６４ー６６（ｂ〜ｃ）が等しいときの電位と
なっている。そして、基板電位が低くなり、ＭＯＳトラ
ンジスタＱｐ６３，Ｑｎ６３により構成されるインバー
タＩｎｖ６１の入力電圧である接点６６が、このインバ
ータＩｎｖ６１の出力を反転させる電圧、いわゆるイン
バータＩｎｖ６１のスレッシュホールド電圧に達すると
きには、ＭＯＳトランジスタＱｎ６１，Ｑｎ６２のスレ
ッシュホールド電圧をそれぞれＶｔｎ６１，Ｖｔｎ６２
とすると、ＭＯＳトランジスタＱｎ６１，Ｑｎ６２、そ
れぞれのドレイン電流Ｉｄｎ６１，Ｉｄｎ６２は、

【０
０６２】

【数８】

【００６３】

【数９】

【００６４】で表わされる。よって、３個のＭＯＳトラ
ンジスタＱｐ６２，Ｑｐ６２，Ｑｎ６１のドレイン電位
である接点６６がインバータＩｎｖ６１の出力を反転さ
せる電圧、いわゆるインバータＩｎｖ６１のスレッシュ
ホールド電圧に達したときにも、

【００６５】

【数１０】

【００６６】と、ＭＯＳトランジスタＱｐ６２のかなり
小さなドレイン電流にＭＯＳトランジスタＱｎ６１，Ｑ
ｎ６２のドレイン電流が等しくなるまでだけ基板電位Ｖ
ＢＢが降下したときである。だから、実際動作させてい
る時の基板電位の状態では接点６６はほとんど低レベル
になっている。よって、接点６７は高レベルとなり、基
板電位検出信号Ｂは低レベルとなり、ＭＯＳトランジス
タＱｐ６２はｏｆｆ状態にあることによって、基板電位
検出器制御信号が低レベルになるまでこの状態を保持す
る。よって基板電位検出器制御信号が高レベル時には、
基板電位検出器Ｂによる消費電力はなくなり、かつ基板
電位検出信号Ｂは低レベルになっているため、基板電位
供給器も動作せず消費電力を低減化できる。

【００６７】

【発明の効果】以上のように本発明は、基板電位供給器
が基板電位に負電荷を注入している時の基板電位の設定
電位より、基板電位供給器が停止しているときの基板電
位の設定電位を高くすることによって、基板電位供給器
が動作中は低い側の基板電位の設定電位まで引き下げら
れてから、基板電位供給器の動作が停止され、基板電位
供給器が停止中は高い側の基板電位の設定電位まで浮き
上がってきたときに、基板電位供給器の動作が開始され
るというヒステリシス特性を持った動作を行う基板電位
発生回路を設けることにより、基板電位ＶＢＢの一点の
設定電位の上下で、基板電位供給器を動作させたり、停
止させたりすることにより、この動作と停止の繰り返し
回数が多くなってしまい、動作と停止の切り替えに伴っ
て、信号線及びトランジスタ等の容量の充放電電流等な
どで、せっかく基板電位供給器の消費電流を削減しても
、消費電流が増大してしまうという問題点をなくし、前
記基板電位供給器の動作と停止を必要以上に繰り返すこ
となく、基板電位発生器において無駄な消費電流の増大
を防ぐことできる。

【００６８】また、基板電位発生回路を複数個有し、そ
の中で少なくとも一つは待機時用に常に前記基板電位検
出器が動作しており、前記基板電位発生回路の少なくと
も一つは、同一半導体基板上において基板電位検出回路
制御信号発生器で発生された制御信号により、基板電位
検出回路が制御されている構成をとることによって、電
源投入時などセットアップ時間内に短期間で基板電位を
引き下げなければならないときや周辺回路その他で基板
電流が多く生じているときなど負電荷の供給能力の必要
なときには、動作時や電源投入時等であるが、消費電力
は大きいが基板電位への供給能力の大きな基板電位発生
回路を動作させ、消費電力を小さくしなければならない
ときには、待機時などであるが、基板電位への供給能力
は小さいが消費電力は小さい基板電位発生回のみを動作
させる方式をとることにより、動作に対する能力を満た
しつつより一層の低消費電力化を図ることができる。ま
た、基板電位検出回路においても消費電力が常時生じて
いるため、消費電力は大きいが基板電位に対しての反応
速度の速い回路を用い、消費電力を小さくしなければな
らないときには、基板電位に対しての反応速度は遅いが
消費電力は小さい基板電位検出回器のみを動作させる方
式をとることにより、動作に対する能力を満たしつつよ
り一層の低消費電力化を図ることができる。

【００６９】また、基板電位検出回路は、第１の電源電
位と基板電位間で電位を検出する回路と、第１の電源電
位と接地電位間で増幅する回路と、第２の電源電位と接
地電位間で増幅する回路とを有し、第１の電源電位と第
２の電源電位が異なり、第１の電源電位と接地電位間で
増幅する回路の出力信号と、その出力信号と反転信号で
ある第１の電源電位と接地電位間で増幅する回路の出力
信号の間に、ゲートを第１の電源電位とした第１のＮ形
ＭＯＳトランジスタ、第２、第３のＰ形ＭＯＳトランジ
スタ、ゲートを第１の電源電位とした第４のＮ形ＭＯＳ
トランジスタの順に接続し、第２、第３のＰ形ＭＯＳト
ランジスタの接点に第２の電源電位を接続し、第２、第
３のＰ形ＭＯＳトランジスタのゲートを、それぞれ第３
、第２のＰ形ＭＯＳトランジスタのドレインに接続し、
その第２、第３のＰ形ＭＯＳトランジスタのドレイン電
位のどちらかを入力とした第２の電源電位と接地電位間
で増幅する回路の出力を基板電位検出信号として発生す
る構成をとることによって、第１の電源電位が第２の電
源電位より低くとも、貫通電流が生じたままになること
はなくなることにより低消費電力化がはかることができ
る。

【図面の簡単な説明】

【図１】本発明の一実施例における基板電位発生回路の
ブロック図である。

【図２】同実施例における内部電位発生器の回路図であ
る。

【図３】同実施例における基板電位検出器Ａの回路図で
ある。

【図４】同実施例における基板電位検出器の動作特性図
である。

【図５】同実施例における基板電位発生回路の動作特性
図である。

【図６】同実施例における基板電位供給器の回路図であ
る。

【図７】同実施例における基板電位供給器の動作特性図
である。

【図８】同実施例における基板電位検出制御信号発生器
の回路図である。

【図９】同実施例における基板電位検出器Ｂの回路図で
ある。

【図１０】従来の基板電位発生回路のブロック図である
。

【図１１】（ａ）は従来の基板電位検出器の回路図であ
る。（ｂ）は動作特性図である。

【符号の説明】

１１　　内部電位発生回路１２　　基板電位検出器Ａ１３　　基板電位供給器Ａ１４　　基板電位検出器Ｂ１５　　基板電位供給器Ｂ

Claims

【特許請求の範囲】

【請求項１】　　第１の電源電位と基板電位に基づいて
基板電位検出信号を発生させる基板電位検出器と、前記
基板電位検出信号により動作を制御される形の基板電位
供給器を備えた基板電位発生回路において、前記基板電
位供給器が基板電位に負電荷を注入している時の基板電
位の設定電位より、基板電位供給器が停止しているとき
の基板電位の設定電位を高くすることによって、基板電
位供給器が動作中は低い側の基板電位の設定電位まで引
き下げられてから、基板電位供給器の動作が停止され、
基板電位供給器が停止中は高い側の基板電位の設定電位
まで浮き上がってきたときに、基板電位供給器の動作が
開始されるという動作を行うことを特徴とする基板電位
発生回路。
【請求項２】　　請求項１記載の基板電位検出器は、第
１の電源電位と基板電位の間に第１、第２のＭＯＳトラ
ンジスタの並列体と第３、第４のＭＯＳトランジスタを
直列に接続した回路において基板電位を検出し、前記基
板電位供給器が動作中は、第２のＭＯＳトランジスタを
ｏｎ状態にすることにより、基板電位の設定電位を低く
し、前記基板電位供給器の動作が停止しているときは、
第２のＭＯＳトランジスタをｏｆｆ状態にすることによ
り、基板電位の設定電位を高くすることによって、前記
基板電位供給器の動作中か否かで前記基板電位の設定電
位を変えることを特徴とする基板電位発生回路。
【請求項３】　　請求項１記載の第１の電源電位は、同
一半導体基板内において内部降圧器により発生された内
部降圧電圧であることを特徴とする基板電位発生回路。
【請求項４】　　請求項１記載において、基板電位発生
回路を複数個有し、その中で少なくとも一つは待機時用
に常に前記基板電位検出器が動作しており、前記基板電
位発生回路の少なくとも一つは、同一半導体基板上にお
いて基板電位検出回路制御信号発生器で発生された制御
信号により、基板電位検出回路が制御されていることを
特徴とする基板電位発生回路。
【請求項５】　　請求項４記載の基板電位検出器制御信
号発生器は、電源投入時と動作時において前記基板電位
検出器を動作させる信号を発生する回路で、電源電位と
接地電位間にゲートを電源電位と制御信号に接続したＭ
ＯＳトランジスタとの並列体とキャパシタとをこの順に
直列に接続し、電源投入時のみ前記ＭＯＳトランジスタ
との並列体と前記キャパシタとの接続点を低電位とする
ことにより電源投入時の検出を行うことを特徴とする基
板電位発生回路。
【請求項６】　　請求項３記載の基板電位検出器は、第
１の電源電位と基板電位間で電位を検出する回路と、第
１の電源電位と接地電位間で増幅する回路と、第２の電
源電位と接地電位間で増幅する回路とを有し、第１の電
源電位と第２の電源電位が異なり、第１の電源電位と接
地電位間で増幅する回路の出力信号と、その出力信号と
反転信号である第１の電源電位と接地電位間で増幅する
回路の出力信号の間に、ゲートを第１の電源電位とした
第１のＮ形ＭＯＳトランジスタ、第２、第３のＰ形ＭＯ
Ｓトランジスタ、ゲートを第１の電源電位とした第４の
Ｎ形ＭＯＳトランジスタの順に接続し、第２、第３のＰ
形ＭＯＳトランジスタの接点に第２の電源電位を接続し
、第２、第３のＰ形ＭＯＳトランジスタのゲートを、そ
れぞれ第３、第２のＰ形ＭＯＳトランジスタのドレイン
に接続し、その第２、第３のＰ形ＭＯＳトランジスタの
ドレイン電位のどちらかを入力とした第２の電源電位と
接地電位間で増幅する回路の出力を基板電位検出信号と
して発生することを特徴とする基板電位発生回路。