JPH0311659A - 基板バイアス電圧発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 基板バイアス電圧発生回路、特に、半導体メモリ等の集
積回路装置に必要な基板バイアス電圧を所定の電圧範囲
に制御するようにした回路の構成に関し、 消費電力の低減化および回路規模の縮小化を図ると共に
、電源電圧や温度の変動に対して安定した充分に低い基
板バイアス電圧を発生することを目的とし、 半導体基板に所定の基板バイアス電圧を供給するための
発振回路と、該基板バイアス電圧を第１および第２の所
定の検出レベルと比較し、該基板バイアス電圧が該第１
および第２の検出レベルによって規定される範囲から逸
脱した時に検出信号を出力するレベル検出回路と、該検
出信号に応答し、前記基板バイアス電圧が上昇しつつあ
る状態または低下しつつある状態に応じて前記発振回路
を活性状態または不活性状態のいずれかに制御する回路
とを具備するように構成する。

〔産業上の利用分野〕

本発明は、基板バイアス電圧発生回路に関し、特に、半
導体メモリ等の集積回路装置に必要な基（１） （２） 板バイアス電圧を所定の電圧範囲に制御するようにした
回路の構成に関する。

近年のハンドベルト・コンピュータのバッテリ・バック
アップ化に伴い、半導体集積回路のスタンハイ時におけ
る消費電力の低減化が要望されている。

〔従来の技術〕

第４図には従来形の一例としての基板バイアス電圧発生
回路の回路構成が示され、第５図にはその動作タイミン
グが示される。

この基板バイア、スミ圧発生回路は、基板バイアス電圧
のレベル検出回路ａ　（ｐチャネルトランジスタ４１、
抵抗器４２およびｎチャネルトランジスタ４３．４４．
４５）と、該検出回路の出力（ノードｎｌ）に応答する
インバータ４６と、該インノＮ−夕４６の出力（ノード
ｎ２）　　に応答するインバータ４７と、該インバータ
４７の出力（ノードｎ３）　　に応答するタイマ用リン
グ発振器ｂ（ナントゲート４８およびインバータ４９〜
５４）と、インバータ４６の出力およびタイマ用リング
発振器すの出力（ノードｎ５）　に応答する状態ラッチ
Ｃ（ナントゲート５５．５６）と、該状態ラッチの出力
（ノードｎ？）　　に応答するキャパシタ駆動用リンク
発振器ｄと、該リング発振器ｄの出力（ノードｎ８）　
　に応答するＭＯＳキャパシタ６０と、該キャパシタに
接続されたｎチャネルトランジスタ６１および６２とか
ら構成されている。基板ノくイアスミ圧ＶＢＩＩはトラ
ンジスタ６２のドレインから取り出されろようになって
いる。

第４図の構成においてＶｓｓの電位をＯｖ、トランジス
タ４４．４５の各スレッショルドレベルをｖｔｈ　とす
ると、トランジスタ４３のゲート・ソース間にかかる電
圧はＶＢＢ　　２　Ｖｔｈ　となる。従って、この電圧
（ＶＢｌｌ　−２ｖｔｈ）　−ｈ＜　）ランジスク４３
のスレッショルドレベルを越える程度に該基板）＜イア
スミ圧ＶＢＨのレベルが低い時は該トランジスタ４３は
オン状態を維持するので、ノードｎ１の電位は”　Ｌ　
”レベルを呈する。逆に、基板バイアス電圧ＶＢＢがこ
のしきい値（第５図にｖｌで示される）よりも高い場合
には、トランジスタ４３はカットオフ状態となり、ｐ（
３） （４） チャネルトランジスタ４１のオンによってノードｎ１の
電位は゛Ｉ］′″レベルに引き上げられる。つまり、レ
ベル検出回路ａは、基板バイアス電圧ＶＢＢのレベルが
所定の検出レベルｖ１よりも高いかまたは低いかを検出
する機能を有している。

第５図を参照すると、基板バイアス電圧Ｖ［ｌ［ｌが検
出レベルＶ、よりも低い場合、ノードｎ１のレベルは゛
Ｌ″レベルを呈するので、ノードｎ２〜ｎ７のレベルは
それぞれ’）ｌ”、　”Ｌ”、　”Ｈ”、　”Ｈ”、　
’Ｔ’、　’Ｔ’となる。

ノードｎ７が゛′Ｌ″レベルの時、ノードｎ８は”Ｈ″
″″レベル定化されるので、発振は起こらない。つまり
、基板バイアス電圧発生回路は「不活性状態」を維持す
る。

基板バイアス電圧ＶＢＢが徐々に上昇して検出レベルｖ
１を越えると、トランジスタ４３のカットオフによりノ
ードｎ１のレベルは゛′Ｈ′″レベルに変化する。

これによって、ノードｎ２は゛Ｌ″レベルに変化し、こ
れを受けてノードｎ３は”　Ｈ”レベルに、ノードｎ４
は”　Ｌ　”レベルに変化し、またノードｎ７は゛Ｈ″
レベルに変化する。これによってリング発振器ｄが活性
化されて発振を開始し、キャパシタ６０を駆動すること
により負の基板バイアス電圧ｖａｎが発生される。つま
り、基板バイアス電圧発生回路は「活性状態」となる。

これによって、基板バイアス電圧ＶＢＢは低下し始める
。

一方、ノードｎ４が゛ビレベルに変化すると、その変化
は６段のインパーク４９〜５４の動作遅延に相当する分
だけ遅れて最終段のインバータ５４の出力端（ノードｎ
５）　に現れる。この時点で、状態ラッチ内のノードＮ
６のレベルは゛′■″レベルに立ち上がり、状態ラッチ
Ｃの出力（ノードｎ７）は”　Ｌ　”レベルに立ち下が
る。これによって、基板バイアス電圧発生回路は「不活
性状態」に戻り、基板バイアス電圧ＶＢＢは上昇し始め
る。

なお、基板バイアス電圧ＶＢＢが低下しつつある過程に
おいて検出レベルｖ１を下回った時点でノードｎ１は゛
′Ｌ″レベルに低下し、これを受けてノードｎ２は’Ｈ
”レベルに、ノードｎ３は゛Ｌ″レベルに、ノードｎ４
は”Ｈ″ルベル変化する。このノードｎ４の変化は、イ
ンバータ４９〜５４の動作遅延に相当する（５） （６） 分だけ遅れてノートｎ５に現れる（”Ｌ’″→”　Ｈ”
　）。以降、上述した動作が同様に繰り返される。

第４図の構成では、活性状態の期間が数ｍ５ｅＣ〜数μ
ｓｅｃであるのに対して不活性状態の期間が数百μｓｅ
ｃとなるように各素子の値が設定されており、それによ
って２つのリング発振器すおよびｄの消費電力を抑制す
るようにしている。

〔発明が解決しようとする課題〕

上述した従来形の構成によれば、基板バイアス電圧発生
回路の活性化の開始（発振の開始）はレベル検出回路ａ
の検出動作に依存して決定され、その活性状態の終了（
発振の停止）はタイマ用リング発振器すのタイマ動作に
依存して決定されるようになっている。すなわち、基板
バイアス電圧ＶＢＢの一番深い電位（第５図にＶｎで示
される）はタイマ用リング発振器すのタイマ動作に依存
して規定される。

しかしながら、電源電圧や温度の変動に起因してこの電
位Ｖｎは不安定となるため、以下の問題点が生じる。例
えば基板バイアス電圧が深くなり過ぎる（Ｖ＋＋＋＋＜
Ｖｎ）　　と、トランジスタセル部分の空乏層が伸びる
ため、セル容量が減少し、それによってリフレッシュ特
性が悪くなるという不都合が生じる。逆に、基板バイア
ス電圧が浅くなり過ぎる（ｖＢＢ＞ｖｎ）　　と、第５
図の基板バイアス電圧ＶＢＨの波形図から明らかなよう
に「不活性状態」の期間が相対的に短くなるため、リン
グ発振器による消費電力が増大するという問題が生じる
。

また、タイマ用リング発振器すで計測される時間は数ｍ
５ｅｃ〜数μｓｅＣ程度必要なためチップ上では比較的
長い遅延用ラインを必要とし、しかも消費電力を低減す
るためにｇ。を抑制した長チャネルのトランジスタを使
用することが多いため、チップ上に占める回路全体の面
積が増大するという不都合が生じる。

本発明は、上述した従来技術における課題に鑑み創作さ
れたもので、消費電力の低減化および回路規模の縮小化
を図ると共に、電源電圧や温度の変動に対して安定した
充分に低い基板バイアス電（７） （８） 圧を発生することができる回路を提供することを目的と
している。

〔課題を解決するだめの手段〕

第１図の原理ブロック図に示されるように、本発明によ
る基板バイアス電圧発生回路は、半導体基板に所定の基
板バイアス電圧ＶＢＢを供給するための発振回路１と、
該基板バイアス電圧を第１および第２の所定の検出レベ
ルＶ１、　Ｖ２　と比較し、該基板バイアス電圧が該第
１および第２の検出レベルによって規定される範囲から
逸脱した時に検出信号Ｏ３を出力するレベル検出回路２
と、該検出信号に応答し、前記基板バイアス電圧が上昇
しつつある状態または低下しつつある状態に応じて前記
発振回路を活性状態または不活性状態のいずれかに制御
する回路３とを具備することを特徴とする。

〔作用〕

上述した構成によれば、発振動作の開始（発振回路の活
性化）と発振動作の停止（発振回路の不活性化）は共に
レベル検出回路２の検出動作に依存して決定されるよう
になっている。従って、基板バイアス電圧νＢＢは２つ
の検出レベルＶ１、　Ｖ２によって規定される範囲内に
リミット（制御）され、それによって、電源電圧や温度
の変動による影響を受けることなく安定した充分に低い
基板バイアス電圧を発生することができる。また、従来
形に見られたような発振停止のためのタイマ用リング発
振器を必要としないので、消費電力の低減化と回路規模
の縮小化に有利である。

なお、本発明の他の構成上の特徴および作用の詳細につ
いては、添付図面を参照しつつ以下に記述される実施例
を用いて説明する。

〔実施例〕

第２図には本発明の一実施例としての基板バイアス電圧
発生回路の回路構成が示される。

同図において、高電位の電源ラインＶｃｃ（５Ｖ）　　
と基板バイアス電圧ラインＶＢＢの間にはｐチャネルト
ランジスタ１１、抵抗器１２および３つのｎチャネ（９
） （１０） ルトランジスタ１３．１４．１５が直列に接続されてい
る。トランジスタ１１および１３の各ゲートは低電位の
電源ラインＶｓｓ　（ＯＶ）　　に接続され、トランジ
スタ１４および１５の各ゲートはそれぞれのドレインに
接続されている。同様に、電源ラインＶｃｃと基板バイ
アス電圧ラインＶ［ｌＢの間にはｎチャネルトランジス
タ１６、抵抗器１７および４つのｎチャネルトランジス
タ１８．１９．２０．２１が直列に接続されている。

トランジスタ１６および１８の各ゲートは電源ラインＶ
ｓｓに接続され、トランジスタ１９〜２１の各ゲートは
それぞれのドレインに接続されている。１１〜２１の各
構成要素によって基板バイアス電圧のレベル検出回路Ａ
が構成され、これは、第１図のレベル検出回路２ピ対応
している。

トランジスタ１３のドレイン（ノードＮｌ）　　はイン
バータ２２の入力端に接続され、トランジスタ１８のド
レイン（ノードＮ３）　　はナントゲート２４の一方の
入力端に接続されている。インパーク２２の出力端（ノ
ードＮ２）　　はナントゲート２３の一方の入力端に接
続されており、該ナントゲート２３の出力端（）−ドＮ
４）　　はナントゲート２４の他方の入力端に接続され
、該ナントゲート２４の出力端（ノードＮ５）　はナン
トゲート２３の他方の入力端に接続されている。

ナントゲート２３および２４によって状態ラッチＢが構
成され、この状態ラッチは、インバータ２２と共に第１
図の制御回路３に対応している。

ナントゲート２３の出力端はナントゲート２５の一方の
入力端に接続されており、該ナントゲート２５の出力端
はインバータ２６および２７を介して該ナントゲートの
他方の入力端に接続されている。インバータ２７の出力
端（ノードＮ６）　はＭＯＳキャパシタ２８を介してｎ
チャネルトランジスタ２９のゲートおよびドレインなら
びにｎチャネルトランジスタ３０のソースに接続されて
いる。トランジスタ２９のソースは電源ラインＶｓｓに
接続され、トランジスタ３０のゲートはそのドレインに
接続されている。

このトランジスタ３０のドレインから基板バイアス電圧
ＶＢＢが取り出されるようになっている。２５〜２７の
各ゲートによってキャパシタ駆動用リング発振器Ｃが構
成され、このキャパシタ駆動用リング（１１） （１２） 発振器は、２８〜３０の各構成要素と共に第１図の発振
回路１に対応している。

第２図の構成においてトランジスタ１４．１５の各スレ
ッショルドレベルをｖｔｈとすると、トランジスタ１３
のゲート・ソース間にかかる電圧はＶＩＩＩＩ２　Ｖｔ
ｈ　となる。従ッテ、コノ電圧（ＶＢＢ　　２　Ｖｔｈ
）　カトランジスタ１３のスレッショルドレベルを越え
る程度に該基板バイアス電圧ＶＢＥのレベルが低い時は
トランジスタ１３はオン状態を維持するので、ノードＮ
１の電位は゛Ｌ″レベルを呈する。逆に基板バイアス電
圧ＶＢＢがこのしきい値（第３図にｖＩで示される）よ
りも高い場合には、トランジスタ１３はカットオフ状態
となり、トランジスタ１１のオンによってノードＮ１の
電位は゛′■″ルベルに引き上げられる。つまり、１１
〜１５の各構成要素により、基板バイアス電圧ＶＢＨの
レベルが所定の検出レベルＶよりも高いかまたは低いか
が検出される。

同様に、トランジスタ１９〜２１の各スレッショルドレ
ベルをｖｔｈ　とすると、トランジスタ１８のゲート・
ソース間にかかる電圧はＶＢＢ　　３　Ｖｔｈ　となる
。

従って、この電圧（ＶＢＢ　　３Ｖｔｈ）がトランジス
タ１８のスレッショルドレベルを越える程度に該基板バ
イアス電圧ＶＢＨのレベルが低い時はトランジスタ１８
はオン状態を維持するので、ノードＮ３の電位は”Ｌ″
ルベル呈する。逆に基板バイアス電圧ＶＢＢがこのしき
い値（第３図にｖ２で示される）よりも高い場合には、
トランジスタ１８はカットオフ状態となり、トランジス
タ１６のオンによってノードＮ３の電位は”Ｈ″ルベル
なる。つまり、１６〜２１の各構成要素により、基板バ
イアス電圧ＶＢＨのレベルが所定の検出レベルｖ２より
も高いかまたは低いかが検出される。

このように、レベル検出回路Ａは、基板バイアス電圧Ｖ
ＢＢが変動する過程において２つの異なる検出レベルＶ
、およびＶ２　（０＞ｖ、　＞Ｖ２）を検出する機能を
有している。各検出レベルと基板バイアス電圧ＶＢＨの
大きさとの大小関係に応じてノードＮ１およびＮ３のレ
ベルは以下のように確定する。

（１）　　Ｏ＞　ＶＢＢ＞Ｖｌ（７）場合トランジスタ
１３および１８の各ゲート・ソース間（１３） （１４） にかかる電圧はそのスレッショルドレベルの大きさより
も小さくなるため、各トランジスタ１３．１８はカット
オフ状態となり、それぞれ対応するｐチャネルトランジ
スタ１１．１６のオンによって各ノードＮＬ　Ｎ３のレ
ベルは”　Ｈ”レベルトする。

（２）　Ｖ、＞　ＶＢＢ＞Ｖ２の場合 トランジスタ１３のゲート・ソース間にかかる電圧はそ
のスレッショルドレベルの大きさよりも大きくなるため
、該トランジスタ１３はオンし、それによってノードＮ
１のレベルは゛ビレベルとなる。

一方、トランジスタ１８については、依然としてそのゲ
ート・ソース間にかかる電圧はスレッショルドレベルの
大きさよりも小さいため、カットオフ状態を維持し、ノ
ードＮ３のレベルはパ１Ｆルベルに維持される。

（３）　Ｖ２＞　ＶＢＨの場合 トランジスタ１３および１８の各ゲート・ソース間にか
かる電圧はそのスレッショルドレベルの大きさよりも大
きくなるため、各トランジスタ１３．１８は共にオン状
態となり、各ノードＮ１、Ｎ３のレベルは共に゛′シ′
″レベルを呈する。

第３図には第２図回路の動作タイミングの一例が示され
る。

同図に示されるように、基板バイアス電圧ＶＢＢが上昇
しつつある過程において検出レベルｖ１を越えると、ノ
ードＮ１のレベルが”　Ｈ”レベルに立ち上がり、ノー
ドＮ２のレベルは゛Ｌ″レベルに立ち下がる。ノードＮ
３のレベルは”Ｈ″ルベルあるので、状態ラッチＢの出
力（ノードＮ４）は”　Ｉ（”レベルに立ち上がり、ノ
ードＮ５のレベルはパピレベルに立ち下がる。ノードＮ
４のレベルが”　ＩＩ　”レベルになると、リング発振
器Ｃが活性化されて発振を開始し、キャパシタ２８を駆
動することにより負の基板バイアス電圧ｖＢ［ｌが発生
される。つまり、基板バイアス電圧発生回路は「活性状
態」となる。これによって、基板バイアス電圧ＶＢＢは
徐々に低下していく。

基板バイアス電圧ＶＢＢが検出レベルｖ１を下回った時
点で、トランジスタ１３のオンによりノードＮｌのレベ
ルは゛′Ｉ、′″レベルに立ち下がり、ノードＮ２の（
１５） （１６） レベルは゛′Ｈ′″レベルに立ち上がる。

次いで、基板バイアス電圧ν、Ｂが低下しつつある過程
において検出レベルｖ２を下回ると、トランジスタ１８
のオンによってノードＮ３のレベルは゛ビレベルに立ち
下がり、ノードＮ５のレベルは゛′Ｈ′″レベルに立ち
上がる。ノードＮ２のレベルは”　＋＋　”レベルにあ
るので、状態ラッチＢの出力（ノードＮ４）は゛′Ｌ″
レベルに立ち下がる。これによって、リング発振器Ｃは
その発振を停止する。つまり、基板バイアス電圧発生回
路は「不活性状態」となる。

これによって、基板バイアス電圧ｖ０のレベルは徐々に
上昇していく。

基板バイアス電圧ＶＢＢが検出レベルｖ２を上回った時
点で、トランジスタ１８のカットオフとトランジスタ１
６のオンによりノードＮ３のレベルはパＨ′ルベルに立
ち上がる。

以降同じような動作が繰り返され、基板バイアス電圧Ｖ
ＢＢが２つの検出レベルｖｌおよびｖ２の間で維持され
るように、発振回路は活性状態または不活性状態のいず
れかに制御される。

以下の表に、基板バイアス電圧ＶＢＨの変化に対する回
路の状態が示される。

表 〔発明の効果〕 以上説明したように本発明によれば、電源電圧や温度の
変動による影響を受けることなく安定した充分に低い基
板バイアス電圧を発生することができ、半導体メモリ等
の集積回路装置のチップ面積の減少と信頼性の向上に寄
与するところが大きい。また、従来形に見られたような
発振停止のためのリング発振器を必要としないので、消
費電力の低減化と回路規模の縮小化に一層有利である。

（１７） （１８）

【図面の簡単な説明】

第１図は本発明による基板バイアス電圧発生回路の原理
ブロック図、 第２図は本発明の一実施例としての基板バイアス電圧発
生回路の構成を示す回路図、 第３図は第２図回路の動作タイミング図、第４図は従来
形の一例としての基板バイアス電圧発生回路の構成を示
す回路図、 第５図は第４図回路の動作タイミング図、である。 （符号の説明） １・・・発振回路、２・・・レベル検出回路、３・・・
制御回路、ＶＢＢ・・・基板バイアス電圧、Ｖ１、　Ｖ
２・・・所定の検出レベル、０Ｓ・・・検出信号。 （１９） 第４図回路の動作タイミング図 ３７１−

Claims (1)

1. 【特許請求の範囲】 半導体基板に所定の基板バイアス電圧（Ｖ＿Ｂ＿Ｂ）を
   供給するための発振回路（１）と、 該基板バイアス電圧を第１および第２の所定の検出レベ
   ル（Ｖ＿１、Ｖ＿２）と比較し、該基板バイアス電圧が
   該第１および第２の検出レベルによって規定される範囲
   から逸脱した時に検出信号（ＤＳ）を出力するレベル検
   出回路（２）と、 該検出信号に応答し、前記基板バイアス電圧が上昇しつ
   つある状態または低下しつつある状態に応じて前記発振
   回路を活性状態または不活性状態のいずれかに制御する
   回路（３）とを具備することを特徴とする基板バイアス
   電圧発生回路。