JP2841917B2

JP2841917B2 - 基板電位発生回路

Info

Publication number: JP2841917B2
Application number: JP3118253A
Authority: JP
Inventors: 晃徳柴山
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1991-05-23
Filing date: 1991-05-23
Publication date: 1998-12-24
Anticipated expiration: 2013-12-24
Also published as: JPH04345061A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体集積回路に用いる
基板電位発生回路に関し、特に基板電位供給器の動作を
制御する制御信号発生器に関するものである。

【０００２】

【従来の技術】従来、半導体基板上に形成された回路に
より、外部から供給される電源電圧と逆極性の設定電圧
を発生し、基板に供給するための電源として用いる基板
電位発生回路は、第１の電源電位と基板電位との入力よ
りなる基板電位検出器101と、その基板電位検出器101の
出力信号である基板電位検出信号により動作を制御され
る形の、基板電位を供給する基板電位供給器102とから
成り、そのブロック図を図10に示す。

【０００３】以上のように構成された従来の基板電位発
生回路の動作について説明する。先ず、基板電位検出器
の動作について説明する。図11Ａは従来の基板電位検出
器の回路図であり、図11Ｂは従来の基板電位検出器の特
性を表わしたグラフである。図11において、基板電位検
出器101は、Ｐ形ＭＯＳトランジスタＱｐ81と、Ｎ形Ｍ
ＯＳトランジスタＱｎ81と、ゲ−ト,ドレイン間を短絡
したＮ形ＭＯＳトランジスタＱｎ82を直列に接続して成
り、ＭＯＳトランジスタＱｐ81,Ｑｎ81の両ゲートは接
地電位Ｖ_SSに接続されていると共に、ＭＯＳトランジス
タＱｐ81のソ−ス電位は第１の電源電位Ｖ_REFとされ、
トランジスタＱｎ82のソ−ス電位は基板電位Ｖ_BBとされ
ている。

【０００４】前記の基板電位検出器の動作について説明
する。まず、ＭＯＳトランジスタＱｐ81は、前述のよう
にゲート電位が接地電位Ｖ_SSであり、ソ−ス電位が第１
の電源電位Ｖ_REFであって、そのゲ−ト,ソ−ス間電圧は
ＭＯＳトランジスタＱｐ81のスレッシュホ−ルド電圧よ
り低い電位であるので、ドレイン電流Ｉｄｐ81が流れて
いる。いま、基板電位Ｖ_BBが接地電位Ｖ_SSより低い、設
定電位以下に引き下げられたとすると、トランジスタＱ
ｎ82はｏｎ状態になると共に、このｏｎ状態により接点
86の電位（つまりＭＯＳトランジスタＱｎ81のソ−ス電
位）がこのＭＯＳトランジスタＱｎ81のスレッシュホ−
ルド電圧より引き下げられるので、このトランジスタＱ
ｎ81もｏｎ状態になる。その結果、３個のトランジスタ
Ｑｐ81,Ｑｎ81,Ｑｎ82のｏｎ状態によりＭＯＳトランジ
スタＱｐ81及びＱｎ81のドレイン電位、つまり基板電位
検出信号85は基板電位供給器の動作を停止させるために
十分に低い電位となる。

【０００５】これに対し、基板電位Ｖ_BBが上記の設定電
位より高い電圧に浮き上がったときには、ＭＯＳトラン
ジスタＱｎ82によってそのドレイン電位を引き下げる電
位差が小さくなるために、ＭＯＳトランジスタＱｎ81の
ゲート,ソ−ス間電圧はそのスレッシュホ−ルド電圧よ
りも低い電圧又は僅かに高い電圧に留まるので、このＭ
ＯＳトランジスタＱｎ81はｏｆｆ状態又は微少な電流し
か流せない。このため０または微少な電流である、ＭＯ
ＳトランジスタＱｎ81のドレイン電流Ｉｄｎ81と、ＭＯ
ＳトランジスタＱｐ81のドレイン電流Ｉｄｐ81とが等し
くなるまで、両ＭＯＳトランジスタＱｐ81,Ｑｎ81のド
レイン電圧である基板電位検出信号が高くなるため、こ
の基板電位検出信号は第１の電源電位Ｖ_REFまたは第１
の電源電位より僅かに低く、基板電位供給器を動作させ
るために十分に高い電位となる。

【０００６】以上の説明から、基板電位検出器101は第
１の電源電位Ｖ_REFと基板電位供給器102により発生され
た基板電位Ｖ_BBに基づいて、実際の基板電位Ｖ_BBが設定
電位以下のときには、基板電位供給器102の動作を停止
させるだけ低電位の基板電位検出信号を出力し、実際の
基板電位が設定電位以上のときには、基板電位供給器10
2を動作させるだけ高電位の基板電位検出信号を出力す
ることにより、基板電位が設定電位に達しているか否か
を検出する。

【０００７】また、基板電位供給器102は動作を基板電
位検出信号によって制御されているが、基板電位検出信
号が高レベルの時には、基板電位が基板に電荷を供給す
るトランジスタのスレッシュホールド電圧より電源電圧
だけ低い電圧になるまで、基板に対して負電荷を供給
し、基板電位検出信号が低レベルの時には、基板電位供
給器の動作を停止することによって、基板に対して負電
荷を供給するのを停止することにより、基板電位がより
低くなるのを防ぐ。

【０００８】以上の説明により、従来の基板電位発生回
路は、基板電位検出器において第１の電源電位と基板電
位Ｖ_BBに基づいて、基板電位Ｖ_BBが設定電位以上のとき
には、高電位の基板電位検出信号を出力することによ
り、基板電位供給器を動作させ、高電位の基板電位検出
信号が出力されている間中、基板電位Ｖ_BBを引き下げて
いく。また、基板電位Ｖ_BBが設定電位以下まで引き下げ
られた後、低電位の基板電位検出信号を出力し、基板電
位供給器の動作を止めることにより、基板電位Ｖ _BBを設
定した電位にする事が出来る。再び基板電位Ｖ_BBが設定
電位以上まで高くなったときには、高電位の基板電位検
出信号を出力することにより、基板電位供給器を動作さ
せ、基板電位Ｖ_BBを設定電位までまで引き下げることを
繰り返しことにより、基板電位Ｖ_BBを設定した電位する
事が出来る。

【０００９】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、前記基板電位供給器の動作を制御してい
る前記基板電位検出信号を、基板電位Ｖ_BBのある一点の
設定電位に基づいて決定していたために、基板電位Ｖ_BB
が設定電位付近では、基板電位Ｖ_BBが設定電位より低く
なれば基板電位供給器の動作を止め、基板電位Ｖ_BBが前
記設定電位より高くなれば基板電位供給器の動作を開始
することになる。よって、基板電位Ｖ_BBの一点の設定電
位の上下で、基板電位供給器を動作させたり、停止させ
たりすることにより、この動作と停止の繰り返し回数が
多くなってしまうので、動作と停止の切り替えに伴っ
て、信号線及びトランジスタ等の容量の充放電電流等な
どで、せっかく基板電位供給器の消費電流を削減して
も、消費電流が増大してしまうという問題点を有してい
た。

【００１０】本発明は上記問題点に鑑み、基板電位供給
器の動作と停止を必要以上に繰り返すことなく、無駄な
消費電流の増大を防ぐことが可能な基板電位発生器を提
供することを目的とする。

【００１１】

【課題を解決するための手段】上記問題点を解決するた
めに本発明の基板電位発生回路は、半導体基板内におい
て内部降圧器により発生された外部電源電圧の依存性が
少ない内部降圧電圧と基板電位に基づいて基板電位検出
信号を発生させる基板電位検出器と、前記基板電位検出
信号により動作を制御される形の基板電位供給器を備え
た基板電位発生回路において、前記基板電位供給器が基
板電位に負電荷を注入している時の基板電位の設定電位
より、基板電位供給器が停止しているときの基板電位の
設定電位を高くすることによって、基板電位供給器が動
作中は低い側の基板電位の設定電位まで引き下げられて
から、基板電位供給器の動作が停止され、基板電位供給
器が停止中は高い側の基板電位の設定電位まで浮き上が
ってきたときに、基板電位供給器の動作が開始されると
いう動作を行うという構成を備えたものである。

【００１２】

【作用】本発明は上記した構成によって、基板電位検出
器は基板電位ＶBBの一点の設定電位により基板電位検出
信号を決定するのではなく、基板電位供給器が動作して
いるとき、つまり基板電位ＶBBに負電荷を注入している
時の基板電位ＶBBの設定電位より、基板電位供給器が停
止しているときの基板電位ＶBBの設定電位を高くするこ
とによって、基板電位供給器が動作中は低い側の基板電
位ＶBBの設定電位まで引き下げられてから、基板電位供
給器の動作が停止され、基板電位供給器が停止中は高い
側の基板電位ＶBBの設定電位まで浮き上がってきたとき
に、基板電位供給器の動作が開始されるという動作を行
う。以上のように基板電位発生器が動作するため基板電
位ＶBBはヒステリシス特性を示すこととなる。これによ
り、頻繁に、動作と停止を繰り返すことなく、動作と停
止の切り替えに伴って、信号線及びトランジスタ等の容
量の充放電電流等などで、せっかく基板電位供給器の消
費電流を削減しても、無駄な消費電流が増大してしまう
ということがなくなり、低消費電力化された基板電位発
生器の回路構成を実現することとなる。また本発明は、
外部電源電圧の依存性が少ない内部降圧電圧に基づいて
基板電位を検出しているので、外部電源電圧の依存性が
少ない基板電位を発生させることが可能となる。

【００１３】

【実施例】以下本発明の一実施例の基板電位発生器につ
いて、図面を参照しながら説明する。図１は本発明の実
施例における基板電位発生回路のブロック図である。

【００１４】図１における基板電位発生器は、内部電圧
発生器11と、電源投入後は常に動作している基板電位検
出器Ａ(12)と、この基板電位検出器Ａ(12)により動作を
制御される基板電位供給器Ａ(13)及び、制御信号により
動作を制御される基板電位検出器Ｂ(14)と、この基板電
位検出器Ｂ(14)により動作を制御される基板電位供給器
Ｂ(15)と、この基板電位検出器Ｂ(14)の動作を制御する
制御信号を発生する基板電位検出器制御信号発生器(16)
により構成されている。両基板電位検出器Ａ、Ｂ(12,1
4)は、内部電圧発生器11により発生される内部降圧電圧
を第１の電源電位とし、この第１の電源電位と基板電位
Ｖ_BBとに基づいて基板電位を検出する。また、基板電位
供給器Ａ、Ｂ(13,15)はそれぞれ、両基板電位検出器
Ａ、Ｂ(12,14)のそれぞれの、出力信号である基板電位
検出信号Ａ、Ｂにより、動作を制御され、基板に負電荷
を供給したり、負電荷を供給を停止したりする。

【００１５】以後、このように構成された基板電位発生
器の動作について、各ブロックごとに動作を説明するこ
とにより、全体の動作について説明する。

【００１６】まず、内部電位発生器について説明する
と、図２は外部電源電圧Ｖ_CCの依存性の少ない内部電圧
を発生させるための内部電圧発生器11である。この内部
降圧器11は、接地電位Ｖ_SSより所定電位だけ高く、外部
電源電圧Ｖ_CCに対して依存性の少ない一定の基準電位を
発生させる。また、その基準電位と比較して内部降圧電
位を発生させることにより、その内部降圧電位も外部電
源電圧Ｖ_CCに対して依存性の少ない一定の電位となる。
この内部電圧発生器11は基準電圧発生器21と供給器22か
ら構成されている。

【００１７】まず、基準電圧発生器21の動作について説
明する。基準電圧発生器21は、３個のトランジスタＱｐ
21とＱｐ22とＱｎ21及び３個のトランジスタＱｐ23とＱ
ｎ22とＱｎ23は各々この順に直列に接続されており、外
部電源電圧Ｖ_CCに対し互いに並列の関係を有している。
更にトランジスタＱｐ23のソース，ドレイン間にはゲー
ト,ドレイン間を短絡させたトランジスタＱｐ24のダイ
オードとトランジスタＱｐ25のダイオードの直列体が接
続された構成になっている。トランジスタＱｐ21〜Ｑｐ
25及びトランジスタＱｎ21〜Ｑｎ23は全て飽和領域で動
作させる。基準電圧発生器21では、基準電位の電位が外
部電源電位Ｖ_CCに対して依存性が小さいように構成され
ている。

【００１８】以下、この構成を具体的に説明する。接点
201の電位をほぼ一定とすると、トランジスタＱｎ21は
ゲート電位が接点201で一定電位であるので飽和領域で
動作し、且つそのソース電位が接地電位Ｖ_SSであってそ
のゲート,ソース間電圧はほぼ一定であるために、その
トランジスタＱｎ21のドレイン電流Ｉｄｎ21はほぼ一定
である。また、トランジスタＱｐ21とＱｐ22とＱｎ21と
の各々のドレイン電流Ｉｄｐ21,Ｉｄｐ22,Ｉｄｎ21が相
等しいときのトランジスタＱｐ22のドレイン電位及びゲ
ート電圧が定常状態における接点202の電位である。従
って、定常状態におけるトランジスタＱｐ21とＱｐ22と
の両ドレイン電流Ｉｄｐ21,Ｉｄｐ22はほぼ一定であ
る。一方、これのトランジスタＱｐ21とＱｐ22の両ドレ
イン電流Ｉｄｐ21,Ｉｄｐ22はその飽和領域での動作に
より、その各々のゲート,ソース間電圧によりほぼ決定
されるので、これらのドレイン電流Ｉｄｐ21とＩｄｐ22
が前記のようにほぼ一定であると、トランジスタＱｐ21
及びＱｐ22のゲート,ソース間電圧はほぼ一定である。
以上のことから、トランジスタＱｐ21のソースとトラン
ジスタＱｐ22のゲートの間の電位差である、接点202と
外部電源電圧Ｖ_CCの間の電位差はほぼ一定である。

【００１９】また、トランジスタＱｐ23のゲート,ソー
ス間電圧は、前記のように接点201と外部電圧Ｖ_CCとの
間の電位差であってほぼ一定であるので、このトランジ
スタＱｐ23のドレイン電流Ｉｄｐ23はその飽和領域での
動作によりほぼ一定である。更に、トランジスタＱｐ23
とＱｎ22とＱｎ23の各々のドレイン電流Ｉｄｐ23，Ｉｄ
ｎ22及びＩｄｎ23が等しいときのトランジスタＱｎ22の
ドレイン電位及びゲート電圧が定常状態における接点20
1の電位である。従って、定常状態におけるトランジス
タＱｎ22とＱｎ23の両ドレイン電流Ｉｄｎ22及びＩｄｎ
23はほぼ一定である。一方、これらのトランジスタＱｎ
22及びＱｎ23は、その飽和領域での動作によりそのゲー
ト,ソース間電圧によりほぼ決定されるので、これらの
両ドレイン電流Ｉｄｎ22及びドレイン電流Ｉｄｎ23が前
記のようにほぼ一定であると、それらのゲート,ソース
間電圧はほぼ一定である。以上のことから、トランジス
タＱｎ22のゲートとトランジスタＱｎ23のソースと間の
電位差である接点201と接地電位Ｖ_SSの間の電位差はほ
ぼ一定である。

【００２０】以上説明したように、基準電位発生器21
は、前記のような構成のフィードバック回路になってい
るので、前述の説明により接点202は外部電源電位Ｖ_CC
より所定電位だけ低い一定電圧になると共に、接点201
の電位は接地電位Ｖ_SSより所定電位だけ高い一定電位の
基準電位になることが判る。

【００２１】次に、供給器22の動作について説明する。
この供給器22は、Ｐ形ＭＯＳトランジスタＱｐ26〜27及
びＮ形ＭＯＳトランジスタＱｎ24〜26により構成されて
いる差動増幅器と、ＭＯＳトランジスタＱｐ28による出
力回路部よりなる。まず、前記差動増幅器であるが、Ｍ
ＯＳトランジスタＱｐ26,Ｑｐ27は互いにソース,ゲート
をそれぞれ共通の電位とした構成になっている。従っ
て、両トランジスタＱｐ26とＱｐ27のドレイン電流Ｉｄ
ｐ26,Ｉｄｐ27は互いに等しくカレントミラーになって
いる。また、ＭＯＳトランジスタＱｎ24のゲ−ト電位
は、前記した外部電源電位Ｖ_CCに対して依存性の少ない
基準電位になっており、一方、ＭＯＳトランジスタＱｎ
25のゲ−ト電位は、内部降圧電位となっている。そし
て、基準電位と内部降圧電位との比較により、接点203
の電位、つまりＭＯＳトランジスタＱｐ28のゲ−ト電位
である接点203の電位を変化させる構成として、出力回
路部からの出力電流を制御する回路方式となっている。
供給器22の動作について、基準電位と内部降圧電位と
が等しい時と比較して説明する。まず、内部降圧電位
（ＭＯＳトランジスタＱｎ25のゲ−ト電位）が基準電位
（ＭＯＳトランジスタＱｎ24のゲ−ト電位）より低い場
合には、ＭＯＳトランジスタＱｎ25のドレイン電流Ｉｄ
ｎ25が減少することにより、ＭＯＳトランジスタＱｐ27
のドレイン電位及びＭＯＳトランジスタＱｎ25のドレイ
ン電位である接点204の電位が上昇する。つまり、ＭＯ
ＳトランジスタＱｐ26及びＱｐ27のゲ−ト電位が上昇す
るため、ＭＯＳトランジスタＱｐ26のゲ−ト,ソ−ス間
電圧が減少するのでドレイン電流Ｉｄｐ26は減少する。
よって、ＭＯＳトランジスタＱｐ26及びＱｎ24のドレイ
ン電位である接点203の電位が降下する。この結果、こ
の接点203の電位であるＭＯＳトランジスタＱｐ28のゲ
−ト電位の降下により、そのゲート,ソ−ス間電圧が増
大し、そのドレイン電流Ｉｄｐ28が増加することにな
る。

【００２２】これに対し内部降圧電圧が基準電圧より高
い場合には、前記とは逆にＭＯＳトランジスタＱｎ25の
ドレイン電流Ｉｄｎ25が増加して、接点204の電位が降
下するので、ＭＯＳトランジスタＱｐ26のゲ−ト,ソ−
ス間電圧が増加し、そのドレイン電流Ｉｄｐ26が増加す
る。そのため、接点203の電位が上昇するので、ＭＯＳ
トランジスタＱｐ28のゲ−ト,ソ−ス間電圧が減少し、
ＭＯＳトランジスタＱｐ28のドレイン電流Ｉｄｐ28が減
少する。特に、内部降圧電位が予め設定した設定電位に
達したときには、接点203の電位がＭＯＳトランジスタ
Ｑｐ28をｏｆｆ動作させるまで上昇し、その設定電圧を
越える上昇を阻止するので、内部降圧電位をその設定電
位に保つことができる。

【００２３】次に、本発明の実施例における基板電位発
生回路を構成する基板電位検出器Ａの動作について説明
する。図３は、基板電位発生回路を構成する基板電位検
出器Ａの回路図を示すものである。図３において、基板
電位検出器Ａは、Ｐ形ＭＯＳトランジスタＱｐ11〜Ｑｐ
17と、Ｎ形ＭＯＳトランジスタＱｎ11〜Ｑｎ17から構成
されている。

【００２４】基板電位検出器Ａは、ゲートを接地電位Ｖ
_SSに接続されたＰ形ＭＯＳトランジスタＱｐ11とＰ形Ｍ
ＯＳトランジスタＱｐ12の並列体と、ゲートを接地電位
Ｖ_SSに接続されたＮ形ＭＯＳトランジスタＱｎ11とゲー
ト,ソース間を短絡させたＮ形ＭＯＳトランジスタＱｎ1
2の直列体とを、第１の電源電位と基板電位Ｖ_BBの間に
直列に接続し、接点を31とする。また、接点31をゲート
入力とするＰ形ＭＯＳトランジスタＱｐ13とＮ形ＭＯＳ
トランジスタＱｎ13とを、第１の電源電位と接地電位Ｖ
_SSの間に直列に接続したインバータＩｎｖ1の出力であ
る、Ｐ形ＭＯＳトランジスタＱｐ13とＮ形ＭＯＳトラン
ジスタＱｎ13の接点32を、Ｐ形ＭＯＳトランジスタＱｐ
12のゲート入力としてフィードバックをかけた構成とな
っており、接点32をゲート入力とするＰ形ＭＯＳトラン
ジスタＱｐ14とＮ形ＭＯＳトランジスタＱｎ14とを、第
１の電源電位と接地電位Ｖ_SSの間に直列に接続したイン
バータＩｎｖ2の出力を接点33とする。そして、ゲート
を第１の電源電位に接続した両Ｎ形ＭＯＳトランジスタ
Ｑｎ15,Ｑｎ16と、ソースを第２の電源電位に接続さ
れ、ゲートをそれぞれ互いのドレインに接続されたＰ形
ＭＯＳトランジスタＱｐ15,Ｑｐ16とを、インバータＩ
ｎｖ2の出力である接点33とインバータＩｎｖ1の出力で
ある接点32の間にＱｎ15,Ｑｐ15,Ｑｐ16,Ｑｎ16の順に
接続する。そして、ＭＯＳトランジスタＱｐ16のドレイ
ン電位でＭＯＳトランジスタＱｎ16との接点34をゲート
入力としたＰ形ＭＯＳトランジスタＱｐ17とＮ形ＭＯＳ
トランジスタＱｎ17とを、第２の電源電位と接地電位Ｖ
_SSの間に直列に接続したインバータＩｎｖ3の出力を基
板電位検出信号Ａとして出力する。本実施例では第１の
電源電位として前記した内部降圧電位を用いる。

【００２５】また、図４は本発明の実施例における基板
電位発生回路を構成する基板電位検出器Ａの動作特性
図、図５は本発明の実施例における基板電位発生回路に
より発生される基板電位Ｖ_BBの特性図である。

【００２６】以上のように構成された基板電位検出器Ａ
は常に動作して基板電位を検出しているが、以下図３及
び図４を用いてその動作を説明する。

【００２７】まず、電源投入時等の初期状態において、
図４におけるａ〜ｂの期間であるが、外部電源電位の上
昇に伴って、電源基板間容量のため、基板電位Ｖ_BBも上
昇する。しかし、通常半導体チップにおいては必ずＮ形
ＭＯＳトランジスタのソース電位が接地電位Ｖ_SSに接続
されている部分が存在し、Ｎ形ＭＯＳトランジスタのＰ
形基板とＰＮ接合のダイオードになっているため、基板
電位Ｖ_BBの初期値は高々接地電位Ｖ_SSよりＰＮ接合バイ
アスだけ高くなっていると考えられる。この時、ＭＯＳ
トランジスタＱｐ11は、前述のようにゲート電位が接地
電位Ｖ_SSであり、ソ−ス電位が内部降圧電圧である第１
の電源電位であって、そのゲ−ト,ソ−ス間電圧はＭＯ
ＳトランジスタＱｐ11のスレッシュホ−ルド電圧より低
い電位で外部電源電位Ｖ_CCにほとんど依存しない一定電
圧であるので、外部電源電位Ｖ_CCにほとんど依存しない
ドレイン電流Ｉｄｐ11が流れている。

【００２８】また、基板電位Ｖ_BBの初期値は高々接地電
位Ｖ_SSよりＰＮ接合バイアスだけ高くなっているため、
両ＭＯＳトランジスタＱｎ11,Ｑｎ12はｏｆｆとなって
いる。よって、両ＭＯＳトランジスタＱｐ11,Ｑｎ11の
ドレイン電位である接点31の電位は第１の電源電位まで
上昇している。また、両ＭＯＳトランジスタＱｐ13,Ｑ
ｎ13は接点31を入力としたインバータＩｎｖ1であるの
で、このインバータの出力である接点32は、低レベルを
出力している。このため、ＭＯＳトランジスタＱｐ12の
ゲート電位は接点32であるので、ＭＯＳトランジスタＱ
ｐ12はｏｎ状態になっている。また、両ＭＯＳトランジ
スタＱｐ14,Ｑｎ14は接点32を入力としたインバータＩ
ｎｖ2であるので、このインバータの出力である接点33
は、高レベルを出力している。また、両ＭＯＳトランジ
スタＱｎ15,Ｑｎ16はゲート電位が第１の電源電位であ
り、常にｏｎ状態となっている。よって、接点33とＭＯ
ＳトランジスタＱｎ15により接続されている接点35は、
第１の電源電位からＭＯＳトランジスタＱｎ15のスレッ
シュホールド電圧だけ下がった電位まで引き上げられ、
接点32とＭＯＳトランジスタＱｎ16により接続されてい
る接点34は、接地電位Ｖ_SSまで引き下げられる。また、
ＭＯＳトランジスタＱｐ15は第２の電源電位と接点35の
間に接続され、ゲートを接点34に接続されているため、
ＭＯＳトランジスタＱｐ15はｏｎ状態となっており、接
点35は第２の電源電位まで上昇される。また、ＭＯＳト
ランジスタＱｐ16は第２の電源電位と接点34の間に接続
され、ゲートを接点35に接続されているため、最初には
ＭＯＳトランジスタＱｐ16には多少電流が流れている
が、接点35が第２の電源電位まで上昇することと、ＭＯ
ＳトランジスタＱｎ16,Ｑｎ13によって接点34を接地電
位Ｖ_SSまで引き下げようとするため、ＭＯＳトランジス
タＱｐ16はｏｆｆ状態となる。このようにして、接点35
は第１の電源電位まで上昇し、接点34は接地電位まで降
下するが、第２の電源電位より第１の電源電位が低いけ
れども、ＭＯＳトランジスタＱｎ15はゲート電位が第１
の電源電位であるので、接点35の電位が第２の電源電位
まで上昇しても接点33の電位は第１の電源電位以上に引
き上げられることはない。また、接点34を入力とするイ
ンバータＩｎｖ3出力である基板電位検出信号Ａ15は高
レベルとなる。

【００２９】次に、図３及び図４ｂ〜ｃの期間の基板電
位供給器Ａが動作して、基板電位Ｖ _BBが引き下げられて
いるときには、基板電位Ｖ_BBの低い側の設定電位まで引
き下げられるまでについて説明すると、まず、基板電位
検出器Ａの動作は、ＭＯＳトランジスタＱｐ11が、前述
のようにゲート電位が接地電位Ｖ_SSであり、ソ−ス電位
が内部電圧である第１の電源電位であって、そのゲ−
ト,ソ−ス間電圧はＭＯＳトランジスタＱｐ11のスレッ
シュホ−ルド電圧より低い電位で外部電源電位Ｖ _CCにほ
とんど依存しない一定電圧であるので、外部電源電位Ｖ
_CCにほとんど依存しないドレイン電流Ｉｄｐ11が流れて
いる。また、上述の説明により、ａ〜ｂの期間において
ＭＯＳトランジスタＱｐ12は、ゲート入力電位が低レベ
ルとなっており、ソ−ス電位が内部電圧である第１の電
源電位であって、そのゲ−ト,ソ−ス間電圧はＭＯＳト
ランジスタＱｐ12のスレッシュホ−ルド電圧より低い電
位で外部電源電位Ｖ_CCにほとんど依存しない一定電圧で
あるので、ｏｎ状態になっており、ＭＯＳトランジスタ
Ｑｐ12の外部電源電位Ｖ_CCにほとんど依存しないドレイ
ン電流Ｉｄｐ12が流れている。よって、第１の電源電位
30と接点31の間には、

【００３０】

【数１】

【００３１】の外部電源電位Ｖ_CCにほとんど依存しない
電流が流れている。そして、接点31の電位は、ＭＯＳト
ランジスタＱｎ11,Ｑｎ12、それぞれのドレイン電流Ｉ
ｄｎ11，Ｉｄｎ12とＩ30ー31(b〜c)が等しいときの電位
となっている。そして、基板電位が低くなり、ＭＯＳト
ランジスタＱｐ13,Ｑｎ13により構成されるインバータ
Ｉｎｖ1の入力電圧である接点31が、このインバータＩ
ｎｖ1の出力を反転させる電圧、いわゆるインバータＩ
ｎｖ1のスレッシュホールド電圧に達するときには、Ｍ
ＯＳトランジスタＱｎ11,Ｑｎ12のスレッシュホールド
電圧をそれぞれＶｔｎ11,Ｖｔｎ12とすると、ＭＯＳト
ランジスタＱｎ11,Ｑｎ12、それぞれのドレイン電流Ｉ
ｄｎ11,Ｉｄｎ12は、

【００３２】

【数２】

【００３３】

【数３】

【００３４】で表わされる。よって、３個のＭＯＳトラ
ンジスタＱｐ11,Ｑｐ12,Ｑｎ11のドレイン電位である接
点31がインバータＩｎｖ1の出力を反転させる電圧、い
わゆるインバータＩｎｖ1のスレッシュホールド電圧に
達したときにも、

【００３５】

【数４】

【００３６】と、ＭＯＳトランジスタＱｐ11,Ｑｐ12の
外部電源電位Ｖ_CC依存性のほとんどないドレイン電流の
合計にＭＯＳトランジスタＱｎ11,Ｑｎ12のドレイン電
流が等しくなるまで基板電位Ｖ_BBが降下しなければなら
ないため、インバータＩｎｖ1の出力を反転させるため
には、基板電位Ｖ_BBが低い側の基板の設定電位Ａに引き
下げられなければならない。よって、図４の基板電位検
出器Ａの動作特性のグラフのｂ〜ｃの期間に示すよう
に、基板電位Ｖ_BBが低い側の基板の設定電位Ａに引き下
げられた後、両ＭＯＳトランジスタＱｐ13,Ｑｎ13は接
点31を入力としたインバータＩｎｖ1であるので、この
インバータの出力である接点32は、高レベルを出力す
る。このため、ＭＯＳトランジスタＱｐ12のゲート電位
は接点32であるので、ＭＯＳトランジスタＱｐ12はｏｆ
ｆ状態となる。また、両ＭＯＳトランジスタＱｐ14,Ｑ
ｎ14は接点32を入力としたインバータＩｎｖ2であるの
で、このインバータの出力である接点33は、低レベルを
出力している。また、両ＭＯＳトランジスタＱｎ15,Ｑ
ｎ16はゲート電位が第１の電源電位であり、常にｏｎ状
態となっている。よって、接点32とＭＯＳトランジスタ
Ｑｎ16により接続されている接点34は、第１の電源電位
からＭＯＳトランジスタＱｎ16のスレッシュホールド電
圧だけ下がった電位まで引き上げられ、接点33とＭＯＳ
トランジスタＱｎ15により接続されている接点35は、接
地電位Ｖ_SSまで引き下げられる。また、ＭＯＳトランジ
スタＱｐ16は第２の電源電位と接点34の間に接続され、
ゲートを接点35に接続されているため、ＭＯＳトランジ
スタＱｐ16はｏｎ状態となっており、接点34は第２の電
源電位まで上昇される。また、ＭＯＳトランジスタＱｐ
15は第２の電源電位と接点35の間に接続され、ゲートを
接点34に接続されているため、最初にはＭＯＳトランジ
スタＱｐ15には多少電流が流れているが、接点34が第２
の電源電位まで上昇することと、ＭＯＳトランジスタＱ
ｎ15,Ｑｎ14によって接点35を接地電位Ｖ_SSまで引き下
げようとするため、ＭＯＳトランジスタＱｐ15はｏｆｆ
状態となる。このようにして、接点34は第２の電源電位
まで上昇し、接点35は接地電位まで降下するが、第２の
電源電位より第１の電源電位が低いけれども、ＭＯＳト
ランジスタＱｎ16はゲート電位が第１の電源電位である
ので、接点34の電位が第２の電源電位まで上昇しても接
点32の電位は第１の電源電位以上に引き上げられること
はない。また、接点34を入力とするインバータＩｎｖ3
出力である基板電位検出信号Ａ15は低レベルとなる。よ
って、Ｉｄｐ11,Ｉｄｐ12,Ｉｄｎ11,Ｉｄｎ12は外部電
源電位Ｖ_CC依存性のほとんどないドレイン電流となるた
め、基板電位の低い側の設定電位Ａは、外部電源電位Ｖ
_CC依存性のほとんどない設定電位となる。仮にここで接
点32がインバータＩｎｖ3の入力であるような構成であ
った場合、第１の電源電位が第２の電源電位より低いた
め、ＭＯＳトランジスタＱｐ17,Ｑｎ17両方とも同時に
ｏｎ状態になり貫通電流が生じたままになる。しかし上
記のような構成にしたとき、接点32は第１の電源電位よ
りは上がらず、接点34は第２の電源電位まで上がるた
め、貫通電流が生じたままになることはなくなる。次
に、図４及び図５ｃ〜ｂの期間の基板電位供給器Ａの動
作が停止して、Ｎ形ＭＯＳトランジスタの基板電流が生
じたり、他の電源のノイズ等により、基板電位Ｖ_BBが浮
き上がっていくときには、つまり基板電位Ｖ_BBの高い側
の設定電位まで浮き上がっていくまでについて説明する
と、まず、基板電位検出器Ａの動作は、ＭＯＳトランジ
スタＱｐ11が、前述のようにゲート電位が接地電位Ｖ_SS
であり、ソ−ス電位が内部電圧である第１の電源電位で
あって、そのゲ−ト,ソ−ス間電圧はＭＯＳトランジス
タＱｐ11のスレッシュホ−ルド電圧より低い電位で外部
電源電位Ｖ_CCにほとんど依存しない一定電圧であるの
で、外部電源電位Ｖ_CCにほとんど依存しないドレイン電
流Ｉｄｐ11が流れている。また、上述の説明により、ｃ
においてＭＯＳトランジスタＱｐ12は、ゲート入力電位
が高レベルとなっているため、ｏｆｆ状態になってお
り、ＭＯＳトランジスタＱｐ12のドレイン電流Ｉｄｐ12
は流れていない。よって、第１の電源電位30と接点31の
間には、

【００３７】

【数５】

【００３８】の外部電源電位Ｖ_CCにほとんど依存しない
電流だけが流れている。そして、接点31の電位は、ＭＯ
ＳトランジスタＱｎ11,Ｑｎ12、それぞれのドレイン電
流Ｉｄｎ11,Ｉｄｎ12とＩ30ー31(b〜c)が等しいときの電
位となっている。そして、基板電位が高くなり、ＭＯＳ
トランジスタＱｐ13,Ｑｎ13により構成されるインバー
タＩｎｖ1の入力電圧である接点31が、このインバータ
Ｉｎｖ1の出力を反転させる電圧、いわゆるインバータ
Ｉｎｖ1のスレッシュホールド電圧に達するときには、
ＭＯＳトランジスタＱｎ11,Ｑｎ12のスレッシュホール
ド電圧をそれぞれＶｔｎ11,Ｖｔｎ12とすると、ＭＯＳ
トランジスタＱｎ11,Ｑｎ12、それぞれのドレイン電流
Ｉｄｎ11,Ｉｄｎ12は、（数２）,（数３）で表わされ
る。よって、３個のＭＯＳトランジスタＱｐ11,Ｑｐ12,
Ｑｎ11のドレイン電位である接点31がインバータＩｎｖ
1の出力を反転させる電圧、いわゆるインバータＩｎｖ1
のスレッシュホールド電圧に達したときにも、

【００３９】

【数６】

【００４０】と、外部電源電位Ｖ_CCにほとんど依存しな
いＭＯＳトランジスタＱｐ11のドレイン電流にＭＯＳト
ランジスタＱｎ11,Ｑｎ12のドレイン電流が等しくなる
まで基板電位Ｖ_BBが上昇したときである。だから、イン
バータＩｎｖ1の出力を反転するときは、ＭＯＳトラン
ジスタＱｐ12がｏｆｆ状態で基板電位供給器Ａが停止し
ているときであるため、ｂ〜ｃの期間よりＭＯＳトラン
ジスタＱｐ12のドレイン電流Ｉｄｐ12だけ、ＭＯＳトラ
ンジスタＱｎ11,Ｑｎ12のドレイン電流が少なくてよい
ため、基板電位Ｖ_BBが高い側の基板の設定電位Ｂにまで
浮き上がったときである。よって、図４の基板電位検出
器Ａの動作特性のグラフのｃ〜ｂの期間に示すように、
基板電位供給器Ａの動作が停止していて、基板電位Ｖ_BB
が浮き上がって行くときには、基板電位Ｖ_BBが高い側の
基板の設定電位Ｂに引き下げられた後、両ＭＯＳトラン
ジスタＱｐ13,Ｑｎ13は接点31を入力としたインバータ
Ｉｎｖ1であるので、このインバータの出力である接点3
2は、低レベルを出力している。このため、ＭＯＳトラ
ンジスタＱｐ12のゲート電位は接点32であるので、ＭＯ
ＳトランジスタＱｐ12はｏｎ状態になっている。また、
両ＭＯＳトランジスタＱｐ14，Ｑｎ14は接点32を入力と
したインバータＩｎｖ2であるので、このインバータの
出力である接点33は、高レベルを出力している。また、
両ＭＯＳトランジスタＱｎ15,Ｑｎ16はゲート電位が第
１の電源電位であり、常にｏｎ状態となっている。よっ
て、接点33とＭＯＳトランジスタＱｎ15により接続され
ている接点35は、第１の電源電位からＭＯＳトランジス
タＱｎ15のスレッシュホールド電圧だけ下がった電位ま
で引き上げられ、接点32とＭＯＳトランジスタＱｎ16に
より接続されている接点34は、接地電位Ｖ_SSまで引き下
げられる。また、ＭＯＳトランジスタＱｐ15は第２の電
源電位と接点35の間に接続され、ゲートを接点34に接続
されているため、ＭＯＳトランジスタＱｐ15はｏｎ状態
となっており、接点35は第２の電源電位まで上昇され
る。また、ＭＯＳトランジスタＱｐ16は第２の電源電位
と接点34の間に接続され、ゲートを接点35に接続されて
いるため、最初にはＭＯＳトランジスタＱｐ16には多少
電流が流れているが、接点19が第２の電源電位まで上昇
することと、ＭＯＳトランジスタＱｎ16,Ｑｎ13によっ
て接点34を接地電位Ｖ_SSまで引き下げようとするため、
ＭＯＳトランジスタＱｐ16はｏｆｆ状態となる。このよ
うにして、接点35は第１の電源電位まで上昇し、接点34
は接地電位まで降下するが、第１の電源電位より第２の
電源電位が低いけれども、ＭＯＳトランジスタＱｎ15は
ゲート電位が第１の電源電位であるので、接点35の電位
が第２の電源電位まで上昇しても接点33の電位は第１の
電源電位以上に引き上げられることはない。また、接点
34を入力とするインバータＩｎｖ3出力である基板電位
検出信号Ａ15は高レベルとなる。それと同時に、ＭＯＳ
トランジスタＱｐ12のゲート電位であるインバータＩｎ
ｖ1の出力が反転し低レベルの出力となるため、ＭＯＳ
トランジスタＱｐ12はｏｎ状態となる。このとき、Ｉｄ
ｐ11,Ｉｄｐ12,Ｉｄｎ11,Ｉｄｎ12は外部電源電位Ｖ_CC
依存性のほとんどないドレイン電流となるため、基板電
位の高い側の設定電位Ｂは、外部電源電位Ｖ_CC依存性の
ほとんどない設定電位となる。

【００４１】上記の説明ように、図４及び図５ｂ〜ｃの
期間は、基板電位検出信号Ａが高レベルで基板電位供給
器Ａが動作させ、基板電位Ｖ_BBが引き下げられていると
きには、基板電位の低い側の外部電源電位Ｖ_CC依存性の
ほとんどない設定電位Ａまで基板電位Ｖ_BBを引き下げ、
図４及び図５ｃ〜ｂの期間は、基板電位検出信号Ａが低
レベルで基板電位供給器Ａの動作が停止させ、基板電位
Ｖ_BBが浮き上がって行くときには、基板電位の高い側の
外部電源電位Ｖ_CC依存性のほとんどない設定電位Ｂまで
基板電位Ｖ_BBが浮き上がってから、基板電位供給器Ａの
動作を開始し、基板電位Ｖ_BBを引き下げ始める。これら
のｂ〜ｃの期間と、ｃ〜ｂの期間を繰り返すことによ
り、図４の基板電位検出器Ａはヒステリシス特性を表わ
す。また、無駄な貫通電流が生じたままになることを防
ぐ。

【００４２】続いて、基板電位供給器の動作について説
明する。図６は基板電位供給器の回路図である。図６に
おいて基板電位供給器は、インバータ回路Ｉｎｖ91〜94
と、ナンド回路Ｎａｎｄ91によりなるポンプキャパシタ
駆動パルス発生器６１と、Ｐ形ＭＯＳトランジスタＱｐ
91〜Ｑｐ96、キャパシタＣ91,Ｃ92,インバータ回路Ｉｎ
ｖ95〜96によりなるチャージポンプ62とから構成されて
いる。また、図７はチャージポンプ61の動作特性のグラ
フである。

【００４３】先ず、ポンプキャパシタ駆動パルス発生器
61として用いられるリングオシレータの動作について説
明する。リングオシレータは基板電位検出信号とインバ
ータ回路Ｉｎｖ94の出力との２つを入力に持つナンド回
路Ｎａｎｄ91と、このナンド回路Ｎａｎｄ91の出力を入
力に持つ偶数段のインバータチェーンＩｎｖ91〜94で構
成されており、基板電位検出信号が高電位のときにはポ
ンプキャパシタ駆動パルス96には発振波形が出力され、
基板電位検出信号が低電位のときにはポンプキャパシタ
駆動パルスには高電位が出力される。

【００４４】続いて、チャージポンプの動作を説明す
る。ポンプキャパシタ駆動パルス96を入力としたインバ
ータＩｎｖ95と、そのインバータＩｎｖ95の出力である
接点97にキャパシタＣ92が接続され、その接点97を入力
に持つインバータＩｎｖ96と、そのインバータＩｎｖ96
の出力である接点98にキャパシタＣ91が接続されてい
る。そのキャパシタＣ91のもう一方の接続点である接点
99にゲート,ドレインを接続され、ソースを基板電位Ｖ
_BBに接続されたＭＯＳトランジスタＱｐ91と、接地電位
Ｖ_SSにゲートを接続されたＭＯＳトランジスタＱｐ92
と、接点97に接続されたキャパシタＣ92のもう一方の接
点94にゲートを接続されたＭＯＳトランジスタＱｐ93の
並列体を、接地電位Ｖ_SSと接点99の間に接続する。キャ
パシタＣ92の接続点である接点94にゲート,ドレインを
接続され、ソースを基板電位Ｖ_BBに接続されたＭＯＳト
ランジスタＱｐ94と、接地電位Ｖ_SSにゲートを接続され
たＭＯＳトランジスタＱｐ95と、接点98に接続されたキ
ャパシタＣ91のもう一方の接点99にゲートを接続された
ＭＯＳトランジスタＱｐ96の並列体を、接地電位Ｖ_SSと
接点94の間に接続する。

【００４５】以上の様に構成されたチャージポンプ62
は、ポンプキャパシタ駆動パルス96にパルス波形が入力
されたとき、インバータＩｎｖ95の出力である接点97は
ポンプキャパシタ駆動パルス96の反転パルス波形が出力
され、インバータＩｎｖ96の出力である接点98はポンプ
キャパシタ駆動パルス96の同相のパルス波形が出力され
る。よって、ポンプキャパシタ駆動パルス96が接地電位
Ｖ_SSから電源電位Ｖ_CCまで上昇したとき、インバータＩ
ｎｖ95の出力である接点97は電源電位Ｖ_CCから接地電位
Ｖ_SSまで降下し、インバータＩｎｖ96の出力である接点
98は接地電位Ｖ_SSから電源電位Ｖ_CCまで上昇する。この
ため、キャパシタＣ91,Ｃ92によるカップリングによ
り、接点99はポンプキャパシタ駆動パルス96が接地電位
Ｖ_SSから電源電位Ｖ_CCまで上昇する前の電位よりほぼ電
源電位Ｖ_CCだけ電位が上昇し、接点94はポンプキャパシ
タ駆動パルス96が接地電位Ｖ_SSから電源電位Ｖ_CCまで上
昇する前の電位よりほぼ電源電位Ｖ_CCだけ電位が降下す
る。また、ポンプキャパシタ駆動パルス96が電源電位Ｖ
_CCから接地電位Ｖ_SSまで降下したとき、インバータＩｎ
ｖ95の出力である接点97は接地電位Ｖ_SSから電源電位Ｖ
_CCまで上昇し、インバータＩｎｖ96の出力である接点98
は電源電位Ｖ_CCから接地電位Ｖ_SSまで降下する。このた
め、キャパシタＣ91,Ｃ92によるカップリングにより、
接点99はポンプキャパシタ駆動パルス96が接地電位Ｖ_SS
から電源電位Ｖ_CCまで上昇する前の電位よりほぼ電源電
位Ｖ_CCだけ電位が降下し、接点94はポンプキャパシタ駆
動パルス96が接地電位Ｖ_SSから電源電位Ｖ_CCまで上昇す
る前の電位よりほぼ電源電位Ｖ_CCだけ電位が上昇する。
このことにより、まず最初にポンプキャパシタ駆動パル
ス96が接地電位Ｖ_SSから電源電位Ｖ_CCまで上昇したこと
により、接点99の電位がその直前の接点99の電位よりほ
ぼ電源電位Ｖ_CCだけ上昇するので、接点99の容量に蓄積
されている正電荷を、ＭＯＳトランジスタＱｐ92により
接地電位Ｖ_SSよりそのＭＯＳトランジスタＱｐ92のスレ
ッシュホールド電圧だけ高い電位まで引き抜く。その
後、ポンプキャパシタ駆動パルス96が電源電位Ｖ_CCから
接地電位Ｖ_SSまで降下するため、接点99の電位が、その
直前の接点99の電位である接地電位Ｖ_SSよりＭＯＳトラ
ンジスタＱｐ92のスレッシュホールド電圧だけ高い電位
よりも、ほぼ電源電位Ｖ_CCだけ降下するので、このＭＯ
ＳトランジスタＱｐ92のスレッシュホールド電圧をＶｔ
(Ｑｐ92)とすると、接点99の電位は、−（Ｖ_CC−Ｖｔ
(Ｑｐ92)）で表される。このため、ＭＯＳトランジスタ
Ｑｐ91がｏｎ状態となるのでこのＭＯＳトランジスタＱ
ｐ91において、基板電位Ｖ_BBの容量に負電荷を供給する
ことにより基板電位Ｖ_BBを引き下げる動作を行なう。ま
たこの時、ポンプキャパシタ駆動パルス96が電源電位Ｖ
_CCから接地電位Ｖ_SSまで降下するため、接点94の電位
が、その直前の接点94の電位よりも、ほぼ電源電位Ｖ_CC
だけ上昇するので、接点94の容量に蓄積されている正電
荷を、ＭＯＳトランジスタＱｐ95により接地電位Ｖ_SSよ
りそのＭＯＳトランジスタＱｐ95のスレッシュホールド
電圧だけ高い電位まで引き抜き、前記した説明によりＭ
ＯＳトランジスタＱｐ96のゲート電位である接点99の電
位が−（Ｖ_CC−Ｖｔ(Ｑｐ95)）となるため、ＭＯＳトラ
ンジスタＱｐ96により接地電位Ｖ_SSまで引き抜く。つま
り、接点94の電位は接地電位Ｖ_SSまで引き下げられるこ
とになる。

【００４６】その後再び、ポンプキャパシタ駆動パルス
96が接地電位Ｖ_SSから電源電位Ｖ_CCまで上昇したことに
より、接点94の電位が、その直前の接点94の電位である
接地電位Ｖ_SSよりも、ほぼ電源電位Ｖ_CCだけ降下するの
で、−Ｖ_CCで表される。このため、ＭＯＳトランジスタ
Ｑｐ94がｏｎ状態となるのでこのＭＯＳトランジスタＱ
ｐ94において、基板電位Ｖ_BBの容量に負電荷を供給する
ことにより基板電位Ｖ _BBを引き下げる動作を行なう。ま
たこの時、ポンプキャパシタ駆動パルス96が接地電位Ｖ
_SSから電源電位Ｖ_CCまで上昇するため、接点99の電位
が、その直前の接点99の電位よりも、ほぼ電源電位Ｖ_CC
だけ上昇するので、接点99の容量に蓄積されている正電
荷を、ＭＯＳトランジスタＱｐ92により接地電位Ｖ_SSよ
りそのＭＯＳトランジスタＱｐ92のスレッシュホールド
電圧だけ高い電位まで引き抜き、前記した説明によりＭ
ＯＳトランジスタＱｐ93のゲート電位である接点94の電
位が−Ｖ_CCとなるため、ＭＯＳトランジスタＱｐ93によ
り接地電位Ｖ_SSまで引き抜く。つまり、接点99の電位は
接地電位Ｖ_SSまで引き下げられることになる。

【００４７】その後再び、ポンプキャパシタ駆動パルス
96が電源電位Ｖ_CCから接地電位Ｖ_SSまで降下したことに
より、接点99の電位が、その直前の接点99の電位である
接地電位Ｖ_SSよりも、ほぼ電源電位Ｖ_CCだけ降下するの
で、−Ｖ_CCで表される。このため、ＭＯＳトランジスタ
Ｑｐ91がｏｎ状態となるのでこのＭＯＳトランジスタＱ
ｐ91において、基板電位Ｖ_BBの容量に負電荷を供給する
ことにより基板電位Ｖ _BBを引き下げる動作を行なう。ま
たこの時、ポンプキャパシタ駆動パルス96が電源電位Ｖ
_CCから接地電位Ｖ_SSまで降下するため、接点94の電位
が、その直前の接点94の電位よりも、ほぼ電源電位Ｖ_CC
だけ上昇するので、接点94の容量に蓄積されている正電
荷を、ＭＯＳトランジスタＱｐ95により接地電位Ｖ_SSよ
りそのＭＯＳトランジスタＱｐ95のスレッシュホールド
電圧だけ高い電位まで引き抜き、前記した説明によりＭ
ＯＳトランジスタＱｐ96のゲート電位である接点99の電
位が−Ｖ_CCとなるため、ＭＯＳトランジスタＱｐ96によ
り接地電位Ｖ_SSまで引き抜く。つまり、接点94の電位は
接地電位Ｖ_SSまで引き下げられることになる。

【００４８】以後、上記の動作を繰り返すことにより、
ポンプキャパシタ駆動パルス96にパルス波形が入力され
ている限り、両ＭＯＳトランジスタＱｐ91,94のドレイ
ン電位である接点94,99の電位が最も低くなったときに
は、−Ｖ_CCまで降下する。よって、基板電位Ｖ_BBは両Ｍ
ＯＳトランジスタＱｐ91,94のスレッシュホールド電圧
だけ接点94,99より高い電圧まで引き下げられていく。
両ＭＯＳトランジスタＱｐ91,94のスレッシュホールド
電圧をそれぞれＶｔ(Ｑｐ91),Ｖｔ(Ｑｐ94)とすると、
基板電位Ｖ_BBは、−（Ｖ_CC−Ｖｔ(Ｑｐ91)）,−（Ｖ_CC
−Ｖｔ(Ｑｐ94)）で表わされる電位まで引き下げられて
いく。

【００４９】これに対して、ポンプキャパシタ駆動パル
ス96が高電位で固定されているときには、インバータＩ
ｎｖ95の出力である接点97は低電位で固定され、インバ
ータＩｎｖ96の出力である接点98は高電位で固定され
る。よって、前記した構成になっているためポンピング
動作も行なわれず、従って基板電位Ｖ_BBに負電荷を供給
するのを停止する。

【００５０】上記して説明したように、電源投入時等の
初期状態からの基板電位発生回路の動作は、図５の基板
電位発生回路の動作特性のグラフのａ〜ｂに示すとお
り、基板電位Ｖ_BBは徐々に引き下げられていき、図４及
び図５のｂ〜ｃの期間は、基板電位検出信号Ａが高レベ
ルで基板電位供給器Ａが動作し、基板電位Ｖ_BBが引き下
げられているときには、基板電位の外部電源電位Ｖ_CC依
存性のほとんどない低い側の設定電位Ａまで基板電位Ｖ
_BBを引き下げ、図４及び図５のｃ〜ｂの期間は、基板電
位検出信号Ａが低レベルで基板電位供給器Ａの動作が停
止し、基板電位Ｖ _BBが浮き上がって行くときには、基板
電位の外部電源電位Ｖ_CC依存性のほとんどない高い側の
設定電位Ｂまで基板電位Ｖ_BBが浮き上がってから、基板
電位供給器Ａの動作を開始し、基板電位Ｖ_BBを引き下げ
始める。これらのｂ〜ｃの期間と、ｃ〜ｂの期間を繰り
返すことにより、図３の基板電位検出器Ａと、図４の基
板電位発生器のヒステリシス特性を表わす。よって、前
記基板電位検出器Ａは基板電位Ｖ_BBの一点の設定電位に
より基板電位検出信号Ａを決定するのではなく、基板電
位供給器Ａが動作しているとき、つまり基板電位Ｖ_BBに
負電荷を注入している時の基板電位Ｖ_BBの設定電位よ
り、基板電位供給器Ａが停止しているときの基板電位Ｖ
_BBの設定電位を高くすることによって、基板電位供給器
Ａが動作中は外部電源電位Ｖ_CC依存性のほとんどない低
い側の基板電位Ｖ_BBの設定電位まで引き下げられてか
ら、基板電位供給器Ａの動作が停止され、基板電位供給
器Ａが停止中は外部電源電位Ｖ_CC依存性のほとんどない
高い側の基板電位Ｖ_BBの設定電位まで浮き上がってきた
ときに、基板電位供給器Ａの動作が開始されるという動
作を行う。以上のように基板電位発生器が動作するため
基板電位Ｖ_BBはヒステリシス特性を示すこととなる。こ
れにより、頻繁に、動作と停止を繰り返すことなく、動
作と停止の切り替えに伴って、信号線及びトランジスタ
等の容量の充放電電流等などで、せっかく基板電位供給
器Ａの消費電流を削減しても、無駄な消費電流が増大し
てしまうということがなくなり、低消費電力化された基
板電位発生器の回路構成を実現することとなる。

【００５１】以下、制御信号により動作を制御される基
板電位検出器Ｂ(14)と、この基板電位検出器Ｂ(14)によ
り動作を制御される基板電位供給器Ｂ(15)と、この基板
電位検出器Ｂ(14)の動作を制御する制御信号を発生する
基板電位検出器制御信号発生器(16)について説明する。

【００５２】一般に、半導体チップを動作させたとき、
基板に対する負電荷の供給量を多くしなければならない
期間と少なくてもよい期間とが存在する。しかし、基板
に対する負電荷の供給量を多くするためには、基板電位
発生器の能力を上げねばならず、それに伴って基板電位
発生器による消費電力も大きくなってしまう。このた
め、電源投入時などセットアップ時間内に短期間で基板
電位を引き下げなければならないときや周辺回路その他
で基板電流が多く生じているときなど負電荷の供給能力
の必要なときには、例えば動作時や電源投入時等である
が、消費電力は大きいが基板電位への供給能力の大きな
基板電位発生回路を動作させ、一方消費電力を小さくし
なければならないときには、例えば待機時などである
が、基板電位への供給能力は小さいが消費電力は小さい
基板電位発生回のみを動作させる方式をとることによ
り、動作に対する能力を満たしつつより一層の低消費電
力化を図ることができる。また、基板電位検出回路にお
いても消費電力が常時生じているため、消費電力は大き
いが基板電位に対しての反応速度の速い回路を用い、消
費電力を小さくしなければならないときには、基板電位
に対しての反応速度は遅いが消費電力は小さい基板電位
検出回器のみを動作させる方式をとることにより、動作
に対する能力を満たしつつより一層の低消費電力化を図
ることができる。このため、前記した構成の基板電位発
生器を用いた方がより良い。

【００５３】上記した理由により、基板電位供給器Ｂは
基板電位供給器Ａに比べ、消費電力は大きいが、基板電
位への供給能力の大きな基板電位供給器を用い、基板電
位検出器Ｂは基板電位検出器Ａに比べ、消費電力は大き
いが基板電位に対しての反応速度の速い基板電位検出器
を用いる。基板電位供給器Ｂについては、基板電位供給
器Ａとトランジスタの能力やキャパシタの容量等を除い
て回路構成は同じであるため、動作は前記した基板電位
供給器Ａの動作と全く同じである。ただ、図６におけ
る、キャパシタＣ91,Ｃ92の容量を大きくし、ＭＯＳト
ランジスタＱｐ91,Ｑｐ94の能力を上げてあるため、ポ
ンプキャパシタ駆動パルスの１周期で基板に供給できる
負電荷の量が多くなり、短い期間で基板電位を引き下げ
ることができる。

【００５４】これより、基板電位検出器制御信号発生器
について説明する。図８は制御信号発生器の電気回路図
である。図８において、Ｑｐ31,Ｑｐ32はＰ形ＭＯＳト
ランジスタ、Ｃ31,Ｃ32はキャパシタ、Ｉｎｖ31〜36は
インバータ回路、Ｎａｎｄ31はナンド回路である。この
制御信号発生器は／ＲＡＳと逆層の信号ＣＫ33をインバ
ータＩｎｖ31の入力に持ち、このインバータＩｎｖ31の
出力電位をゲート電位としたＰ形ＭＯＳトランジスタＱ
ｐ31及び外部電源電圧Ｖ_CCをゲート電位としたＰ形ＭＯ
ＳトランジスタＱｐ32の並列体とキャパシタＣ32とを、
外部電源電圧Ｖ _CCと接地電位Ｖ_SSの間に接続し、キャパ
シタＣ31を外部電源電圧Ｖ_CCとＭＯＳトランジスタＱｐ
31のゲート電位の間に接続する。また、両ＭＯＳトラン
ジスタＱｐ31,Ｑｐ32のドレイン電位及びインバータＩ
ｎｖ32の出力を入力とするインバータＩｎｖ33と、イン
バータＩｎｖ33の出力を入力とする２つのインバータＩ
ｎｖ32,Ｉｎｖ34と、インバータＩｎｖ34の出力とイン
バータＩｎｖ35の出力との２つを入力とするナンド回路
Ｎａｎｄ31と、ナンド回路Ｎａｎｄ31の出力を入力とす
るインバータＩｎｖ36により構成されている。

【００５５】前記のように構成されたＲＡＭにおいての
制御信号発生器において、先ず電源投入時についての動
作を説明する。電源投入時には、／ＲＡＳと逆相の信号
ＣＫ33は低レベルの信号となっているため、／ＲＡＳと
逆相の信号ＣＫ33を入力とするインバータＩｎｖ31は高
電位を出力しようとする。且つ、電源投入時には外部電
源電圧Ｖ_CCが上昇するため、キャパシタＣ31によるカッ
プリングにより、そのキャパシタＣ31の外部電源電圧Ｖ
_CC以外の接続点である接点34の電位も上昇する。よっ
て、接点34の電位は電源投入時高電圧となる。このた
め、ＭＯＳトランジスタＱｐ31のゲート電位は接点34で
あるので、このＭＯＳトランジスタＱｐ31はｏｆｆ状態
となり、またＭＯＳトランジスタＱｐ32もそのゲート電
位及びソース電位が外部電源電圧Ｖ_CCであるので、この
ＭＯＳトランジスタＱｐ32もｏｆｆ状態となっている。
だから、これらのＭＯＳトランジスタＱｐ31,Ｑｐ32の
共通のドレイン電位である接点35は上昇しない。且つ、
接点35は接地電位Ｖ_SSとの間にキャパシタＣ32が接続さ
れているので、電源投入時には外部電源電圧Ｖ_CCの上昇
によるカップリングでの接点35の電位の上昇は起こらな
い。よって、接点35の電位は電源投入時において低電圧
となる。そして、互いの入力と出力を短絡させた形のイ
ンバータＩｎｖ32,Ｉｎｖ33によるラッチ回路への入力
である接点35の電位が低電位であるので、インバータＩ
ｎｖ33の出力である接点36の電位は高電圧の信号がラッ
チされる。よって、インバータＩｎｖ34の入力である接
点36の電位が高電位であるため、そのインバータＩｎｖ
34の出力であり、ナンド回路Ｎａｎｄ31の入力となる接
点37は低電位となる。これにより、ナンド回路Ｎａｎｄ
31のもう一方の入力である、／ＲＡＳと逆相の信号ＣＫ
33を入力としたインバータＩｎｖ35の出力が、如何なる
電位であろうとも、接点38は高レベルとなり、この接点
38を入力としたインバータＩｎｖ36の出力である基板電
位検出器制御信号は低レベルとなる。

【００５６】また、電源投入後初めて／ＲＡＳが下がっ
たときには、／ＲＡＳと逆相の信号ＣＫ33は高レベルと
なるため、インバータＩｎｖ35の出力は低レベル、ナン
ド回路Ｎａｎｄ31の出力は高レベルとなることにより、
基板電位検出器制御信号は低レベルとなる。またこのと
き同時に、制御信号発生器の入力となる／ＲＡＳと逆相
の信号ＣＫ33が前記基板電位検出器Ｂを動作させるため
に高電位となるため、上述により電源投入時高電圧であ
った接点34のキャパシタＣ31に蓄えられた正電荷を、／
ＲＡＳと逆相の信号ＣＫ33を入力とするインバータＩｎ
ｖ31で引き抜くことにより、接点34は低電位となる。こ
のため、ＭＯＳトランジスタＱｐ31のゲート電位は接点
34であるので、このＭＯＳトランジスタＱｐ31はｏｎ状
態となる。だから、これらのＭＯＳトランジスタＱｐ3
1,Ｑｐ32の共通のドレイン電位である接点35に接続され
たキャパシタＣ32に、ＭＯＳトランジスタＱｐ31で、正
電荷を供給することにより接点35の電位は高電圧とな
る。そして、互いの入力と出力を短絡させた形のインバ
ータＩｎｖ32,Ｉｎｖ33によるラッチ回路への入力であ
る接点35の電位が高電位であるので、インバータＩｎｖ
33の出力である接点36の電位は低電圧の信号がラッチさ
れる。よって、インバータＩｎｖ34の入力である接点36
の電位が低電位であるため、このインバータＩｎｖ34の
出力であり、ナンド回路Ｎａｎｄ31の入力となる接点37
は高電位となる。よって、これ以降電源を投入し続ける
限り、接点37は高電位の状態を保持し続ける。これによ
り、／ＲＡＳと逆相の信号ＣＫ33を入力としたインバー
タＩｎｖ35の出力をナンド回路Ｎａｎｄ31のもう一方の
入力としているため、接点38は／ＲＡＳと逆相の信号と
なる。だから、基板電位検出器制御信号は／ＲＡＳと同
相の信号となる。

【００５７】以上の説明により、電源投入時のセットア
ップ時間及び／ＲＡＳと逆相の信号が高レベルの動作時
には、基板電位検出回路発生器制御信号39は低レベルと
なることにより、基板電位検出回路Ｂを動作させ、それ
以外の待機時には基板電位検出回路発生器制御信号39は
高レベルとなることによって、基板電位検出回路Ｂの動
作を停止させることができる。

【００５８】次に、基板電位検出器Ｂについて説明す
る。図９は、基板電位発生回路を構成する基板電位検出
器Ｂの回路図を示すものである。図９において、基板電
位検出器Ｂは、Ｐ形ＭＯＳトランジスタＱｐ61〜Ｑｐ67
と、Ｎ形ＭＯＳトランジスタＱｎ61〜Ｑｎ67から構成さ
れている。基板電位検出器Ｂは、ゲート入力を、この基
板電位検出器Ｂの動作を制御するために基板電位検出器
制御信号発生器16により発生された、基板電位検出器制
御信号としたＰ形ＭＯＳトランジスタＱｐ61とＰ形ＭＯ
ＳトランジスタＱｐ62の並列体と、ゲートを接地電位Ｖ
_SSに接続されたＮ形ＭＯＳトランジスタＱｎ61とゲート
ソース間を短絡させたＮ形ＭＯＳトランジスタＱｎ62の
直列体とを、第１の電源電位と基板電位Ｖ_BBの間に直列
に接続し、接点を66とする。また、接点66をゲート入力
とするＰ形ＭＯＳトランジスタＱｐ63とＮ形ＭＯＳトラ
ンジスタＱｎ63とを、第１の電源電位と接地電位Ｖ_SSの
間に直列に接続したインバータＩｎｖ61の出力である、
Ｐ形ＭＯＳトランジスタＱｐ63とＮ形ＭＯＳトランジス
タＱｎ63の接点67を、Ｐ形ＭＯＳトランジスタＱｐ62の
ゲート入力としてフィードバックをかけた構成となって
おり、接点67をゲート入力とするＰ形ＭＯＳトランジス
タＱｐ64とＮ形ＭＯＳトランジスタＱｎ64とを、第１の
電源電位と接地電位Ｖ_SSの間に直列に接続したインバー
タＩｎｖ62の出力を接点68とする。そして、ゲートを第
１の電源電位に接続した両Ｎ形ＭＯＳトランジスタＱｎ
65,Ｑｎ66と、ソースを第２の電源電位に接続され、ゲ
ートをそれぞれ互いのドレインに接続されたＰ形ＭＯＳ
トランジスタＱｐ65,Ｑｐ66とを、インバータＩｎｖ62
の出力である接点68とインバータＩｎｖ61の出力である
接点67の間にＱｎ65,Ｑｐ65,Ｑｐ66,Ｑｎ66の順に接続
する。そして、ＭＯＳトランジスタＱｐ66のドレイン電
位でＭＯＳトランジスタＱｎ66との接点70をゲート入力
としたＰ形ＭＯＳトランジスタＱｐ67とＮ形ＭＯＳトラ
ンジスタＱｎ67とを、第２の電源電位と接地電位Ｖ_SSの
間に直列に接続したインバータＩｎｖ63の出力を基板電
位検出信号Ｂとして出力する。

【００５９】以上のように構成された基板電位検出器Ｂ
は、トランジスタの能力やＰ形ＭＯＳトランジスタＱｐ
61のゲート入力が、接地電位Ｖ_SSでなく、この基板電位
検出器Ｂの動作を制御するために基板電位検出器制御信
号発生器により発生された基板電位検出器制御信号であ
ることを除いて、基板電位検出器Ａと同じ構成になって
いるため、前記基板電位検出器制御信号が接地電位Ｖ_SS
と同じレベルで、基板電位検出器Ｂが動作しているとき
には、つまり電源投入時や動作時であるが、前記して説
明した基板電位検出器Ａの動作と同じ動作をする。但
し、トランジスタの能力を上げてあるため、基板電位に
対しての反応速度の速い基板電位検出信号Ｂを発生す
る。また、基板電位検出器Ｂの動作を停止させるべく、
基板電位検出器制御信号が高レベルになっているときに
は、ＭＯＳトランジスタＱｐ61がｏｆｆしている。たと
え基板電位Ｖ_BBがかなり浮き上がっていて、ＭＯＳトラ
ンジスタＱｐ62がｏｎ状態になっていたとしても、ＭＯ
ＳトランジスタＱｐ62は前記したように基板電位ＶＢＢ
の高い側の設定電位と低い側の設定電位の振幅を決める
トランジスタであるため、ＭＯＳトランジスタＱｐ61の
比べて、かなり能力の小さなトランジスタとなっている
ため、第１の電源電位64と接点66の間には、

【００６０】

【数７】

【００６１】のかなり小さな電流しか流れていない。そ
して、接点66の電位は、ＭＯＳトランジスタＱｎ61,Ｑ
ｎ62、それぞれのドレイン電流Ｉｄｎ61,Ｉｄｎ62とＩ6
4ー66(b〜c)が等しいときの電位となっている。そして、
基板電位が低くなり、ＭＯＳトランジスタＱｐ63,Ｑｎ6
3により構成されるインバータＩｎｖ61の入力電圧であ
る接点66が、このインバータＩｎｖ61の出力を反転させ
る電圧、いわゆるインバータＩｎｖ61のスレッシュホー
ルド電圧に達するときには、ＭＯＳトランジスタＱｎ6
1，Ｑｎ62のスレッシュホールド電圧をそれぞれＶｔｎ6
1,Ｖｔｎ62とすると、ＭＯＳトランジスタＱｎ61,Ｑｎ6
2、それぞれのドレイン電流Ｉｄｎ61,Ｉｄｎ62は、

【００６２】

【数８】

【００６３】

【数９】

【００６４】で表わされる。よって、３個のＭＯＳトラ
ンジスタＱｐ62,Ｑｐ62,Ｑｎ61のドレイン電位である接
点66がインバータＩｎｖ61の出力を反転させる電圧、い
わゆるインバータＩｎｖ61のスレッシュホールド電圧に
達したときにも、

【００６５】

【数１０】

【００６６】と、ＭＯＳトランジスタＱｐ62のかなり小
さなドレイン電流にＭＯＳトランジスタＱｎ61,Ｑｎ62
のドレイン電流が等しくなるまでだけ基板電位Ｖ_BBが降
下したときである。だから、実際動作させている時の基
板電位の状態では接点66はほとんど低レベルになってい
る。よって、接点67は高レベルとなり、基板電位検出信
号Ｂは低レベルとなり、ＭＯＳトランジスタＱｐ62はｏ
ｆｆ状態にあることによって、基板電位検出器制御信号
が低レベルになるまでこの状態を保持する。よって基板
電位検出器制御信号が高レベル時には、基板電位検出器
Ｂによる消費電力はなくなり、かつ基板電位検出信号Ｂ
は低レベルになっているため、基板電位供給器も動作せ
ず消費電力を低減化できる。

【００６７】

【発明の効果】以上のように本発明は、基板電位供給器
が基板電位に負電荷を注入している時の基板電位の設定
電位より、基板電位供給器が停止しているときの基板電
位の設定電位を高くすることによって、基板電位供給器
が動作中は低い側の基板電位の設定電位まで引き下げら
れてから、基板電位供給器の動作が停止され、基板電位
供給器が停止中は高い側の基板電位の設定電位まで浮き
上がってきたときに、基板電位供給器の動作が開始され
るというヒステリシス特性を持った動作を行う基板電位
発生回路を設けることにより、基板電位ＶBBの一点の設
定電位の上下で、基板電位供給器を動作させたり、停止
させたりすることにより、この動作と停止の繰り返し回
数が多くなってしまい、動作と停止の切り替えに伴っ
て、信号線及びトランジスタ等の容量の充放電電流等な
どで、せっかく基板電位供給器の消費電流を削減して
も、消費電流が増大してしまうという問題点をなくし、
前記基板電位供給器の動作と停止を必要以上に繰り返す
ことなく、基板電位発生器において無駄な消費電流の増
大を防ぐことできる。また本発明は、外部電源電圧の依
存性が少ない内部降圧電圧に基づいて基板電位を検出し
ているので、外部電源電圧の依存性が少ない基板電位を
発生させることが可能となる。

【００６８】また、基板電位発生回路を複数個有し、そ
の中で少なくとも一つは待機時用に常に前記基板電位検
出器が動作しており、前記基板電位発生回路の少なくと
も一つは、同一半導体基板上において基板電位検出回路
制御信号発生器で発生された制御信号により、基板電位
検出回路が制御されている構成をとることによって、電
源投入時などセットアップ時間内に短期間で基板電位を
引き下げなければならないときや周辺回路その他で基板
電流が多く生じているときなど負電荷の供給能力の必要
なときには、動作時や電源投入時等であるが、消費電力
は大きいが基板電位への供給能力の大きな基板電位発生
回路を動作させ、消費電力を小さくしなければならない
ときには、待機時などであるが、基板電位への供給能力
は小さいが消費電力は小さい基板電位発生回のみを動作
させる方式をとることにより、動作に対する能力を満た
しつつより一層の低消費電力化を図ることができる。ま
た、基板電位検出回路においても消費電力が常時生じて
いるため、消費電力は大きいが基板電位に対しての反応
速度の速い回路を用い、消費電力を小さくしなければな
らないときには、基板電位に対しての反応速度は遅いが
消費電力は小さい基板電位検出回器のみを動作させる方
式をとることにより、動作に対する能力を満たしつつよ
り一層の低消費電力化を図ることができる。

【００６９】また、基板電位検出回路は、第１の電源電
位と基板電位間で電位を検出する回路と、第１の電源電
位と接地電位間で増幅する回路と、第２の電源電位と接
地電位間で増幅する回路とを有し、第１の電源電位と第
２の電源電位が異なり、第１の電源電位と接地電位間で
増幅する回路の出力信号と、その出力信号と反転信号で
ある第１の電源電位と接地電位間で増幅する回路の出力
信号の間に、ゲートを第１の電源電位とした第１のＮ形
ＭＯＳトランジスタ、第２、第３のＰ形ＭＯＳトランジ
スタ、ゲートを第１の電源電位とした第４のＮ形ＭＯＳ
トランジスタの順に接続し、第２、第３のＰ形ＭＯＳト
ランジスタの接点に第２の電源電位を接続し、第２、第
３のＰ形ＭＯＳトランジスタのゲートを、それぞれ第
３、第２のＰ形ＭＯＳトランジスタのドレインに接続
し、その第２、第３のＰ形ＭＯＳトランジスタのドレイ
ン電位のどちらかを入力とした第２の電源電位と接地電
位間で増幅する回路の出力を基板電位検出信号として発
生する構成をとることによって、第１の電源電位が第２
の電源電位より低くとも、貫通電流が生じたままになる
ことはなくなることにより低消費電力化がはかることが
できる。

【図面の簡単な説明】

【図１】本発明の一実施例における基板電位発生回路の
ブロック図である。

【図２】同実施例における内部電位発生器の回路図であ
る。

【図３】同実施例における基板電位検出器Ａの回路図で
ある。

【図４】同実施例における基板電位検出器の動作特性図
である。

【図５】同実施例における基板電位発生回路の動作特性
図である。

【図６】同実施例における基板電位供給器の回路図であ
る。

【図７】同実施例における基板電位供給器の動作特性図
である。

【図８】同実施例における基板電位検出制御信号発生器
の回路図である。

【図９】同実施例における基板電位検出器Ｂの回路図で
ある。

【図１０】従来の基板電位発生回路のブロック図であ
る。

【図１１】（ａ）は従来の基板電位検出器の回路図であ
る。（ｂ）は動作特性図である。

【符号の説明】

１１内部電位発生回路１２基板電位検出器Ａ１３基板電位供給器Ａ１４基板電位検出器Ｂ１５基板電位供給器Ｂ１６基板電位検出器制御信号発生器

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板内において内部降圧器により
発生された外部電源電圧の依存性が少ない内部降圧電圧
と基板電位に基づいて基板電位検出信号を発生させる基
板電位検出器と、前記基板電位検出信号により動作を制
御される基板電位供給器を備えた基板電位発生回路にお
いて、前記基板電位供給器が基板電位に負電荷を注入している
時の基板電位の設定電位より、基板電位供給器が停止し
ているときの基板電位の設定電位を高くすることによっ
て、基板電位供給器が動作中は低い側の基板電位の設定
電位まで引き下げられてから、基板電位供給器の動作が
停止され、基板電位供給器が停止中は高い側の基板電位
の設定電位まで浮き上がってきたときに、基板電位供給
器の動作が開始される動作を行うことを特徴とする基板
電位発生回路。
【請求項２】請求項１記載の基板電位検出器は、第１
の電源電位と基板電位の間に第１、第２のＭＯＳトラン
ジスタの並列体と第３、第４のＭＯＳトランジスタを直
列に接続した回路において基板電位を検出し、前記基板
電位供給器が動作中は、第２のＭＯＳトランジスタをｏ
ｎ状態にすることにより、基板電位の設定電位を低く
し、前記基板電位供給器の動作が停止しているときは、
第２のＭＯＳトランジスタをｏｆｆ状態にすることによ
り、基板電位の設定電位を高くすることによって、前記
基板電位供給器の動作中か否かで前記基板電位の設定電
位を変えることを特徴とする基板電位発生回路。
【請求項３】請求項１記載において、基板電位発生回
路を複数個有し、前記基板電位発生回路の少なくとも一
つは待機時用に常に第１の基板電位検出器が動作してお
り、前記基板電位発生回路の少なくとも他の一つは、同
一半導体基板上において基板電位検出器制御信号発生器
で発生された基板電位検出器制御信号により、前記第１
の基板電位検出器以外の第２の基板電位検出器が制御さ
れ、前記第２の基板電位検出器の動作が停止している状
態を有する基板電位発生回路。
【請求項４】請求項２記載の基板電位検出器制御信号
発生器は、電源投入時と動作時において前記基板電位検
出器を動作させる信号を発生する回路で、電源電位と接
地電位間にゲートを電源電位と制御信号に接続したＭＯ
Ｓトランジスタとの並列体とキャパシタとをこの順に直
列に接続し、電源投入時のみ前記ＭＯＳトランジスタと
の並列体と前記キャパシタとの接続点を低電位とするこ
とにより電源投入時の検出を行うことを特徴とする基板
電位発生回路。
【請求項５】請求項１記載の基板電位検出器は、第１
の電源電位と基板電位間で電位を検出する回路と、第１
の電源電位と接地電位間で増幅する回路と、第２の電源
電位と接地電位間で増幅する回路とを有し、第１の電源
電位と第２の電源電位が異なり、前記第１の電源電位と
接地電位間で増幅する回路の出力信号と、その出力信号
と反転信号である前記第１の電源電位と接地電位間で増
幅する回路の出力信号の間に、ゲートを第１の電源電位
とした第１のＮ形ＭＯＳトランジスタ、第２、第３のＰ
形ＭＯＳトランジスタ、ゲートを第１の電源電位とした
第４のＮ形ＭＯＳトランジスタの順に接続し、第２、第
３のＰ形ＭＯＳトランジスタの接点に第２の電源電位を
接続し、第２、第３のＰ形ＭＯＳトランジスタのゲート
を、それぞれ第３、第２のＰ形ＭＯＳトランジスタのド
レインに接続し、その第２、第３のＰ形ＭＯＳトランジ
スタのドレイン電位のどちらかを入力とした前記第２の
電源電位と接地電位間で増幅する回路の出力を基板電位
検出信号として発生することを特徴とする基板電位発生
回路。