JPH0732238B2 - 半導体装置の基板電圧発生回路 - Google Patents
半導体装置の基板電圧発生回路Info
- Publication number
- JPH0732238B2 JPH0732238B2 JP62112754A JP11275487A JPH0732238B2 JP H0732238 B2 JPH0732238 B2 JP H0732238B2 JP 62112754 A JP62112754 A JP 62112754A JP 11275487 A JP11275487 A JP 11275487A JP H0732238 B2 JPH0732238 B2 JP H0732238B2
- Authority
- JP
- Japan
- Prior art keywords
- node
- circuit
- charge pump
- substrate voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体装置の基板電圧発生回路に関する。
（従来の技術） 第６図に半導体装置の基板電圧発生回路の基本回路構成
を示す。第６図において、符号ａはインバータを縦続接
続してリング状に構成されたリングオシレータ（発振回
路）であり、ｂはリングオシレータａの出力に応答して
次段のチャージポンプ回路を駆動する駆動回路である。
を示す。第６図において、符号ａはインバータを縦続接
続してリング状に構成されたリングオシレータ（発振回
路）であり、ｂはリングオシレータａの出力に応答して
次段のチャージポンプ回路を駆動する駆動回路である。
ｄは、コンデンサｃ、２個のＮチャンネルMOSトランジ
スタQaおよびQbで構成されたチャージポンプ回路であ
る。チャージポンプ回路ｄを構成する前記両トランジス
タの内の一方のトランジスタQaは、そのゲートとドレイ
ンとを共通に接続されるとともに、そのゲートとドレイ
ンとの共通接続部を基板電圧発生回路の出力端子Vbbに
接続されている。他方のトランジスタQbはそのゲートと
ドレインを共通に接続されるとともに、そのソースを接
地端子に接続されている。
スタQaおよびQbで構成されたチャージポンプ回路であ
る。チャージポンプ回路ｄを構成する前記両トランジス
タの内の一方のトランジスタQaは、そのゲートとドレイ
ンとを共通に接続されるとともに、そのゲートとドレイ
ンとの共通接続部を基板電圧発生回路の出力端子Vbbに
接続されている。他方のトランジスタQbはそのゲートと
ドレインを共通に接続されるとともに、そのソースを接
地端子に接続されている。
そして、両トランジスタQaおよびQbはそれらのゲートと
ドレインとの共通接続部どうしを互いに接続されてノー
ドｎとされている。
ドレインとの共通接続部どうしを互いに接続されてノー
ドｎとされている。
次に第６図に示された、半導体装置の基板電圧発生回路
の動作を第７図を参照して説明する。第７図において、
Φ１はリングオシレータａにより発振周期を制御され、
かつ、駆動回路ｂから出力されてチャージポンプ回路ｄ
を駆動する電圧（駆動電圧）であり、Ｎはノードｎに現
れる電圧（ノード電圧）であり、VBBは出力端子Vbbに現
れる電圧（基板電圧）である。駆動回路ｂの出力部に現
れる駆動電圧Φ１の電圧が第７図に示されるような波形
変化でもって０（ゼロ）からVp（後述のしきい値電圧Vt
hbよりも絶対値が大の、正の或る電圧）に立ち上がる
と、駆動回路ｂの出力部とノードｎとがコンデンサｃを
介在して容量結合されているために、ノード電圧Ｎも０
からVpに上昇する。
の動作を第７図を参照して説明する。第７図において、
Φ１はリングオシレータａにより発振周期を制御され、
かつ、駆動回路ｂから出力されてチャージポンプ回路ｄ
を駆動する電圧（駆動電圧）であり、Ｎはノードｎに現
れる電圧（ノード電圧）であり、VBBは出力端子Vbbに現
れる電圧（基板電圧）である。駆動回路ｂの出力部に現
れる駆動電圧Φ１の電圧が第７図に示されるような波形
変化でもって０（ゼロ）からVp（後述のしきい値電圧Vt
hbよりも絶対値が大の、正の或る電圧）に立ち上がる
と、駆動回路ｂの出力部とノードｎとがコンデンサｃを
介在して容量結合されているために、ノード電圧Ｎも０
からVpに上昇する。
ノード電圧ＮがVpとなると、トランジスタQbがオン状態
になり、このため、トランジスタQaのしきい値電圧をVt
haに、またトランジスタQbのしきい値電圧をVthbにそれ
ぞれ定めた場合に、ノード電圧ＮはVthbに下がる。その
後、駆動電圧φ１がVpから０に下がると、コンデンサｃ
の容量結合のためにノード電圧ＮがVthbからVp分を引い
た電圧にまで低下する。
になり、このため、トランジスタQaのしきい値電圧をVt
haに、またトランジスタQbのしきい値電圧をVthbにそれ
ぞれ定めた場合に、ノード電圧ＮはVthbに下がる。その
後、駆動電圧φ１がVpから０に下がると、コンデンサｃ
の容量結合のためにノード電圧ＮがVthbからVp分を引い
た電圧にまで低下する。
この時、トランジスタQbはオフ状態であるが、トランジ
スタQaがオン状態になるため、基板電圧VBBは下がる。
以上のような動作を繰り返し、基板電圧VBBは最終的に
はVtha＋Vthb−Vpとなって安定する。
スタQaがオン状態になるため、基板電圧VBBは下がる。
以上のような動作を繰り返し、基板電圧VBBは最終的に
はVtha＋Vthb−Vpとなって安定する。
（発明が解決しようとする問題点） ところで、このような構成を有する従来例の基板電圧発
生回路においては、基板電圧は半導体チップ上に構成さ
れている様々な回路の動作の影響を受けて変動する。そ
して、その基板電圧は、電源電圧が高くなってMOSトラ
ンジスタを形成する部分でのインパクトイオン化現象に
よって浅くなることが知られている。
生回路においては、基板電圧は半導体チップ上に構成さ
れている様々な回路の動作の影響を受けて変動する。そ
して、その基板電圧は、電源電圧が高くなってMOSトラ
ンジスタを形成する部分でのインパクトイオン化現象に
よって浅くなることが知られている。
基板電圧が浅くなるという傾向性は電源電圧が高くなる
程、また、半導体基板上に構成された回路の動作サイク
ルを短くする程顕著に現れてくる。
程、また、半導体基板上に構成された回路の動作サイク
ルを短くする程顕著に現れてくる。
そして、勿論、良く知られているように基板電圧が浅く
なることは、トランジスタのソース・ドレイン間にパン
チスルーを生じ易くさせるものであり、過剰電流が流れ
半導体デバイスを破壊してしまうとともに、特に、CMOS
回路においてはラッチアップ現象の誘因ともなるもので
あった。
なることは、トランジスタのソース・ドレイン間にパン
チスルーを生じ易くさせるものであり、過剰電流が流れ
半導体デバイスを破壊してしまうとともに、特に、CMOS
回路においてはラッチアップ現象の誘因ともなるもので
あった。
本発明は、上記のような問題点を解消するためになされ
たものであり、通常使用よりも高い外部電源電圧が印加
されたときに、基板電圧発生回路の能力を大幅に向上さ
せ、基板電圧が浅くなるのを防止できるようにすること
を目的としている。
たものであり、通常使用よりも高い外部電源電圧が印加
されたときに、基板電圧発生回路の能力を大幅に向上さ
せ、基板電圧が浅くなるのを防止できるようにすること
を目的としている。
（問題点を解決するための手段） 前記目的を達成するための本発明に係る基板電圧発生回
路は、発振回路と、電源電圧が所定値以上になると、制
御信号を出力する電源電圧検出回路と、基板電圧を発生
するための予備のチャージポンプ手段と、上記発振回路
からの発振出力および上記電源電圧検出回路からの制御
信号を受け、上記発振回路からの発振出力を上記予備の
チャージポンプ手段に伝達するためのスイッチング手段
と、を備えている。
路は、発振回路と、電源電圧が所定値以上になると、制
御信号を出力する電源電圧検出回路と、基板電圧を発生
するための予備のチャージポンプ手段と、上記発振回路
からの発振出力および上記電源電圧検出回路からの制御
信号を受け、上記発振回路からの発振出力を上記予備の
チャージポンプ手段に伝達するためのスイッチング手段
と、を備えている。
（作用） 前記構成を有する本発明の基板電圧発生回路は、電源電
圧が所定値未満の通常使用時には、予備のチャージポン
プ手段が休止状態にあり、前記所定値以上の高い電源電
圧が印加された時には、電源電圧検出回路から制御信号
を受けてスイッチング手段が発振出力を予備のチャージ
ポンプ手段に伝達するので、それまで休止状態にあった
予備のチャージポンプ手段が動作し、浅くなりかけてい
た基板電圧を深くする方向に働き、基板電圧の浮き上が
りを防ぐ。
圧が所定値未満の通常使用時には、予備のチャージポン
プ手段が休止状態にあり、前記所定値以上の高い電源電
圧が印加された時には、電源電圧検出回路から制御信号
を受けてスイッチング手段が発振出力を予備のチャージ
ポンプ手段に伝達するので、それまで休止状態にあった
予備のチャージポンプ手段が動作し、浅くなりかけてい
た基板電圧を深くする方向に働き、基板電圧の浮き上が
りを防ぐ。
（実施例） 以下、本発明を図面に示す実施例に基づいて詳細に説明
する。第１図は、本発明の一実施例に係る半導体装置の
基板電圧発生回路の回路図である。本実施例ではＮチャ
ンネルMOSトランジスタとＰチャンネルMOSトランジスタ
とを用いて構成されるCMOS回路について説明する。第１
図において、符号１は発振回路として複数のインバータ
1a,1b,……,1cを縦続接続して構成されているリングオ
シレータである。
する。第１図は、本発明の一実施例に係る半導体装置の
基板電圧発生回路の回路図である。本実施例ではＮチャ
ンネルMOSトランジスタとＰチャンネルMOSトランジスタ
とを用いて構成されるCMOS回路について説明する。第１
図において、符号１は発振回路として複数のインバータ
1a,1b,……,1cを縦続接続して構成されているリングオ
シレータである。
２は、電源電圧が所定値以上になると、制御信号を出力
する電源電圧検出回路である。電源電圧検出回路２は、
４個のＮチャンネルMOSトランジスタQ2a,Q2b,Q2c,Q2dお
よび抵抗値r1を有する抵抗R1からなる基準電圧発生段2a
と、その出力を受けるＰチャンネルMOSトランジスタQ2e
およびＮチャンネルMOSトランジスタQ2fからなる第１の
インバータ2bと、ＰチャンネルMOSトランジスタQ2gおよ
びＮチャンネルMOSトランジスタQ2hからなる第２のイン
バータ2cとによって構成されている。
する電源電圧検出回路である。電源電圧検出回路２は、
４個のＮチャンネルMOSトランジスタQ2a,Q2b,Q2c,Q2dお
よび抵抗値r1を有する抵抗R1からなる基準電圧発生段2a
と、その出力を受けるＰチャンネルMOSトランジスタQ2e
およびＮチャンネルMOSトランジスタQ2fからなる第１の
インバータ2bと、ＰチャンネルMOSトランジスタQ2gおよ
びＮチャンネルMOSトランジスタQ2hからなる第２のイン
バータ2cとによって構成されている。
3aはリングオシレータ１からの発振出力および電源電圧
検出回路２からの制御信号を受け、発振出力を予備のチ
ャージポンプ手段としての第２のチャージポンプ回路5b
に伝達するためのスイッチング回路であり、第１、第２
のＰチャンネルMOSトランジスタQ3b,Q3aと、第5,第６の
ＮチャンネルMOSトランジスタQ3c,Q3dとからなる。4aは
ＰチャンネルMOSトランジスタQ4aとＮチャンネルMOSト
ランジスタQ4bとからなる第１の駆動回路であり、4bは
ＰチャンネルMOSトランジスタQ4cとＮチャンネルMOSト
ランジスタQ4dとからなる第２の駆動回路である。5a
は、キャパシタC0aと、第1,第２のＮチャンネルMOSトラ
ンジスタQ5a,Q5bとからなる主チャージポンプ手段とし
ての第１のチャージポンプ回路であり、5bは、キャパシ
タCObと、第3,第４のＮチャンネルMOSトランジスタQ5c,
Q5dとからなる予備のチャージポンプ手段としての第２
のチャージポンプ回路である。
検出回路２からの制御信号を受け、発振出力を予備のチ
ャージポンプ手段としての第２のチャージポンプ回路5b
に伝達するためのスイッチング回路であり、第１、第２
のＰチャンネルMOSトランジスタQ3b,Q3aと、第5,第６の
ＮチャンネルMOSトランジスタQ3c,Q3dとからなる。4aは
ＰチャンネルMOSトランジスタQ4aとＮチャンネルMOSト
ランジスタQ4bとからなる第１の駆動回路であり、4bは
ＰチャンネルMOSトランジスタQ4cとＮチャンネルMOSト
ランジスタQ4dとからなる第２の駆動回路である。5a
は、キャパシタC0aと、第1,第２のＮチャンネルMOSトラ
ンジスタQ5a,Q5bとからなる主チャージポンプ手段とし
ての第１のチャージポンプ回路であり、5bは、キャパシ
タCObと、第3,第４のＮチャンネルMOSトランジスタQ5c,
Q5dとからなる予備のチャージポンプ手段としての第２
のチャージポンプ回路である。
電源電圧検出回路２の基準電圧発生段2aにおいて、トラ
ンジスタQ2aはそのドレインとゲートを電源電圧（Vcc）
端子に共通に接続されており、そのソースをノードN1に
接続されている。トランジスタQ2bはそのドレインとゲ
ートをノードN1に接続されており、そのソースをノード
N2に接続されている。トランジスタQ2cはそのドレイン
とゲートとをノードN2に接続されており、そのソースを
ノードN3に接続されている。トランジスタQ2dはそのド
レインとゲートとをノードN3に接続されており、そのソ
ースをノードN4に接続されている。R1は抵抗値r1を有す
る抵抗で、一端はノード４に接続されており、他端はグ
ランド（接地）端子に接続されている。
ンジスタQ2aはそのドレインとゲートを電源電圧（Vcc）
端子に共通に接続されており、そのソースをノードN1に
接続されている。トランジスタQ2bはそのドレインとゲ
ートをノードN1に接続されており、そのソースをノード
N2に接続されている。トランジスタQ2cはそのドレイン
とゲートとをノードN2に接続されており、そのソースを
ノードN3に接続されている。トランジスタQ2dはそのド
レインとゲートとをノードN3に接続されており、そのソ
ースをノードN4に接続されている。R1は抵抗値r1を有す
る抵抗で、一端はノード４に接続されており、他端はグ
ランド（接地）端子に接続されている。
電源電圧検出回路２の第１のインバータ2bにおいて、ト
ランジスタQ2eはそのソースを電源電圧端子に接続され
ており、そのゲートをノードN4に接続され、そのドレイ
ンをノードN5に接続れている。トランジスタQ2fはその
ソースをグランド端子に接続されており、そのゲートを
ノードN4に接続され、そのドレインをノードN5に接続さ
れている。
ランジスタQ2eはそのソースを電源電圧端子に接続され
ており、そのゲートをノードN4に接続され、そのドレイ
ンをノードN5に接続れている。トランジスタQ2fはその
ソースをグランド端子に接続されており、そのゲートを
ノードN4に接続され、そのドレインをノードN5に接続さ
れている。
また、第２のインバータ回路2cにおいて、トランジスタ
Q2gはそのソースを電源電圧端子に接続されており、そ
のゲートをノードN5に接続され、そのドレインをノード
N6に接続されている。トランジスタQ2hはそのソースを
グランド端子に接続されており、そのゲートをノードN5
に接続され、そのドレインをノードN6に接続されてい
る。
Q2gはそのソースを電源電圧端子に接続されており、そ
のゲートをノードN5に接続され、そのドレインをノード
N6に接続されている。トランジスタQ2hはそのソースを
グランド端子に接続されており、そのゲートをノードN5
に接続され、そのドレインをノードN6に接続されてい
る。
スイッチング回路3aにおいて、トランジスタQ3aはその
ソースを電源電圧端子に接続されており、そのゲートを
電源電圧検出回路２からの制御信号が入力される第７の
入力ノードとしてのノードN6に接続され、そのドレイン
を第２の駆動回路4bを介して第２のチャージポンプ回路
5bに対してリングオシレータ１からの発振出力を出力す
るための出力ノードとしてのノードN7に接続されてい
る。トランジスタQ3bはそのソースを電源電圧端子に接
続されており、そのゲートをリングオシレータ１からの
発振出力が入力される第６の入力ノードとしてのノード
N11に接続され、ドレインをノードN7に接続されてい
る。トランジスタQ3cはそのソースを接続ノードとして
のノードN8に接続されており、そのゲートをノードN11
に接続されており、そのドレインノードN7に接続されて
いる。トランジスタQ3dはそのソースをグランド端子に
接続されており、そのゲートをノードN6に接続されてお
り、そのドレインをノードN8に接続されている。
ソースを電源電圧端子に接続されており、そのゲートを
電源電圧検出回路２からの制御信号が入力される第７の
入力ノードとしてのノードN6に接続され、そのドレイン
を第２の駆動回路4bを介して第２のチャージポンプ回路
5bに対してリングオシレータ１からの発振出力を出力す
るための出力ノードとしてのノードN7に接続されてい
る。トランジスタQ3bはそのソースを電源電圧端子に接
続されており、そのゲートをリングオシレータ１からの
発振出力が入力される第６の入力ノードとしてのノード
N11に接続され、ドレインをノードN7に接続されてい
る。トランジスタQ3cはそのソースを接続ノードとして
のノードN8に接続されており、そのゲートをノードN11
に接続されており、そのドレインノードN7に接続されて
いる。トランジスタQ3dはそのソースをグランド端子に
接続されており、そのゲートをノードN6に接続されてお
り、そのドレインをノードN8に接続されている。
第１の駆動回路4aにおいて、トランジスタQ4aはそのソ
ースを電源電圧端子に接続されており、そのゲートをノ
ードN11に接続されており、そのドレインをノードN12に
接続されている。トランジスタQ4bはそのソースをグラ
ンド端子に接続されており、そのゲートをノードN11に
接続されており、そのドレインをノードN12に接続され
ている。
ースを電源電圧端子に接続されており、そのゲートをノ
ードN11に接続されており、そのドレインをノードN12に
接続されている。トランジスタQ4bはそのソースをグラ
ンド端子に接続されており、そのゲートをノードN11に
接続されており、そのドレインをノードN12に接続され
ている。
第２の駆動回路4bにおいて、トランジスタQ4cはそのソ
ースを電源電圧端子に接続されており、そのゲートをノ
ードN7に接続されており、そのドレインをノードN9に接
続されている。トランジスタQ4dはそのソースをグラン
ド端子に接続されており、そのゲートをノードN7に接続
されており、そのドレインをノードN9に接続されてい
る。第１のチャージポンプ回路5aにおいて、キャパシタ
C0aの一端は、リングオシレータ１からの発振出力に応
じた信号が入力される第１の入力ノードとしてのノード
N12に接続されており、他端は、第２の入力ノードとし
てのノードN13に接続されている。
ースを電源電圧端子に接続されており、そのゲートをノ
ードN7に接続されており、そのドレインをノードN9に接
続されている。トランジスタQ4dはそのソースをグラン
ド端子に接続されており、そのゲートをノードN7に接続
されており、そのドレインをノードN9に接続されてい
る。第１のチャージポンプ回路5aにおいて、キャパシタ
C0aの一端は、リングオシレータ１からの発振出力に応
じた信号が入力される第１の入力ノードとしてのノード
N12に接続されており、他端は、第２の入力ノードとし
てのノードN13に接続されている。
第２のチャージポンプ回路5bにおいて、キャパシタC0b
の一端は、スイッチング回路3aおよび第２の駆動回路4b
を介してリングオシレータ１からの発振出力に応じた信
号が入力される第３の入力ノードとしてのノードN9に接
続されており、他端は、第４の入力ノードとしてのノー
ドN10に接続されている。
の一端は、スイッチング回路3aおよび第２の駆動回路4b
を介してリングオシレータ１からの発振出力に応じた信
号が入力される第３の入力ノードとしてのノードN9に接
続されており、他端は、第４の入力ノードとしてのノー
ドN10に接続されている。
第１のチャージポンプ回路5aにおいて、トランジスタQ5
aはそのドレインとゲートとを基板重圧発生回路の出力
端子VBBに接続されており、そのソースをノードN13に接
続されている。トランジスタQ5bはそのドレインとゲー
トとをノードN13に接続されており、そのソースをグラ
ンド端子に接続されている。
aはそのドレインとゲートとを基板重圧発生回路の出力
端子VBBに接続されており、そのソースをノードN13に接
続されている。トランジスタQ5bはそのドレインとゲー
トとをノードN13に接続されており、そのソースをグラ
ンド端子に接続されている。
第２のチャージポンプ回路5bにおいて、トランジスタQ5
cはそのドレインとゲートとを基板電圧発生回路の出力
端子VBBに接続されており、そのソースをノードN10に接
続されている。トランジスタQ5dはそのドレインとゲー
トとをノードN10に接続されており、そのソースをグラ
ンド端子に接続されている。
cはそのドレインとゲートとを基板電圧発生回路の出力
端子VBBに接続されており、そのソースをノードN10に接
続されている。トランジスタQ5dはそのドレインとゲー
トとをノードN10に接続されており、そのソースをグラ
ンド端子に接続されている。
動作について説明する。
電源電圧検出回路２において、その基準電圧発生段2aを
構成している４個のトランジスタQ2a,Q2b,Q2c,Q2dそれ
ぞれのトランジスタサイズを等しく構成することで、そ
れぞれのしきい値電圧をほぼ等しくすることができる。
ここでは、そのしきい値電圧Vth3の値を1V,抵抗値r1の
値を非常に大きくした場合について考える。第２図に動
作波形を示す。第２図（ａ）ないし（ｇ）において、Vc
cは電源電圧の波形であり、N4〜N6およびN11はそれぞれ
ノードN4〜N6およびノードN11での電圧波形であり、Φ
１は第１の駆動回路4aの駆動電圧波形であり、Φ２は第
２の駆動回路4bの駆動電圧波形である。
構成している４個のトランジスタQ2a,Q2b,Q2c,Q2dそれ
ぞれのトランジスタサイズを等しく構成することで、そ
れぞれのしきい値電圧をほぼ等しくすることができる。
ここでは、そのしきい値電圧Vth3の値を1V,抵抗値r1の
値を非常に大きくした場合について考える。第２図に動
作波形を示す。第２図（ａ）ないし（ｇ）において、Vc
cは電源電圧の波形であり、N4〜N6およびN11はそれぞれ
ノードN4〜N6およびノードN11での電圧波形であり、Φ
１は第１の駆動回路4aの駆動電圧波形であり、Φ２は第
２の駆動回路4bの駆動電圧波形である。
（Ａ）まず、通常使用の電源電圧（第１の外部電源電
圧）である5VがVcc端子に印加されている場合を考える
と、ノードN4には４個のトランジスタのしきい値電圧分
だけの電圧降下が生じ、約1Vの電圧を発生することにな
る。トランジスタQ2eおよびQ2fからなる第１のインバー
タ2bでは、そのしきい値電圧を電源電圧の1/2より少し
低めに設定しておく。
圧）である5VがVcc端子に印加されている場合を考える
と、ノードN4には４個のトランジスタのしきい値電圧分
だけの電圧降下が生じ、約1Vの電圧を発生することにな
る。トランジスタQ2eおよびQ2fからなる第１のインバー
タ2bでは、そのしきい値電圧を電源電圧の1/2より少し
低めに設定しておく。
ノードN4の電圧は1Vであるので、第１図のインバータ2b
ではこれを“L"電圧（ローレベル電圧）と判定してノー
ドN5に“H"電圧（ハイレベル電圧）データを出力する。
この“H"データは第２のインバータ2cで反転されるか
ら、ノードN6には結局、“L"の電圧が発生し、トランジ
スタQ3aはオン状態、トランジスタQ3dはオフ状態とな
る。これによって、ノードN11にどのような波形が発生
していてもノードN7には常に“H"データが表われる。す
なわち、第２のチャージポンプ回路5bには駆動信号が伝
達されずこのチャージポンプ回路5bは休止状態となる。
ではこれを“L"電圧（ローレベル電圧）と判定してノー
ドN5に“H"電圧（ハイレベル電圧）データを出力する。
この“H"データは第２のインバータ2cで反転されるか
ら、ノードN6には結局、“L"の電圧が発生し、トランジ
スタQ3aはオン状態、トランジスタQ3dはオフ状態とな
る。これによって、ノードN11にどのような波形が発生
していてもノードN7には常に“H"データが表われる。す
なわち、第２のチャージポンプ回路5bには駆動信号が伝
達されずこのチャージポンプ回路5bは休止状態となる。
一方、ノードN11にはリングオシレータ１により発振パ
ルスが発生しており、この発生パルスに応答動作する第
１の駆動回路4aからの駆動信号がキャパシタC0aを介し
て与えられることにより第１のチャージポンプ回路5aは
動作状態にある。
ルスが発生しており、この発生パルスに応答動作する第
１の駆動回路4aからの駆動信号がキャパシタC0aを介し
て与えられることにより第１のチャージポンプ回路5aは
動作状態にある。
この状態では、第６図および第７図を用いて説明した従
来例と同様にして基板電圧VBBは一定値に安定化してく
る。
来例と同様にして基板電圧VBBは一定値に安定化してく
る。
（Ｂ）次に、通常使用電圧より高い8Vの外部電源電圧が
Vcc端子に印加された場合を考える。従来例では外部電
源電圧が高くなると基板電圧が浅くなるという問題があ
ったが、本発明では次のようにして基板電圧VBBが浅く
なることを防止している。
Vcc端子に印加された場合を考える。従来例では外部電
源電圧が高くなると基板電圧が浅くなるという問題があ
ったが、本発明では次のようにして基板電圧VBBが浅く
なることを防止している。
まず、5Vの場合と同様にノードN4には約4Vの電圧降下に
よって、約4Vの電圧が発生する。トランジスタQ2eおよ
びQ2fからなる第１のインバータ2bでは、インバータの
しきい値電圧が電源電圧Vccの1/2より少し低めに設定し
てあるので、ノードN4に発生した4Vの電圧を“H"データ
と判定して、ノードN5に“L"データを出力する。これに
よって、ノードN6には“H"の電圧が発生し、トランジス
タQ3aはオフ状態、トランジスタQ3dはオン状態となる。
これによって、ノトN7にはノードN11の波形の反転波形
データΦ２が発生し、第２のチャージポンプ回路5bの駆
動回路4bにリングオシレータ１で発生した駆動電圧が伝
わることになる。これによって結局、第１のチャージポ
ンプ回路5aの出力に第２のチャージポンプ回路5bの出力
が加わることにより基板電圧VBBが浅くなることが防止
されて基板電圧発生回路の能力が大きく向上する。
よって、約4Vの電圧が発生する。トランジスタQ2eおよ
びQ2fからなる第１のインバータ2bでは、インバータの
しきい値電圧が電源電圧Vccの1/2より少し低めに設定し
てあるので、ノードN4に発生した4Vの電圧を“H"データ
と判定して、ノードN5に“L"データを出力する。これに
よって、ノードN6には“H"の電圧が発生し、トランジス
タQ3aはオフ状態、トランジスタQ3dはオン状態となる。
これによって、ノトN7にはノードN11の波形の反転波形
データΦ２が発生し、第２のチャージポンプ回路5bの駆
動回路4bにリングオシレータ１で発生した駆動電圧が伝
わることになる。これによって結局、第１のチャージポ
ンプ回路5aの出力に第２のチャージポンプ回路5bの出力
が加わることにより基板電圧VBBが浅くなることが防止
されて基板電圧発生回路の能力が大きく向上する。
以上のように、第１のチャージポンプ回路5aおよび第１
の駆動回路4aは、外部電源電圧の大きさに関係なく、常
に動作状態にあり、第２のチャージポンプ回路5bおよび
第２の駆動回路4bにおいては、電源電圧が5Vの時には休
止状態にあり、電源電圧が高くなって8V付近になると、
ノードN4の電圧が第１のインバータ2a2のしきい値を越
える事によって駆動パルスが伝達されるようになり、動
作状態となる。これによって、外部電源電圧が高いと
き、基板電圧発生回路の能力が大幅に強化され、基板電
圧の浮き上がりを防ぐことができる。
の駆動回路4aは、外部電源電圧の大きさに関係なく、常
に動作状態にあり、第２のチャージポンプ回路5bおよび
第２の駆動回路4bにおいては、電源電圧が5Vの時には休
止状態にあり、電源電圧が高くなって8V付近になると、
ノードN4の電圧が第１のインバータ2a2のしきい値を越
える事によって駆動パルスが伝達されるようになり、動
作状態となる。これによって、外部電源電圧が高いと
き、基板電圧発生回路の能力が大幅に強化され、基板電
圧の浮き上がりを防ぐことができる。
実際のデバイス、例えばダイナミックRAMにおいては、
スペックで保障している電源電圧は、4.5V〜5.5Vで、8V
の電源電圧を印加することはないと考えられる。しか
し、デバイスのマージンを評価するテスト段階において
は、当然高い電源電圧をかけてテストを行なうし、また
信頼性試験等においては、高い電源電圧を高温状態で印
加するエージングが行なわれる。このようなときに、従
来の基板電圧発生回路においては基板電圧が浅くなり、
それによってパンチスルーやラッチアップ現象が発生
し、過剰電流によってデバイスが破壊されるという問題
があったのであるが、本発明の基板電圧発生回路におい
ては、基板電圧発生回路が強化されることからそのよう
な問題が発生するおそれがなくなり、デンバイスの破壊
生はじない。
スペックで保障している電源電圧は、4.5V〜5.5Vで、8V
の電源電圧を印加することはないと考えられる。しか
し、デバイスのマージンを評価するテスト段階において
は、当然高い電源電圧をかけてテストを行なうし、また
信頼性試験等においては、高い電源電圧を高温状態で印
加するエージングが行なわれる。このようなときに、従
来の基板電圧発生回路においては基板電圧が浅くなり、
それによってパンチスルーやラッチアップ現象が発生
し、過剰電流によってデバイスが破壊されるという問題
があったのであるが、本発明の基板電圧発生回路におい
ては、基板電圧発生回路が強化されることからそのよう
な問題が発生するおそれがなくなり、デンバイスの破壊
生はじない。
また、本発明の基板電圧発生回路は、テスト時やエージ
ングの時に有効である。また、通常使用状態では、余分
な回路は非動作状態にあるので、電源電流等の増加はな
い。
ングの時に有効である。また、通常使用状態では、余分
な回路は非動作状態にあるので、電源電流等の増加はな
い。
なお、上記実施例では、電源電圧検出回路の基準電圧発
生段2aにおいて、ＮチャンネルMOSトランジスタを４段
直列接続し、トランジスタのしきい電圧Vth3を1Vとし、
トランジスタQ2eとQ2fよりなる第１のインバータのしき
い値電圧を電源電圧の半分より少し低いとして考察した
が、一般的に、基準電圧発生段のＮチャンネルMOSトラ
ンジスタの段数をＮ段とし、しきい値電圧をVth3とし、
トランジスタQ2eとQ2fよりなる第１のインバータのしき
い値電圧をVth4とすると、次の条件を満たすVccが印加
されたとき休止状態のチャージポンプ回路が動作状態に
変わることになる。
生段2aにおいて、ＮチャンネルMOSトランジスタを４段
直列接続し、トランジスタのしきい電圧Vth3を1Vとし、
トランジスタQ2eとQ2fよりなる第１のインバータのしき
い値電圧を電源電圧の半分より少し低いとして考察した
が、一般的に、基準電圧発生段のＮチャンネルMOSトラ
ンジスタの段数をＮ段とし、しきい値電圧をVth3とし、
トランジスタQ2eとQ2fよりなる第１のインバータのしき
い値電圧をVth4とすると、次の条件を満たすVccが印加
されたとき休止状態のチャージポンプ回路が動作状態に
変わることになる。
Vcc＞Ｎ・Vth3＋Vth4 ……（１） 実際のデバイスにおいて、基板電圧が浮き上がりかける
ときの電源電圧に合わせてノード電圧N,しきい値電圧Vt
h3,Vth4を設定してやれば、電源電圧が高くなっても基
板電圧を深い所で安定させることが可能である。
ときの電源電圧に合わせてノード電圧N,しきい値電圧Vt
h3,Vth4を設定してやれば、電源電圧が高くなっても基
板電圧を深い所で安定させることが可能である。
また、上記実施例では、電源電圧の変動により、動作状
態あるいは非動作状態となるチャージポンプ回路が１つ
の場合について述べたが、その数を複数に増加するとさ
らに効果が上がる。
態あるいは非動作状態となるチャージポンプ回路が１つ
の場合について述べたが、その数を複数に増加するとさ
らに効果が上がる。
第３図は、本発明の他の実施例に係る基板電圧発生回路
の回路図であり、第４図は第２図に対応するその動作波
形図である。第３図の実施例においては、外部電源電圧
検出回路２を、第１図の実施例における基準電圧発生段
2a、第１のインバータ2b、および第２のインバータ2cに
加えて、ノードN4とは別のノードであるノードN3から基
準電圧信号を受ける、トランジスタQ2k,Q2lよりなる第
３のインバータ2dと、第３のインバータ2dの後段の第４
のインバータ2eとを設けて構成し、そして更に第４のイ
ンバータ2eの後段に第２のスイッチング回路3bを設ける
とともに、それに対応して第３の駆動回路4cおよび第３
のチャージポンプ回路5cを設けて構成されている。
の回路図であり、第４図は第２図に対応するその動作波
形図である。第３図の実施例においては、外部電源電圧
検出回路２を、第１図の実施例における基準電圧発生段
2a、第１のインバータ2b、および第２のインバータ2cに
加えて、ノードN4とは別のノードであるノードN3から基
準電圧信号を受ける、トランジスタQ2k,Q2lよりなる第
３のインバータ2dと、第３のインバータ2dの後段の第４
のインバータ2eとを設けて構成し、そして更に第４のイ
ンバータ2eの後段に第２のスイッチング回路3bを設ける
とともに、それに対応して第３の駆動回路4cおよび第３
のチャージポンプ回路5cを設けて構成されている。
すなわち、この実施例では、予備のチャージポンプ手段
として第３のチャージポンプ回路5cを追加しており、そ
れに対応して、第３の駆動回路4c、第２のスイッチング
回路3bおよび第3,第４のインバー2d,2eを設けている。
として第３のチャージポンプ回路5cを追加しており、そ
れに対応して、第３の駆動回路4c、第２のスイッチング
回路3bおよび第3,第４のインバー2d,2eを設けている。
そして、この第４のインバータ2eの出力によって、第３
のチャージポンプ回路5cおよび第３の駆動回路4cを動作
状態あるいは非動作状態にするようにしている。第３図
において、ノードN3の電圧はノードN4よりVth3ほど電圧
が高くなる。トランジスタQ2kおよびQ2lよりなる第２の
インバータのしきい値電圧をVth5とすると、 Vcc＞３・Vth3＋Vth5 ……（２） の条件を満たす外部電源電圧の時に、第３のチャージポ
ンプ回路5cおよび第３の駆動回路4cが動作状態となる。
Vth3の値を1V、Vth5の値を電源電圧の半分とすると、第
４図に示されるように電源電圧が6Vになった所で動作状
態となる。さらに、電源電圧が8Vになると、第２のチャ
ージポンプ回路5bおよび第２の駆動回路4bも動作状態に
なり、３個のチャージポンプ回路5a〜5cすべてが動作状
態となる。また、しきい値電圧Vth3およびVth5の値を適
当に決めることで、第３のチャージポンプ回路5cおよび
第３の駆動回路4cが動作状態になる電源電圧の値を自由
に決めることができる。
のチャージポンプ回路5cおよび第３の駆動回路4cを動作
状態あるいは非動作状態にするようにしている。第３図
において、ノードN3の電圧はノードN4よりVth3ほど電圧
が高くなる。トランジスタQ2kおよびQ2lよりなる第２の
インバータのしきい値電圧をVth5とすると、 Vcc＞３・Vth3＋Vth5 ……（２） の条件を満たす外部電源電圧の時に、第３のチャージポ
ンプ回路5cおよび第３の駆動回路4cが動作状態となる。
Vth3の値を1V、Vth5の値を電源電圧の半分とすると、第
４図に示されるように電源電圧が6Vになった所で動作状
態となる。さらに、電源電圧が8Vになると、第２のチャ
ージポンプ回路5bおよび第２の駆動回路4bも動作状態に
なり、３個のチャージポンプ回路5a〜5cすべてが動作状
態となる。また、しきい値電圧Vth3およびVth5の値を適
当に決めることで、第３のチャージポンプ回路5cおよび
第３の駆動回路4cが動作状態になる電源電圧の値を自由
に決めることができる。
以上のように基準電圧発生段の基準電圧およびそれを受
けるインバータのしきい値電圧によって自由に動作、非
動作の電源電圧値を変えられるとともに、複数のチャー
ジポンプ回路および駆動回路が、電源電圧の上昇に伴な
って順番に、休止状態にあるチャージポンプ回路および
駆動回路が動作状態になるようにすることも容易に可能
である。
けるインバータのしきい値電圧によって自由に動作、非
動作の電源電圧値を変えられるとともに、複数のチャー
ジポンプ回路および駆動回路が、電源電圧の上昇に伴な
って順番に、休止状態にあるチャージポンプ回路および
駆動回路が動作状態になるようにすることも容易に可能
である。
また、第５図は更に他の実施例の基板電圧発生回路の回
路図である。この実施例の回路の動作波形図は省略され
る。この実施例で特徴とするところは、前述の各実施例
の基板電圧発生回路における抵抗R1の構成部分を、ゲー
トが電源電圧端子に接続されているＮチャンネルMOSト
ランジスタで置き換えたことであり、このような構成で
あっても、前述の各実施例と全く同様の回路動作をす
る。
路図である。この実施例の回路の動作波形図は省略され
る。この実施例で特徴とするところは、前述の各実施例
の基板電圧発生回路における抵抗R1の構成部分を、ゲー
トが電源電圧端子に接続されているＮチャンネルMOSト
ランジスタで置き換えたことであり、このような構成で
あっても、前述の各実施例と全く同様の回路動作をす
る。
また、本発明の実施例においては、電源電圧検出回路2a
および2bのインバータを２段にしてスイッチング回路3a
および3bをNAND回路で構成した場合について述べたが、
電源電圧検出回路のインバータの段数を奇数段にしてス
イッチング回路3aおよび3bをNOR回路で構成しても、前
述の各実施例と全く同様の作用効果を得ることができ
る。
および2bのインバータを２段にしてスイッチング回路3a
および3bをNAND回路で構成した場合について述べたが、
電源電圧検出回路のインバータの段数を奇数段にしてス
イッチング回路3aおよび3bをNOR回路で構成しても、前
述の各実施例と全く同様の作用効果を得ることができ
る。
また、駆動回路4a,4bおよび4cの部分において、それぞ
れインバータ回路１段で構成してあるが、これは駆動回
路の負荷容量との関係で何段に構成しても別に問題はな
い。
れインバータ回路１段で構成してあるが、これは駆動回
路の負荷容量との関係で何段に構成しても別に問題はな
い。
（効果） 以上のように、本発明によれば、例えば電源電圧の大き
さがテスト時とかエージング時のように通常使用範囲よ
り大きくなるような場合には休止状態にあった予備のチ
ャージポンプ手段および駆動回路が動作して、基板電圧
発生回路の能力を大幅に向上させることができるから、
基板電圧の浮き上がりを防止することができる。その結
果、基板電圧の浮き上がりによって生じるトランジスタ
のパンチスルーやラッチアップのような現象によるデバ
イスの破壊は効果的に防止されて、それの信頼性が向上
し、かつ、動作特性の安定したデバイスを得られるとい
う効果を奏する。
さがテスト時とかエージング時のように通常使用範囲よ
り大きくなるような場合には休止状態にあった予備のチ
ャージポンプ手段および駆動回路が動作して、基板電圧
発生回路の能力を大幅に向上させることができるから、
基板電圧の浮き上がりを防止することができる。その結
果、基板電圧の浮き上がりによって生じるトランジスタ
のパンチスルーやラッチアップのような現象によるデバ
イスの破壊は効果的に防止されて、それの信頼性が向上
し、かつ、動作特性の安定したデバイスを得られるとい
う効果を奏する。
第１図ないし第５図は本発明の実施例に係り、第１図は
本発明の一実施例に係る基板電圧発生回路の回路図、第
２図はその動作波形図、第３図は本発明の他の実施例の
回路図、第４図はその動作波形す図、第５図は本発明の
他の実施例の回路図である。 第６図は従来の基板電圧発生回路の回路図、第７図はそ
の動作波形図である。 １……リングオシレータ（発振回路）、2aおよび2b……
電源電圧検出回路、3aおよび3b……スイッチング回路、
4a,4bおよび4c……駆動回路、5a,5bおよび5c……チャー
ジポンプ回路。 なお、図中符号は同一、または相当部分を示す。
本発明の一実施例に係る基板電圧発生回路の回路図、第
２図はその動作波形図、第３図は本発明の他の実施例の
回路図、第４図はその動作波形す図、第５図は本発明の
他の実施例の回路図である。 第６図は従来の基板電圧発生回路の回路図、第７図はそ
の動作波形図である。 １……リングオシレータ（発振回路）、2aおよび2b……
電源電圧検出回路、3aおよび3b……スイッチング回路、
4a,4bおよび4c……駆動回路、5a,5bおよび5c……チャー
ジポンプ回路。 なお、図中符号は同一、または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 青野 哲哉 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内 (72)発明者 山田 通裕 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社エル・エス・アイ研究所内
Claims (8)
- 【請求項１】発振回路と、 電源電圧が所定値以上になると、制御信号を出力する電
源電圧検出回路と、 基板電圧を発生するための予備のチャージポンプ手段
と、 上記発振回路からの発振出力および上記電源電圧検出回
路からの制御信号を受け、上記発振回路からの発振出力
を上記予備のチャージポンプ手段に伝達するためのスイ
ッチング手段と、を備えた半導体装置の基板電圧発生回
路。 - 【請求項２】予備のチャージポンプ手段に伝達される発
振出力を出力する発振回路は、基板電圧を発生するため
の主チャージポンプ手段に発振出力を与える発振回路を
兼用していることを特徴とする特許請求の範囲第１項に
記載の半導体装置の基板電圧発生回路。 - 【請求項３】主チャージポンプ手段は、 発振回路からの発振出力に応じた信号が入力される第１
の入力ノードにその一端が接続されたキャパシタと、 該キャパシタの他端に接続された第２の入力ノードと基
板電圧出力ノードとの間に接続され、ゲート電極が上記
基板電圧出力ノードに接続された第１のＮチャンネルMO
Sトランジスタと、 上記第２の入力ノードと接地ノードとの間に接続され、
ゲート電極が上記第２の入力ノードに接続された第２の
ＮチャンネルMOSトランジスタと、 を有したチャージポンプ回路であることを特徴とする特
許請求の範囲第１項または第２項に記載の半導体装置の
基板電圧発生回路。 - 【請求項４】主チャージポンプ手段は、 発振回路からの発振出力に応じた信号が入力される第１
の入力ノードにその一端が接続されたキャパシタと、 該キャパシタの他端に接続された第２の入力ノードと基
板電圧出力ノードとの間に接続され、ゲート電極が上記
基板電圧出力ノードに接続された第１のＮチャンネルMO
Sトランジスタと、 上記第２の入力ノードと接地ノードとの間に接続され、
ゲート電極が上記第２の入力ノードに接続された第２の
ＮチャンネルMOSトランジスタと、 を有したチャージポンプ回路を複数備えたことを特徴と
する特許請求の範囲第１項または第２項に記載の半導体
装置の基板電圧発生回路。 - 【請求項５】予備のチャージポンプ手段は、 スイッチング手段を介して発振回路からの発振出力に応
じた信号が入力される第３の入力ノードにその一端が接
続されたキャパシタと、 該キャパシタの他端に接続された第４の入力ノードと基
板電圧出力ノードとの間に接続され、ゲート電極が上記
基板電圧出力ノードに接続された第３のＮチャンネルMO
Sトランジスタと、 上記第４の入力ノードと接地ノードとの間に接続され、
ゲート電極が上記第４の入力ノードに接続された第４の
ＮチャンネルMOSトランジスタと、 を有したチャージポンプ回路であることを特徴とする特
許請求の範囲第１項ないし第４項のいずれかに記載の半
導体装置の基板電圧発生回路。 - 【請求項６】予備のチャージポンプ手段は、 スイッチング手段を介して発振回路からの発振出力に応
じた信号が入力される第３の入力ノードにその一端が接
続されたキャパシタと、 該キャパシタの他端に接続された第４の入力ノードと基
板電圧出力ノードとの間に接続され、ゲート電極が上記
基板電圧出力ノードに接続された第３のＮチャンネルMO
Sトランジスタと、 上記第４の入力ノードと接地ノードとの間に接続され、
ゲート電極が上記第４の入力ノードに接続された第４の
ＮチャンネルMOSトランジスタと、 を有したチャージポンプ回路を複数備えたことを特徴と
する特許請求の範囲第１項ないし第４項のいずれかに記
載の半導体装置の基板電圧発生回路。 - 【請求項７】スイッチング手段は、電源電圧検出回路か
らの制御信号が与えられないときには、その出力が一定
電位であることを特徴とする特許請求の範囲第１項ない
し第６項のいずれかに記載の半導体装置の基板電圧発生
回路。 - 【請求項８】スイッチング手段は、 予備のチャージポンプ手段に対して発振回路からの発振
出力を出力する出力ノードと電源電圧が印加される印加
ノードとの間に接続され、ゲート電極が、発振回路から
の発振出力が入力される第６の入力ノードに接続された
第１のＰチャンネルMOSトランジスタと、 上記出力ノードと上記印加ノードとの間に接続され、ゲ
ート電極が電源電圧検出回路からの制御信号が入力され
る第７の入力ノードに接続された第２のＰチャンネルMO
Sトランジスタと、 上記出力ノードと接続ノードとの間に接続され、ゲート
電極が上記第６の入力ノードに接続された第５のＮチャ
ンネルMOSトランジスタと、 上記接続ノードと接地ノードとの間に接続され、ゲート
電極が上記第７の入力ノードに接続された第６のＮチャ
ンネルMOSトランジスタと、を有するスイッチング回路
であることを特徴とする特許請求の範囲第１項ないし第
７項のいずれかに記載の半導体装置の基板電圧発生回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62112754A JPH0732238B2 (ja) | 1987-05-09 | 1987-05-09 | 半導体装置の基板電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62112754A JPH0732238B2 (ja) | 1987-05-09 | 1987-05-09 | 半導体装置の基板電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63278266A JPS63278266A (ja) | 1988-11-15 |
| JPH0732238B2 true JPH0732238B2 (ja) | 1995-04-10 |
Family
ID=14594710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62112754A Expired - Lifetime JPH0732238B2 (ja) | 1987-05-09 | 1987-05-09 | 半導体装置の基板電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732238B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2841917B2 (ja) * | 1991-05-23 | 1998-12-24 | 松下電器産業株式会社 | 基板電位発生回路 |
| JP2002074956A (ja) | 2000-09-04 | 2002-03-15 | Mitsubishi Electric Corp | 半導体装置 |
-
1987
- 1987-05-09 JP JP62112754A patent/JPH0732238B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63278266A (ja) | 1988-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4518873A (en) | Buffer circuit for driving a C-MOS inverter | |
| US4943745A (en) | Delay circuit for semiconductor integrated circuit devices | |
| US4670668A (en) | Substrate bias generator with power supply control means to sequence application of bias and power to prevent CMOS SCR latch-up | |
| JP2741022B2 (ja) | パワーオンリセツトパルス発生回路 | |
| US4757214A (en) | Pulse generator circuit | |
| US4983857A (en) | Power-up reset circuit | |
| JPS63261168A (ja) | Ｍｏｓ技術の高圧レベル検出回路 | |
| JPS58151124A (ja) | レベル変換回路 | |
| EP0549378B1 (en) | Power-on-reset circuit | |
| US6072354A (en) | Semiconductor device output buffer circuit for LSI | |
| US4649289A (en) | Circuit for maintaining the potential of a node of a MOS dynamic circuit | |
| US6104234A (en) | Substrate voltage generation circuit | |
| EP0052504B1 (en) | Semiconductor buffer circuit | |
| US4352996A (en) | IGFET Clock generator circuit employing MOS boatstrap capacitive drive | |
| US4716303A (en) | MOS IC pull-up circuit | |
| US4707626A (en) | Internal time-out circuit for CMOS dynamic RAM | |
| JPS5928986B2 (ja) | 半導体集積回路 | |
| US6282456B1 (en) | Digital audio processor | |
| JPH06325569A (ja) | 半導体集積回路の中間電圧発生回路 | |
| EP0354735B1 (en) | Constant voltage generating circuit for selectively generating a constant voltage at a high-speed | |
| JPH0732238B2 (ja) | 半導体装置の基板電圧発生回路 | |
| JPH05507576A (ja) | 低スタンバイ電流中間直流電圧発生器 | |
| KR910003604B1 (ko) | 차아지업 및 디스차아지 회로를 이용한 기준전압 발생회로 | |
| US4571509A (en) | Output circuit having decreased interference between output terminals | |
| JP2937592B2 (ja) | 基板バイアス発生回路 |