KR100557981B1 - 기판전압발생장치 - Google Patents

기판전압발생장치 Download PDF

Info

Publication number
KR100557981B1
KR100557981B1 KR1019990003886A KR19990003886A KR100557981B1 KR 100557981 B1 KR100557981 B1 KR 100557981B1 KR 1019990003886 A KR1019990003886 A KR 1019990003886A KR 19990003886 A KR19990003886 A KR 19990003886A KR 100557981 B1 KR100557981 B1 KR 100557981B1
Authority
KR
South Korea
Prior art keywords
substrate voltage
vbb
receiving
pump
pmos transistor
Prior art date
Application number
KR1019990003886A
Other languages
English (en)
Other versions
KR20000055320A (ko
Inventor
신윤철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990003886A priority Critical patent/KR100557981B1/ko
Publication of KR20000055320A publication Critical patent/KR20000055320A/ko
Application granted granted Critical
Publication of KR100557981B1 publication Critical patent/KR100557981B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명에 따른 기판전압의 변동을 최소화하여 안정된 기판전압을 얻기에 적당하도록 구성한 기판전압발생장치는 제1구동신호를 입력받아 기판전압(VBB)을 출력하는 기판전압발생회로와 기판전압(VBB)을 입력받아 필터링된 기판전압(VBB1)을 출력하는 로우패스필터(LPF)와 기판전압(VBB)과 필터링된 기판전압(VBB1)을 입력받아 비교결과(COMout)를 출력하는 비교부와 상기 비교결과(COMout)를 입력받아 N-bit 신호를 출력하는 카운터 및 상기 N-bit 신호를 입력받아 세 개의 펌프개패시터구동신호(CapENA; CapENB; CapENC)를 출력하는 콘트롤러를 포함하여 누설전류와 소자의 특성에 따라 능동적으로 대처할 수 있고 또한 과도한 전하펌핑에 의한 전력손실과 대기시의 동작전류도 줄일 수 있다.
기판전압발생장치

Description

기판전압발생장치{Substrate voltage generator}
도 1 종래의 기판전압발생장치 블럭도,
도 2 본 발명에 따른 기판전압발생장치 블럭도,
도 3 상기 도 2의 본 발명에 따른 기판전압발생장치의 기판전압발생회로도,
도 4 상기 도 2의 본 발명에 따른 기판전압발생장치의 로우 패스 필터의 회로도,
도 5 상기 도 2의 본 발명에 따른 기판전압발생장치의 비교부의 회로도,
도 6 상기 도 3의 기판전압발생회로의 펌프회로의 회로도,
도 7 상기 도 5의 비교부의 출력파형도.
도 8 본 발명에 따른 기판전압발생장치의 동작구간 타이밍도
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 종래의 기판전압발생장치
100 : 본 발명에 따른 기판전압발생장치
110 : 기판전압발생회로120 : 로우패스필터(LPF)
130 비교부140 : 카운터
150 : 콘트롤러 1, 101 : 기판전압레밸감지부
3, 103 : 오실레이터5, 105 : 펌프회로
1, 101 : 기판전압레밸감지부3, 103 : 오실레이터
5, 105 : 펌프회로
본 발명은 기판전압발생장치에 관한 것으로서, 특히 기판전압의 변동을 최소화하여 안정된 기판전압을 얻기에 적당하도록 구성한 기판전압발생장치에 관한 것이다.
기판전압(Substrate Bias VBB)은 NMOS를 둘러싸고 있는 P-Well에 인가되며 VDD = 5V 의 전원으로부터 -2V∼-3V 정도의 전압을 발생시켜사용되는데 상기 기판전압(VBB)을 발생시키는 회로를 기판전압발생장치라고 한다.
도 1은 종래의 기판전압발생장치 블럭도이다.
종래의 기판전압발생장치(10)는 외부인가전압(VDD)과 기판전압(VBB)을 입력받아 오실레이터구동신호(OSEN)를 출력하는 기판전압레밸감지부(1)와, 외부인가전압(VDD)과 상기 오실레이터구동신호(OSEN)를 입력받아 일정주기의 오실레이션신호(OSC)를 출력하는 오실레이터(3)와, 외부인가전압(VDD)과 상기 오실레이션신호(OSC)를 입력받아 기판전압(VBB)를 출력하는 펌프회로(5)로 구성된다.
상기 종래의 기판전압발생장치(10)는 다음과 같이 동작한다.
상기 기판전압레밸감지부(1)는 초기에는 기판전압(VBB)을 0V로 입력받아 목표치와 같은가를 비교한다. 기판전압(VBB)이 목표전압을 벗어나 전압레밸이 높으면 오실레이터구동신호(OSEN)를 발생시켜 오실레이터(3)를 구동시킨다.
상기 오실레이터(3)는 상기 기판전압레밸감지부(1)에서 출력되는 오실레이터구동신 호(OSEN)를 입력받아 일정주기의 오실레이션신호(OSC)를 출력한다.
상기 오실레이션신호(OSC)를 입력받은 펌프회로(5)는 펌핑동작이 일어난다. 펌프회로(5)는 케패시터로 구성되어 오실레이션신호(OSC)에 따라 캐패시터에 전하펌핑(Charge pumping)이 일어나 기판전압(VBB)를 목표치로 낮춘다.
기판전압(VBB)이 목표치에 도달하면 오실레이터구동신호(OSEN)를 디스에이블시켜 오실레이터(3)의 동작을 중지시키므로 펌프회로(5)의 동작은 중지된다.
그러나, 종래의 기판전압발생장치는 펌프회로의 캐패시터의 크기가 일정하므로 각 반도체 소자에 서로다른 누설전류에 대하여 항상 같은양의 전하를 빼내므로 과도하게 펌핑되어 기판전압(VBB)의 레밸이 너무 낮아지고 전력소모가 필요이상으로 증가하는 등의 문제점을 가진다.
본 발명은 상술한 종래 장치의 문제점을 해결하기 위하여 안출된 것으로서, 각 반도체 소자의 서로다른 누설전류에 대하여 능동적으로 대처하여 과도한 전하펌핑을 방지하고 불필요한 전력소모를 줄일 수 있는 기판전압발생장치를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 기판전압발생장치는 제1구동신호를 입력받아 기판전압(VBB)을 출력하는 기판전압발생회로와 기판전압(VBB)을 입력받아 필터링된 기판전압(VBB1)을 출력하는 로우패스필터(LPF)와 기판전압(VBB)과 필터링된 기판전압(VBB1)을 입력받아 비교결과(COMout)를 출력하는 비교부와 상기 비교결과(COMout)를 입력받아 N-bit 신호를 출력하는 카운터 및 상기 N-bit 신호를 입력받아 제1, 제2 및 제3펌프개패시터구동신호(CapENA; CapENB; CapENC)를 출력하는 콘트롤러를 포함한다. 상기 기판전압발생회로는 제1인버터와 제 1PMOS트랜지스터와 오실레이터 및 펌프회로를 포함하며, 상기 로우패스필터(LPF)는 저항과 캐패시터로 구성되며, 상기 비교기는 제2인버터와 제2, 제3 및 제4PMOS트랜지스터와 제1, 제2NMOS트랜지스터를 포함한다. 상기 펌프회로는 제1, 제2, 제3 및 제4앤드게이트와 매인펌프캐패시터, 제1,제2 및 제3펌프캐패시터를 포함한다.
이하, 도면을 참고하여 본 발명에 따른 기판전압발생장치의 구성과 동작을 상세히 설명한다.
도 2는 본 발명에 따른 기판전압발생장치의 블록도이다.
본 발명에 따른 기판전압발생장치(100)는 제1구동신호(EN1)와 외부인가전압(VDD)를 입력받아 기판전압(VBB)을 출력하는 기판전압발생회로(110)와, 상기 기판전압(VBB)과 외부인가전압(VDD)을 입력받아 필터링하여 일정전압래밸로 필터링된 기판전압(VBB1)을 출력하는 로우패스필터(120)와, 기판전압(VBB)과 필터링된 기판전압(VBB1)을 입력받아 전압레밸의 비교결과(COMout)를 출력하는 비교부(130)와, 상기 비교결과(COMout)를 입력받아 계수화하여 이진수의 N-bit 신호를 출력하는 카운터(140) 및 상기 N-bit 신호를 입력받아 제1, 제2 및 제3펌프개패시터구동신호(CapEN A; CapEN B; CapEN C)를 상기 기판전압발생회로(110)로 출력하는 콘트롤러(150)를 포함한다.
도3은 상기 도2의 본 발명에 따른 기판전압발생장치의 기판전압발생회로의 회로도이다.
상기 기판전압발생회로(110)는 제1구동신호(EN1)를 입력받는 제 1인버터(INV1)와, 게이트에는 상기 제1인버터(INV1)의 출력을 인가받고 소오스에는 외부인가전압(VDD)이 인가되는 제1PMOS트랜지스터(MP1)와, 상기 제1PMOS트랜지스터(MP1)의 드레인단이 연결되며 기판전압(VBB)을 입력받아 오실레이터구동신호(OSEN)를 출력하는 기판전압레밸감지부(101)와, 외부인가전압(VDD)과 상기 오실레이터구동신호(OSEN)를 입력받아 일정주기의 오실레이션신호(OSC)를 출력하는 오실레이터(103)와, 외부인가전압(VDD)과 상기 오실레이션신호(OSC) 및 제1, 제2 및 제3펌프개패시터구동신호(CapENA; CapENB; CapENC)를 입력받아 기판전압(VBB)을 출력하는 펌프회로(105)로 구성된다.
도 4는 상기 도 2의 본 발명에 따른 기판전압발생장치의 로우 패스 필터의 회로도이다.
상기 로우패스필터(120)는 기판전압(VBB)이 인가되는 저항(R)과 필터링된 기판전압(VBB1)의 출력단사이에 일측이 접지된 캐패시터(C)가 연결된 RC회로로 구성된다.
도 5는 상기 도 2의 본 발명에 따른 기판전압발생장치의 비교부의 회로도이다.
상기 비교부(130)는 제2구동신호(EN2)를 입력받는 제2인버터(INV2)와, 게이트에는 상기 제2인버터(INV2)의 출력에 연결되고 소오스에는 외부인가전압(VDD)이 인가되는 제2PMOS트랜지스터(MP2)와, 게이트에는 기판전압(VBB)과 필터링된 기판전압(VBB1)이 각각 인가되고 소오스는 공통으로 상기 제2PMOS트랜지스터(MP2)의 드레인에 연결된 제3PMOS트랜지스터(MP3) 및 제4PMOS트랜지스터(MP4)와, 드레인과 게이트는 공통으로 상기 제3PMOS트랜지스터(MP3)의 드레인에 연결되고 소오스는 접지되는 제1NMOS트랜지스터(MN1)와, 드레인은 상기 제4PMOS드랜지스터(MP4)의 드레인과 공통으로 기판전압(VBB)과 필터링된 기판전압(VBB1)의 비교결과(COMout)를 출력하며 게이트는 상기 제3PMOS트랜지스터(MP3)의 드레인에 연결되고 소오스는 접지되는 제2NMOS트랜지스터(MN2)로 구성된다.
도 6은 상기 도 3의 기판전압발생회로의 펌프회로의 회로도이다.
상기 펌프회로(105)는 상기 오실레이션신호(OSC)와 외부인가전압(VDD)을 입력받는 제1앤드게이드(AND1)와, 상기 오실레이션신호(OSC)와 제1펌프개패시터구동신호(CapENA)를 입력받는 제2앤드게이드(AND2)와, 상기 오실레이션신호(OSC)와 제2펌프개패시터구동신호(CapENB)를 입력받는 제3앤드게이드(AND3)와, 상기 오실레이션신호(OSC)와 제3펌프개패시터구동신호(CapENC)를 입력받는 제4앤드게이드(AND4)와, 상기 제1, 제2, 제3 및 제 4 앤드게이드(AND1)(AND2)(AND3)(AND4)의 출력이 각각 입력에 연결되고 출력은 공통으로 기판전압(VBB)출력단에 연결된 메인펌프캐패시터(11), 제 1 펌프 개패시터(12), 제 2 펌프 개패시터(13) 및 제 3 펌프 개패시터(14)로 구성된다.
도 7은 상기 도 5의 비교부의 출력파형도이고,
도 8은 본 발명에 따른 기판전압발생장치의 동작구간 타이밍도이다.
상기 본 발명에 따른 기판전압발생장치(100)는 다음과 같이 동작한다.
상기 기판전압발생회로(110)는 상기 제1구동신호(EN1)의 '하이' 신호를 제1인버터(INV1)가 반전시켜 제1PMOS트랜지스터(MP1)를 '온'시켜 외부인가전압(VDD)를 기판전압레밸감지부(101)에 인가하여 오실레이터구동신호(OSEN)를 발생시켜 오실레이터(103)를 구동시킨다. 상기 오실레이터(103)는 상기 기판전압레밸감지부(101)에서 출력되는 오실레이터구동신호(OSEN)를 입력받아 일정주기의 오실레이션신호(OSC)를 출력한다.
상기 오실레이션신호(OSC)와 외부인가전압(VDD)를 입력받은 펌프회로(105)는 제1앤드게이트(AND1)의 출력에 의하여 메인펌프캐패시터(11)에서는 전하펌핑(Charge pumping)이 일어나 기판전압(VBB)를 낮추어 출력한다.
상기 출력되는 기판전압(VBB)은 RC회로인 로우패스필터(120)를 통하여 필터링되어 일정전압래밸로 필터링된 기판전압(VBB1)을 출력한다.
상기 기판전압발생회로(110)의 출력인 기판전압(VBB)과 로우패스필터(120)의 출력인 필터링된 기판전압(VBB1)은 비교부(130)에 입력되어 제2구동신호(EN2)의 인에이블신호 '하이'래밸에 따라 비교결과를 출력한다.
즉 기판전압(VBB)과 필터링된 기판전압(VBB1)은 제3PMOS트랜지스터(MP3) 및 제4PMOS트랜지스터(MP4)의 게이트에 인가되어 그전압의 크기에 따라 제1NMOS트랜지스터(MN1) 및 제2NMOS트랜지스터(MN2)를 통하여 흐르는 전류의 양이 변화하여 그 전류양의 변화를 '로우' 및 '하이'로 천이하는 비교결과(COMout)로 출력한다. 펌프회로의 펌프 캐패시터가 큰 경우에는 오버펌핑이 일어나서 펌프캐패시터가 작은 경우 보다 하이로우로 토글하는 회수가 적어 진다.
즉, 도 7의 (a)의 경우과 같이 천이의 주기가 큰 경우는 펌프회로(105)의 펌프케패시터가 큰 경우이고 도 7의 (b)의 경우과 같이 천이의 주기가 짧은 경우는 펌프회로(105)의 펌프케패시터가 적당한 경우이다.
상기 비교부(130)의 비교결과(COMout)는 카운터(140)에 입력되어 그 천이의 주기를 계수화한 이진수의 N-bit 신호 즉 계수신호를 출력한다.
상기 N-bit 신호는 콘트롤러(150)에 입력되어 현재의 펌프회로(105)의 전하펌핑용량이 적당한지를 판단하여 제1, 제2 및 제3펌프개패시터구동신호(CapENA; CapENB; CapENC)를 '로우' 또는 '하이'로 출력한다.
상기 제1, 제2 및 제3펌프개패시터구동신호(CapENA; CapENB; CapENC)를 입력받은 펌프회로(105)는 내부에 있는 각각의 제 1 펌프 개패시터(12), 제 2 펌프 개패시터(13) 및 제 3 펌프 개패시터(14)를 구동시켜 전하펌핑(Charge pumping)이 일어나 기판전압(VBB)를 출력한다.
상기 출력되는 기판전압(VBB)은 기판전압레밸감지부(101)에 입력되어 목표치에 도달하였으면 오실레이터구동신호(OSEN)를 디스에이블시켜 오실레이터(103)의 동작을 중지시키므로 펌프회로(105)의 동작은 중지되어 현재의 기판전압(VBB)이 유지된다.
또한 도 8에서 보면 기판전압발생회로(110) 구동신호인 제1구동신호(EN1)와, 비교부(130) 구동신호인 제2구동신호(EN2)를 사용하여 인에이블 구간에는 계속동작하도록하고 대기상태에서는 일정 주기적으로만 동작시켜 전력소모를 최소화한다.
상기 동작은 소자 또는 누설전류 등의 영향으로 기판전압(VBB)에 변화가 생기면 반복된다.
따라서, 본 발명에 따른 기판전압발생장치는 기판전압(VBB)를 생성할 때 누설전류와 소자의 특성에 따라 능동적으로 대처할 수 있고 또한 과도한 전하펌핑에 의한 전력손실과 대기시의 동작전류도 줄일 수 있는 잇점이 있다.

Claims (5)

  1. 외부인가전압(VDD)보다 낮은 안정된 반도체 기판전압(VBB)을 얻기위한 기판전압발생장치에 있어서,
    제1구동신호(EN1)와 외부인가전압(VDD)를 입력받아 기판전압(VBB)을 출력하는 기판전압발생회로와,
    상기 기판전압(VBB)과 외부인가전압(VDD)을 입력받아 필터링하여 일정전압래밸로필터링된 기판전압(VBB1)을 출력하는 로우패스필터와,
    기판전압(VBB)과 필터링된 기판전압(VBB1)을 입력받아 전압레밸의 비교결과(COMout)를 출력하는 비교부와,
    상기 비교결과(COMout)를 입력받아 계수신호를 출력하는 카운터 및 상기 계수신호를 입력받아 제1, 제2 및 제3펌프개패시터구동신호(CapENA; CapENB; CapENC)를 상기 기판전압발생회로로 출력하는 콘트롤러로 구성된 것이 특징인 기판전압발생장치.
  2. 청구항 1에 있어서, 상기 기판전압발생회로는
    제1구동신호(EN1)를 입력받는 제 1인버터(INV1)와,
    게이트에는 상기 제1인버터(INV1)의 출력을 인가받고 소오스에는 외부인가전압(VDD)이 인가되는 제1PMOS트랜지스터(MP1)와,
    상기 제1PMOS트랜지스터(MP1)의 드레인단이 연결되며 기판전압(VBB)을 입력받아 오실레이터구동신호(OSEN)를 출력하는 기판전압레밸감지부와,
    외부인가전압(VDD)과 상기 오실레이터구동신호(OSEN)를 입력받아 일정주기의 오실레이션신호(OSC)를 출력하는 오실레이터와,
    외부인가전압(VDD)과 상기 오실레이션신호(OSC) 및 제1, 제2 및 제3펌프개패시터구동신호(CapENA; CapENB; CapENC)를 입력받아 기판전압(VBB)을 출력하는 펌프회로로 구성된 것이 특징인 기판전압발생장치.
  3. 청구항 1에 있어서, 상기 로우패스필터는
    기판전압(VBB)이 인가되는 저항(R)과,
    상기 저항의 타단에 연결되고 다른 일측이 접지된 캐패시터(C)로 구성되는 RC회로인 것이 특징인 기판전압발생장치.
  4. 청구항 1에 있어서, 상기 비교부는
    제2구동신호(EN2)를 입력받는 제2인버터(INV2)와,
    게이트에는 상기 제2인버터(INV2)의 출력에 연결되고 소오스에는 외부인가전압(VDD)이 인가되는 제2PMOS트랜지스터(MP2)와,
    게이트에는 기판전압(VBB)과 필터링된 기판전압(VBB1)이 각각 인가되고 소오스는 공통으로 상기 제2PMOS트랜지스터(MP2)의 드레인에 연결된 제3PMOS트랜지스터(MP3) 및 제4PMOS트랜지스터(MP4)와,
    드레인과 게이트는 공통으로 상기 제3PMOS트랜지스터(MP3)의 드레인에 연결되고 소오스는 접지되는 제1NMOS트랜지스터(MN1)와,
    드레인은 상기 제4PMOS드랜지스터(MP4)의 드레인과 공통으로 기판전압(VBB)과 필터링된 기판전압(VBB1)의 비교결과(COMout)를 출력하며 게이트는 상기 제3PMOS트랜지스터(MP3)의 드레인에 연결되고 소오스는 접지되는 제2NMOS트랜지스터(MN2)로 구성된 것이 특징인 기판전압발생장치.
  5. 청구항 2에 있어서, 상기펌프회로는
    상기 오실레이션신호(OSC)와 외부인가전압(VDD)을 입력받는 제1앤드게이드(AND1)와,
    상기 오실레이션신호(OSC)와 제1펌프개패시터구동신호(CapENA)를 입력받는 제2앤드게이드(AND2)와,
    상기 오실레이션신호(OSC)와 제2펌프개패시터구동신호(CapENB)를 입력받는 제3앤드게이드(AND3)와,
    상기 오실레이션신호(OSC)와 제3펌프개패시터구동신호(CapENC)를 입력받는 제4앤드게이드(AND4)와,
    상기 제1, 제2, 제3 및 제 4 앤드게이드(AND1) (AND2) (AND3) (AND4)의 출력이 각각 입력에 연결되고 출력은 공통으로 기판전압(VBB)출력단에 연결된 메인펌프캐패시터, 제 1 펌프 개패시터, 제 2 펌프 개패시터 및 제 3 펌프 개패시터로 구성된 것이 특징인 기판전압발생장치.
KR1019990003886A 1999-02-05 1999-02-05 기판전압발생장치 KR100557981B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990003886A KR100557981B1 (ko) 1999-02-05 1999-02-05 기판전압발생장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990003886A KR100557981B1 (ko) 1999-02-05 1999-02-05 기판전압발생장치

Publications (2)

Publication Number Publication Date
KR20000055320A KR20000055320A (ko) 2000-09-05
KR100557981B1 true KR100557981B1 (ko) 2006-03-07

Family

ID=19573447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990003886A KR100557981B1 (ko) 1999-02-05 1999-02-05 기판전압발생장치

Country Status (1)

Country Link
KR (1) KR100557981B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442862B1 (ko) 2001-06-26 2004-08-02 삼성전자주식회사 디지털적으로 제어되는 적응형 드라이버 및 신호 구동 방법
KR101139492B1 (ko) * 2005-11-14 2012-05-02 에스케이하이닉스 주식회사 백바이어스 전압 발생 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62190746A (ja) * 1986-02-17 1987-08-20 Sanyo Electric Co Ltd 基板バイアス発生回路
JPS63224665A (ja) * 1987-03-13 1988-09-19 Mitsubishi Electric Corp 基板電圧発生回路
JPH02156499A (ja) * 1988-12-08 1990-06-15 Mitsubishi Electric Corp 基板バイアス電位発生回路
KR970051092A (ko) * 1995-12-28 1997-07-29 김광호 반도체 메모리장치의 백바이어스 제너레이터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62190746A (ja) * 1986-02-17 1987-08-20 Sanyo Electric Co Ltd 基板バイアス発生回路
JPS63224665A (ja) * 1987-03-13 1988-09-19 Mitsubishi Electric Corp 基板電圧発生回路
JPH02156499A (ja) * 1988-12-08 1990-06-15 Mitsubishi Electric Corp 基板バイアス電位発生回路
KR970051092A (ko) * 1995-12-28 1997-07-29 김광호 반도체 메모리장치의 백바이어스 제너레이터

Also Published As

Publication number Publication date
KR20000055320A (ko) 2000-09-05

Similar Documents

Publication Publication Date Title
US7450361B2 (en) Semiconductor integrated circuit
US6456153B2 (en) Method and apparatus for a regulated power supply including a charge pump with sampled feedback
US6486727B1 (en) Low-power substrate bias generator disabled by comparators for supply over-voltage protection and bias target voltage
TW354402B (en) Charge pump circuit for a semiconductor memory device
KR19980077728A (ko) I/o전압 감지형 기판전압 발생회로
US6016072A (en) Regulator system for an on-chip supply voltage generator
KR100234713B1 (ko) 반도체 메모리 소자의 기판 전압 발생 회로
JPWO2016072180A1 (ja) 半導体素子の駆動装置
CN114994500A (zh) 高压驱动芯片的过流检测电路及过流检测方法
KR100557981B1 (ko) 기판전압발생장치
KR100815183B1 (ko) 내부전원 생성장치
US6873192B2 (en) Power-up detection apparatus
JP5140944B2 (ja) 発振回路およびその制御方法
KR19990053727A (ko) 고전압 발생장치
US6011426A (en) Substrate voltage generation circuit for semiconductor device
KR950008447B1 (ko) 기판전위 발생회로
CN113258878B (zh) 振荡器
JP2841917B2 (ja) 基板電位発生回路
KR100598088B1 (ko) 반도체 장치의 발진 검출 회로
KR950008246B1 (ko) 반도체소자의 고전압 발생기
KR100256125B1 (ko) Vbb 발생장치
KR100576490B1 (ko) 파워-업 회로
KR100214525B1 (ko) 피엘엘 회로
KR19980082678A (ko) 반도체 장치의 고전위 생성 수단 및 방법
KR20030047026A (ko) 파워-업 신호 발생 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee