KR950008246B1 - 반도체소자의 고전압 발생기 - Google Patents
반도체소자의 고전압 발생기 Download PDFInfo
- Publication number
- KR950008246B1 KR950008246B1 KR1019920023037A KR920023037A KR950008246B1 KR 950008246 B1 KR950008246 B1 KR 950008246B1 KR 1019920023037 A KR1019920023037 A KR 1019920023037A KR 920023037 A KR920023037 A KR 920023037A KR 950008246 B1 KR950008246 B1 KR 950008246B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- vpp
- high voltage
- input
- storage capacitor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 239000003990 capacitor Substances 0.000 claims abstract description 23
- 239000013256 coordination polymer Substances 0.000 claims abstract description 8
- 238000007599 discharging Methods 0.000 claims description 3
- 230000002194 synthesizing effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 3
- 239000002253 acid Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dc-Dc Converters (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음.
Description
제1도는 고전압 발생기의 개념도.
제2a도는 PMOS형 전하저장 캐패시터의 회로도.
제2b도는 NMOS형 전하저장 캐패시터의 회로도.
제3도는 제2a도 및 제2b도의 동작설명을 위한 파형도.
제4도는 본 발명에 따른 고전압 발생기의 회로도.
제5a 및 제5b도는 제4도의 동작설명을 위한 파형도.
제6도는 본 발명에 따른 고전압 발생기의 실시예도.
* 도면의 주요부분에 대한 부호의 설명
1 : 전하펌프 Vpp : 전위 검출기
CC-R: 전하저장 캐패시터 MN11 내지 MN14 : MOS트랜지스터
본 발명은 반도체 소자의 고전압 발생기에 관한 것으로, 특허 고전압을 유지하기 위한 전하저장 캐패시터가 전도(Inversion) 영역에서 동작되도록 하며, 전하저항 캐패시터의 게이트 산화막 양극에서 Vcc전압이 초과되지 않는 전압이 인가되도록 한 반도체 소자의 고전압 발생기에 관한 것이다.
다이나믹 램(Dynamic Random Access Memory : DRAM)에서 N형 MOS트랜지스터를 스위치로 하는 셀(Cell)의 사용시, 이의 게이트 전극인 워드선에 Vcc이상의 고전압을 인가할 필요성이 생기게 된다.
이러한 고전압의 유지는 주로 캐패시턴스 특성을 이용한 붙스트래핑(Boontstrapping) 방식을 사용하였다. 그러나 이러한 방식은 N형 MOS트랜지스터로 이루어진 전달회로를 사용하였으므로 이중 붙스트래핑에 의한 신뢰성 문제를 야기시킴으로써 소자의 크기 감소 등에 제한을 주고 있다.
이러한 단점을 개선하기 위해 고집적 DRAM에서는 고전압 발생기의 전달회로로서 CMOS형 트랜지스터를 이용하게 되었다.
본 발명은 고전압(이하, Vpp라 칭함)을 저장하는 전하저장 캐패시터의 신뢰성을 개선시키기 위한 기술로 일반적인 전하저장 캐패시터의 특성을 설명하면 다음과 같다.
제1도는 일반적인 고전압 발생기의 개념도로서, 링 발진기 등으로 구성되는 전하램프(1)는 진동신호 ψOSC를 입력으로 하여 Vpp를 생성하고, 이렇게 생성된 Vpp는 전하저장 캐패시터 CC-R에 저장되어 있다가 스위치 SW가 단락되면 부하 용량 CL로의 전하분배(charge sharing)가 이루어지는데 이를 수식적으로 살펴보면 다음과 같다.
[수학식 1]
[수학식 2]
라고 하면, (여기서 VA(O+)는 초기상태의 노드(A)의 전압) 스위치 SW가 ON되기 전의 총전하량 QB은
[수학식 3]
스위치 SW가 ON된 후의 총전하량 QA은
[수학식 4]
전하보전법칙에 의해 QA=BB이므로, 스위치 SW가 ON된 후의 노드 A의 전압 Vpp'는
[수학식 5]
가 된다.
따라서, 노드 A의 전압은 전하저장 캐패시터(CC-R)의 조정에 의해 결정될 수 있다.
제2a도는 Vcc전압이 게이트 단자에 공급되고, 소스 및 드레인 단자는 Vpp전압을 공급받도록 접속되는 PMOS형 전하저장 캐패시터의 회로도인데, 제3도의 MOS캐패시터의 특성곡선에 도시되어 있는 바와 같이 PMOS트랜지스터 MP1이 공핍(Depletion)영역을 통과할때 전하저장 캐패시턴스가 급격히 감소하는 영역에 놓이게 되어 불안정하게 된다. 이러한 현상은 전원 ON후 전하펌프에 의해 전압이 상승할때 이 영역을 통과하게 되므로 더욱 심각하다.
제2b도는 게이트 전극에 Vpp가 인가되고 소오스 및 드레인 전극은 접지된 NMOS형 전하저장 캐패시터의 회로도로서, NMOS트랜지스터의 문턱전압(VT)은 보통 0.7∼1.0V사이에 존재하므로 Vpp의 모든 동작 영역에서 NMOS트랜지스터인 MN1은 전도(Inversion) 영역에 존재하므로 제2a도의 단점은 피할 수는 있지만 Vpp의 설정치가 대개 전원전압인 Vcc보다 2VT정도 높게 되므로 게이트 산돠막에는 Vcc+2VT전압이 인가된다. 그러므로 게이트 산화막의 전기적 스트레스(, 여기서 Tox는 게이트 산화막의 두께)가 소자 크기의 감소에 따라 더욱 심해진다.
따라서 본 발명은 전하저장 캐패시터가 Vpp의 전동작 영역에서 항상 전동영역에 존재하되, 게이트 산화막 양극에 Vcc를 넓지 않는 전압이 인가되도록 하여 상기한 단점이 해소될 수 있는 반도체 소자의 고전압 발생기를 제공하는데 그 목적이 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제4도는 본 발명에 따른 고전압 발생기의 회로도로서, Vpp전위검출기(11)는 Vpp의 전압에 따라서 그 출력신호, ψDET의 상태를 바꾸게 되는데, 일례로서 본 회로에서는 제5a도에 나타낸대로 Vpp가 Vcc+VT에 이르렀을때 출력신호 ψDET의 상태가 전이된다.
NMOS트랜지스터 N11 및 MN12로 구성되는 충전부(Charging Means)와, MN13 및 MN14로 구성되는 방전부(Discharging Unit)로 이루어지는 드라이브단이 있고 이 출력 CP는 Vpp의 전하저장 캐패시터 CC-R의 한 전극에 연결된다.
그리고 Vpp의 CC-R(또는 MC-R)은 그 게이트 전극을 Vpp로 하고 소오스 및 드레인 전극이 공기 CP에 연결된 NMOS트랜지스터(MC-R)에 의해 얻어진다.(게이트 전극이 CP에 연결되고, 소오스 및 드레인 전극이 Vpp에 연결되는 PMOS의 사용도 같은 기능을 갖는다.)
여기서 Vpp의 Clamp단으로서 Vcc를 양극으로 하는 NMOS형 다이오드(MNP)가 연결되어 있다.
본 회로의 동작을 제5b도의 POWER-ON시 파형도와 연관하여 설명하면 다음과 같다.
① t＜T1
전원 VcC가 Ramp-Up되는 구간으로서 Vpp는 Vpp-Clamp단인 MNP에 의하여 Vcc-VT로 충전되어 있고, P형 기판전압 VBB가 서서히 강하하기 시작한다. 여기서 입력신호는 VBB전압레벨 감지신호로서 VBB가 안정전위에 이를때까지 ˝H˝상태를 유지하여 칩동작을 억제한다.(Vpp전하펌프도에 의하여 억제된다.)
이로써 노드 B가 ˝H˝를 유지하여 MN13이 ON되어 있으므로 CP는 VT까지(MN14의 문턱전압)강하되어 유지된다.
② T1≤t≤T2
VBB가 안정전위로 접어들어가 ˝L˝로 선이되나. CP는 Vpp전위 검출기 출력, ψDET에 의해 계속 VT로 유지되고, 이때부터 Vpp전하펌프가 동작되면서 Vpp전위가 상승하기 시작한다.
③ t≥T2
t=T2에서 Vpp가 Vcc+VT정도로 이르게 되면 ψDET가 ˝H˝로 전이하고 따라서 MN13은 OFF되고, MN11가 ON되면서 CC-R의 전극(CP)은 Vcc-TT까지 충전된다.
Vpp가 설정최대치인 Vcc+2VT에 이르러도 CC-R의 게이트 산화막 사이의 전압은 3VT에 머물게 된다.
만일 전원이 ON되면의 조정없이 즉시 Vpp전하펌프가 동작되는 경우에는 제6도의 경우와 같이입력을 제거하고 같은 동작을 ψDET에 의해 얻어낼 수 있다.
상술한 바와 같이 본 발명에 의하면 전하저장 캐패시턴스의 감소영역을 회피하여 Vpp의 동작영역을 확대할 수가 있고 게이트 산화막간의 최대 전압치를 Vcc이내의 값으로 제한하므로써 반도체 소자의 고전압 발생기의 고신뢰성을 유지할 수 있는 탁월한 효과가 있다.
Claims (5)
- 반도체 소자의 고전압 발생기에 있어서, 전하펌프로부터 생성되는 Vpp전위를 검출하는 Vpp전위 검출기(11)와, 상기 Vpp전위 검출기(11) 및 전하저장 캐패시터(CC-R)의 한 전극간에 접속되어 입력되는 신호에 따라 CP를 일정전위로 유지시키는 충전수단과, 상기 Vpp 전위 검출기(11)로 부터 접속되어 입력되는 신호를 반전시키는 반전게이트 G1과, VBB감지신호를 한 입력으로 하며 나머지 입력단자는 상기 반전게이트 G1으로부터 접속되어 입력되는 신호를 합성하는 노아 게이트 G2와, 상기 노아 게이트 G2로부터 접속되어 입력되는 신호를 반전시키는 반전게이트 G3와, 상기 충전수단 및 접지간에 접속되며 상기 반전 게이트 G3의 출력신호에 따라 방전통로로 동작되는 방전수단과, 상기 방전수단 및 충전수단의 접속점으로부터 접속되며 Vpp전위를 유지하기 위한 전하저장 캐패시터(CC-R)와 Vpp공급선 및 Vcc공급원간에 접속되며 게이트 전극이 상기 Vcc공급원에 접속되는 MOS트랜지스터 MNP로 구성되는 것을 특징으로 하는 반도체 소자의 고전압 발생기.
- 제1항에 있어서, 상기 충전수단은 Vcc공급원으로부터 접속되는 MOS트랜지스터 MN11과, 상기 MOS트랜지스터 MN11로부터 접속되고 게이트 및 소스단자가 서로 접속되는 MOS트랜지스터 MN12로 이루어지는 것을 특징으로 하는 반도체 소자의 고전압 발생기.
- 제1항에 있어서, 상기 방전수단은 상기 충전수단으로부터 접속되는 MOS트랜지스터 MN13과, 상기 MOS트랜지스터 MN13으로부터 접속되고 게이트 및 소스단자가 서로 접속되는 MOS트랜지스터 MN14로 구성되는 것을 특징으로 하는 반도체 소자의 고전압 발생기.
- 제1항에 있어서, 상기 전하저장 캐패시터(CC-R)는 PMOS형 전하저장 캐패시터 또는 NMOS형 전하저장 캐패시터 소자인 것을 특징으로 하는 반도체 소자의 고전압 발생기.
- 제1항에 있어서, 상기 방전수단은 상기 반전게이트 G1의 출력을 입력으로 하여 구동되도록 접속 구성하는 것을 특징으로 하는 반도체 소자의 고전압 발생기.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920023037A KR950008246B1 (ko) | 1992-12-02 | 1992-12-02 | 반도체소자의 고전압 발생기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920023037A KR950008246B1 (ko) | 1992-12-02 | 1992-12-02 | 반도체소자의 고전압 발생기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016759A KR940016759A (ko) | 1994-07-25 |
| KR950008246B1 true KR950008246B1 (ko) | 1995-07-26 |
Family
ID=19344493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920023037A KR950008246B1 (ko) | 1992-12-02 | 1992-12-02 | 반도체소자의 고전압 발생기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950008246B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3102833B2 (ja) * | 1994-09-06 | 2000-10-23 | 株式会社 沖マイクロデザイン | 昇圧回路 |
-
1992
- 1992-12-02 KR KR1019920023037A patent/KR950008246B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940016759A (ko) | 1994-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5905402A (en) | Voltage pump circuit having an independent well-bias voltage | |
| US7453312B2 (en) | Voltage regulator outputting positive and negative voltages with the same offsets | |
| EP0593105B1 (en) | Efficient negative charge pump | |
| KR19980071694A (ko) | 승압 회로 및 반도체 기억 장치 | |
| KR950000499B1 (ko) | 반도체 기억장치 | |
| US6316985B1 (en) | Substrate voltage generating circuit provided with a transistor having a thin gate oxide film and a semiconductor integrated circuit device provided with the same | |
| JP4485720B2 (ja) | 集積回路装置用昇圧回路 | |
| US6483357B2 (en) | Semiconductor device reduced in through current | |
| EP1034619B1 (en) | Zero power power-on-reset circuit | |
| US7224211B2 (en) | Midpoint potential generating circuit for use in a semiconductor device | |
| JP3755907B2 (ja) | 電圧発生回路 | |
| JPS62190746A (ja) | 基板バイアス発生回路 | |
| JP3920467B2 (ja) | 半導体装置 | |
| KR950008246B1 (ko) | 반도체소자의 고전압 발생기 | |
| KR0149224B1 (ko) | 반도체 집적장치의 내부전압 승압회로 | |
| EP1026690A2 (en) | Reference voltage shifter | |
| KR950000533B1 (ko) | 데이타 출력버퍼 | |
| JP3641345B2 (ja) | 基板バイアス効果を利用した遅延回路 | |
| KR900006192B1 (ko) | 백 바이어스 전압 발생기 | |
| JP3718040B2 (ja) | 出力電圧発生回路装置 | |
| JP2832688B2 (ja) | メモリ素子用チャージポンプ回路 | |
| KR0177790B1 (ko) | 고전압 발생회로 및 그 제어방법 | |
| JP3369771B2 (ja) | 半導体集積回路 | |
| KR940008719B1 (ko) | 전압승압회로 | |
| KR0183874B1 (ko) | 반도체 메모리장치의 내부 전원전압 발생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090624 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |