JPH0783254B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0783254B2 JPH0783254B2 JP1069826A JP6982689A JPH0783254B2 JP H0783254 B2 JPH0783254 B2 JP H0783254B2 JP 1069826 A JP1069826 A JP 1069826A JP 6982689 A JP6982689 A JP 6982689A JP H0783254 B2 JPH0783254 B2 JP H0783254B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate potential
- circuit
- substrate
- potential
- channel transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims description 244
- 238000001514 detection method Methods 0.000 claims description 43
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 238000007493 shaping process Methods 0.000 claims 3
- 238000010586 diagram Methods 0.000 description 8
- 101150110971 CIN7 gene Proteins 0.000 description 7
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 7
- 101150110298 INV1 gene Proteins 0.000 description 7
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 7
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 6
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 6
- 230000001276 controlling effect Effects 0.000 description 6
- 101150070189 CIN3 gene Proteins 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/205—Substrate bias-voltage generators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Radar, Positioning & Navigation (AREA)
- Electromagnetism (AREA)
- Nonlinear Science (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、基板電位制御機能を内蔵する半導体集積回路
に係り、特に基板電位制御回路に関する。
に係り、特に基板電位制御回路に関する。
（従来の技術） 現在、半導体集積回路に内蔵されている基板電位発生回
路には、基板電位発生回路自身が動作することにより消
費する電流を軽減させるための基板電位制限回路を有し
ていものがあり、その一例を第６図に示す。この基板電
位制限回路は、基板61の電位を発生する基板電位発生回
路62と、基板61の電位を検知する基板電位検知回路63
と、この基板電位検知回路63の出力に基ずいて基板電位
発生回路62の動作をオン，オフ制御するスイッチ回路64
とからなる。
路には、基板電位発生回路自身が動作することにより消
費する電流を軽減させるための基板電位制限回路を有し
ていものがあり、その一例を第６図に示す。この基板電
位制限回路は、基板61の電位を発生する基板電位発生回
路62と、基板61の電位を検知する基板電位検知回路63
と、この基板電位検知回路63の出力に基ずいて基板電位
発生回路62の動作をオン，オフ制御するスイッチ回路64
とからなる。
この基板電位制限回路によれば、基板電位が低下して一
定値に達すると、基板電位検知回路63が働いてスイッチ
回路64が基板電位発生回路62の動作を停止させるので、
基板電位が基板電位検知回路63の閾値を再び越えるま
で、基板電位発生回路62自身は電流を消費しない。
定値に達すると、基板電位検知回路63が働いてスイッチ
回路64が基板電位発生回路62の動作を停止させるので、
基板電位が基板電位検知回路63の閾値を再び越えるま
で、基板電位発生回路62自身は電流を消費しない。
また、半導体集積回路のチップ内部の回路動作が激しく
て基板電流が多い場合や、チップ内部の回路動作が少な
くて基板電流が少ない場合でも、基板電位検知回路63の
動作により基板電位を一定に保つことができる。このよ
うな基板電位制限回路を用いた場合、基板電位のVcc電
源電圧依存性は第７図に示すようになる。即ち、一般
に、Vcc電源電圧が高くなる程、基板電位は深くなる。
て基板電流が多い場合や、チップ内部の回路動作が少な
くて基板電流が少ない場合でも、基板電位検知回路63の
動作により基板電位を一定に保つことができる。このよ
うな基板電位制限回路を用いた場合、基板電位のVcc電
源電圧依存性は第７図に示すようになる。即ち、一般
に、Vcc電源電圧が高くなる程、基板電位は深くなる。
上記したように、前記基板電位制限回路は電源電圧が一
定の時には消費電流を抑えて基板電位を一定に保つこと
ができる。しかし、電源電圧が変動した時には、基板電
位を追従性良く制御できない場合がある。ここで、電源
電圧が変動した時の基板電位の動きを第８図（ａ）乃至
（ｃ）に示す。この時の基板電位の電源電圧依存性は第
７図に示した通りである。
定の時には消費電流を抑えて基板電位を一定に保つこと
ができる。しかし、電源電圧が変動した時には、基板電
位を追従性良く制御できない場合がある。ここで、電源
電圧が変動した時の基板電位の動きを第８図（ａ）乃至
（ｃ）に示す。この時の基板電位の電源電圧依存性は第
７図に示した通りである。
第８図（ａ）は、電源電圧がVaからVbへ上昇した時の基
板電位の動きを示しており、基板電位検知回路63が基板
電位の深さ不足を検知するので、基板電位発生回路62が
動作して比較的高速に基板電位検知回路63により定めら
れたレベルに達し、その後は一定値を保つので、特に問
題はない。
板電位の動きを示しており、基板電位検知回路63が基板
電位の深さ不足を検知するので、基板電位発生回路62が
動作して比較的高速に基板電位検知回路63により定めら
れたレベルに達し、その後は一定値を保つので、特に問
題はない。
これに対して、第８図（ｂ）に示すように、電源電圧が
VbからVaへ下降した時の基板電位の動きは、チップ内部
ノードとのカップリングのため、電源電圧と同期して下
降する。この時、基板電位を正方向に引き上げる成分は
チップ内部には殆んどなく、上記成分は基板電位検知回
路63のリーク、あるいはジャンクションリーク等の微少
電流のみである。このため、基板電位が（電源電圧に相
当する）正常なレベルに達するまでに非常に長い時間を
費やしてしまう。
VbからVaへ下降した時の基板電位の動きは、チップ内部
ノードとのカップリングのため、電源電圧と同期して下
降する。この時、基板電位を正方向に引き上げる成分は
チップ内部には殆んどなく、上記成分は基板電位検知回
路63のリーク、あるいはジャンクションリーク等の微少
電流のみである。このため、基板電位が（電源電圧に相
当する）正常なレベルに達するまでに非常に長い時間を
費やしてしまう。
また、この時の基板電位検知回路63は、基板電位が（電
源電圧に相当する）正常なレベルよりも深いので、基板
電位発生回路62の動作をオフさせている。従って、電源
電圧下降直後の回路動作は、通常動作時よりも基板電位
がかなり深くなっているので、トランジスタの閾値の増
加等に伴って非常に不安定になり、誤動作も起こし易
い。このような問題は、第８図（ｃ）に示すように、電
源電圧が一度完全にオフになり、その後すぐにオンした
場合にも同様に生じる。
源電圧に相当する）正常なレベルよりも深いので、基板
電位発生回路62の動作をオフさせている。従って、電源
電圧下降直後の回路動作は、通常動作時よりも基板電位
がかなり深くなっているので、トランジスタの閾値の増
加等に伴って非常に不安定になり、誤動作も起こし易
い。このような問題は、第８図（ｃ）に示すように、電
源電圧が一度完全にオフになり、その後すぐにオンした
場合にも同様に生じる。
このような問題の対策として、第９図（ａ）に示すよう
に、高抵抗Ｒを接続して基板61を接地ノードへリークさ
せ、あるいは第９図（ｂ）に示すように、ダイオードＤ
群を接続して基板61をある一定電圧まで接地ノードへリ
ークさせる等の方法が考えられる。
に、高抵抗Ｒを接続して基板61を接地ノードへリークさ
せ、あるいは第９図（ｂ）に示すように、ダイオードＤ
群を接続して基板61をある一定電圧まで接地ノードへリ
ークさせる等の方法が考えられる。
しかし、第９図（ａ）に示す回路は、常に接地ノードか
ら基板61へ電流が流れるので、消費電流が多い。しか
も、高抵抗Ｒの抵抗値に制限があるので、基板電位を高
速にリークさせることができない。
ら基板61へ電流が流れるので、消費電流が多い。しか
も、高抵抗Ｒの抵抗値に制限があるので、基板電位を高
速にリークさせることができない。
また、第９図（ｂ）に示す回路は、基板電位をほぼ一定
に保ってしまうので、第７図に示したような基板電位の
電源電圧依存性と整合がとれず、第10図中に点線で示す
ような特性になってしまう。この第10図中の実線は、第
７図に示したものと同様の基板電位の電源電圧依存性を
示している。点線の特性は、電源電圧が低い方では、基
板電位をリークさせるレベルが図中例えばａで示すよう
に不十分であり、電源電圧が高い方では、基板電位検知
回路63の検知レベルよりも図中例えばｂで示すように浅
いレベルまで基板電位をリークさせてしまうことになる
ので、消費電流が増えてしまい、本質的な解決策とはな
らない。
に保ってしまうので、第７図に示したような基板電位の
電源電圧依存性と整合がとれず、第10図中に点線で示す
ような特性になってしまう。この第10図中の実線は、第
７図に示したものと同様の基板電位の電源電圧依存性を
示している。点線の特性は、電源電圧が低い方では、基
板電位をリークさせるレベルが図中例えばａで示すよう
に不十分であり、電源電圧が高い方では、基板電位検知
回路63の検知レベルよりも図中例えばｂで示すように浅
いレベルまで基板電位をリークさせてしまうことになる
ので、消費電流が増えてしまい、本質的な解決策とはな
らない。
（発明が解決しようとする課題） 本発明は、上記した従来の半導体集積回路においては、
電源電圧下降時あるいは電源電圧が一度完全にオフにな
った直後にオンした場合に、電源電圧下降直後あるいは
電源電圧オフ直後の回路動作は、通常動作時よりも基板
電位がかなり深くなってトランジスタの閾値の増加等に
伴って非常に不安定になり、誤動作も起こし易いという
問題がある点を解決すべくなされたもので、基板電位が
ある一定値以下になると基板電位がリークすることで、
消費電流を増加させずに基板電位の電源電圧追従性を高
速化し得る半導体集積回路を提供することを目的とす
る。
電源電圧下降時あるいは電源電圧が一度完全にオフにな
った直後にオンした場合に、電源電圧下降直後あるいは
電源電圧オフ直後の回路動作は、通常動作時よりも基板
電位がかなり深くなってトランジスタの閾値の増加等に
伴って非常に不安定になり、誤動作も起こし易いという
問題がある点を解決すべくなされたもので、基板電位が
ある一定値以下になると基板電位がリークすることで、
消費電流を増加させずに基板電位の電源電圧追従性を高
速化し得る半導体集積回路を提供することを目的とす
る。
［発明の構成］ （課題を解決するための手段） 本発明は、基板電位発生回路および基板電位を検知する
基板電位検知回路および、この基板電位検知回路の検知
出力に基ずいて上記基板電位発生回路の動作をオン，オ
フ制御するスイッチ回路による基板電位制御機能を内蔵
する半導体集積回路において、基板電位が上記基板電位
発生回路が動作するレベルより負方向に所定の一定電圧
以上低下した時に、基板に電荷を注入して基板電位を上
昇させ、基板電位が前記基板電位発生回路が動作するレ
ベルより僅かに低い所定の一定電圧負方向の電位に達し
た時に、基板への電荷注入を停止する基板電位リーク回
路を具備することを特徴とする。
基板電位検知回路および、この基板電位検知回路の検知
出力に基ずいて上記基板電位発生回路の動作をオン，オ
フ制御するスイッチ回路による基板電位制御機能を内蔵
する半導体集積回路において、基板電位が上記基板電位
発生回路が動作するレベルより負方向に所定の一定電圧
以上低下した時に、基板に電荷を注入して基板電位を上
昇させ、基板電位が前記基板電位発生回路が動作するレ
ベルより僅かに低い所定の一定電圧負方向の電位に達し
た時に、基板への電荷注入を停止する基板電位リーク回
路を具備することを特徴とする。
（作 用） 基板電位リーク回路は、基板電位が基板電位発生回路が
動作するレベルより負方向に所定の一定電圧以上低下し
た時に、基板に電荷を注入して基板電位を上昇させ、基
板電位が前記基板電位発生回路が動作するレベルより僅
かに低い所定の一定電圧負方向の電位に達した時に、基
板への電荷注入を停止することによって、基板電位が高
いインピーダンスである電圧帯を前記基板電位発生回路
動作レベルより所定の一定電圧負方向の電位で規定す
る。
動作するレベルより負方向に所定の一定電圧以上低下し
た時に、基板に電荷を注入して基板電位を上昇させ、基
板電位が前記基板電位発生回路が動作するレベルより僅
かに低い所定の一定電圧負方向の電位に達した時に、基
板への電荷注入を停止することによって、基板電位が高
いインピーダンスである電圧帯を前記基板電位発生回路
動作レベルより所定の一定電圧負方向の電位で規定す
る。
このように、基板電位検知回路の特性を利用して自己整
合的に基板へのリークを行ない、基板電位の前記基板電
位発生回路動作レベルに対する追従性を良くし、電源電
圧の変動に対する応答性を上げることができ、基板電位
の電源電圧追従性を良くすることができる。また、前記
基板電位が高いインピーダンスである電圧帯を設けるこ
とによって電荷注入と基板電位発生回路動作とを同時に
は行なわせないようにし、消費電流の増加を抑制でき
る。
合的に基板へのリークを行ない、基板電位の前記基板電
位発生回路動作レベルに対する追従性を良くし、電源電
圧の変動に対する応答性を上げることができ、基板電位
の電源電圧追従性を良くすることができる。また、前記
基板電位が高いインピーダンスである電圧帯を設けるこ
とによって電荷注入と基板電位発生回路動作とを同時に
は行なわせないようにし、消費電流の増加を抑制でき
る。
（実施例） 以下、図面を参照して本発明の一実施例を詳細に説明す
る。
る。
第１図は、この発明の途中で考えられた回路の構成を示
しており、基板電位発生回路および基板電位を検知する
基板電位検知回路および、この基板電位検知回路の検知
出力に基ずいて上記基板電位発生回路の動作をオン，オ
フ制御するスイッチ回路による基板電位制御機能を内蔵
する半導体集積回路における基板電位制御回路を示して
いる。即ち、１は基板、２は基板１の電位を発生する基
板電位発生回路、３は基板１の電位を検知する基板電位
検知回路、４は基板電位検知回路３の検知出力に基ずい
て基板電位発生回路２の動作をオン，オフ制御するスイ
ッチ回路、５は基板電位が基板電位発生回路２が動作す
るレベル（検知レベル）より負方向に所定の一定電圧以
上低下した時に、基板１に電荷を注入して基板電位を上
昇させ、基板電位が上記検知レベルより僅かに低い所定
の一定電圧負方向の電位に達した時に、基板１への電荷
注入を停止する基板電位リーク回路である。
しており、基板電位発生回路および基板電位を検知する
基板電位検知回路および、この基板電位検知回路の検知
出力に基ずいて上記基板電位発生回路の動作をオン，オ
フ制御するスイッチ回路による基板電位制御機能を内蔵
する半導体集積回路における基板電位制御回路を示して
いる。即ち、１は基板、２は基板１の電位を発生する基
板電位発生回路、３は基板１の電位を検知する基板電位
検知回路、４は基板電位検知回路３の検知出力に基ずい
て基板電位発生回路２の動作をオン，オフ制御するスイ
ッチ回路、５は基板電位が基板電位発生回路２が動作す
るレベル（検知レベル）より負方向に所定の一定電圧以
上低下した時に、基板１に電荷を注入して基板電位を上
昇させ、基板電位が上記検知レベルより僅かに低い所定
の一定電圧負方向の電位に達した時に、基板１への電荷
注入を停止する基板電位リーク回路である。
基板電位検知回路３は、Vcc電源ノードと基板１との間
に直列に、ゲートが接地電位Vssノードに接続されてい
る第１のＰチャネルトランジスタP1と、ドレイン・ゲー
ト相互が接続されている第１のＮチャネルトランジスタ
N1と、ゲート・ドレイン相互が接続されている第２のＰ
チャネルトランジスタP2と、ゲートがVcc電源ノードに
接続されている第２のＮチャネルトランジスタN2とが接
続され、VccノードとVssノードとの間に直列に、第３の
ＰチャネルトランジスタP3と、ゲートがVssノードに接
続されている第４のＰチャネルトランジスタP4と、第３
のＮチャネルトランジスタN3とが接続され、第１のＮチ
ャネルトランジスタN1のドレイン（Ａ点）が第３のＰチ
ャネルトランジスタP3および第３のＮチャネルトランジ
スタN3の各ゲートに接続されている。第３のＰチャネル
トランジスタP3と第４のＰチャネルトランジスタP4と第
３のＮチャネルトランジスタN3とは、第１のインバータ
INV1を構成している。
に直列に、ゲートが接地電位Vssノードに接続されてい
る第１のＰチャネルトランジスタP1と、ドレイン・ゲー
ト相互が接続されている第１のＮチャネルトランジスタ
N1と、ゲート・ドレイン相互が接続されている第２のＰ
チャネルトランジスタP2と、ゲートがVcc電源ノードに
接続されている第２のＮチャネルトランジスタN2とが接
続され、VccノードとVssノードとの間に直列に、第３の
ＰチャネルトランジスタP3と、ゲートがVssノードに接
続されている第４のＰチャネルトランジスタP4と、第３
のＮチャネルトランジスタN3とが接続され、第１のＮチ
ャネルトランジスタN1のドレイン（Ａ点）が第３のＰチ
ャネルトランジスタP3および第３のＮチャネルトランジ
スタN3の各ゲートに接続されている。第３のＰチャネル
トランジスタP3と第４のＰチャネルトランジスタP4と第
３のＮチャネルトランジスタN3とは、第１のインバータ
INV1を構成している。
第１のＰチャネルトランジスタP1および第２のＮチャネ
ルトランジスタN2は、貫通電流の制御および各電源電圧
における基板電位を決めるためのレシオ動作を行なう。
第２のＰチャネルトランジスタP2は、第５のＰチャネル
トランジスタP5のゲート（Ｃ点）の電位がトランジスタ
P5がオンするゲート電位Vthp5（負の値）に達した時
に、トランジスタP2のソース（Ｂ点）の電位を0V、ある
いはそれより僅か（ΔV1）下のレベルに保証するもので
あり、その閾値電圧Vthp2（負の値）は、 |Vthp5|−|Vthp2|ΔV1≧0V …（１） を満たす。
ルトランジスタN2は、貫通電流の制御および各電源電圧
における基板電位を決めるためのレシオ動作を行なう。
第２のＰチャネルトランジスタP2は、第５のＰチャネル
トランジスタP5のゲート（Ｃ点）の電位がトランジスタ
P5がオンするゲート電位Vthp5（負の値）に達した時
に、トランジスタP2のソース（Ｂ点）の電位を0V、ある
いはそれより僅か（ΔV1）下のレベルに保証するもので
あり、その閾値電圧Vthp2（負の値）は、 |Vthp5|−|Vthp2|ΔV1≧0V …（１） を満たす。
第１のＮチャネルトランジスタN1は、そのドレイン（Ａ
点）の電位が第１のインバータINV1の閾値電圧Vth1のと
きに、Ｂ点の電位を0V、あるいはそれより僅か（ΔV2）
上のレベルに保証するものであり、その閾値電圧Vthn1
（正の値）は、 Vth1−Vthn1ΔV2≧0V …（２） を満たす。
点）の電位が第１のインバータINV1の閾値電圧Vth1のと
きに、Ｂ点の電位を0V、あるいはそれより僅か（ΔV2）
上のレベルに保証するものであり、その閾値電圧Vthn1
（正の値）は、 Vth1−Vthn1ΔV2≧0V …（２） を満たす。
ここで、第１のＰチャネルトランジスタP1および第２の
ＮチャネルトランジスタN2に比べて、第１のＮチャネル
トランジスタN1および第２のＰチャネルトランジスタP2
のサイズを大きくしておき、Ａ点・Ｂ点間の電位差が常
にVthn1、Ａ点・Ｃ点間の電位差が常に|Vthp2|に近くな
るようにしておく。駆動用の第３のＮチャネルトランジ
スタN3と負荷用の第３のＰチャネルトランジスタP3およ
び第４のＰチャネルトランジスタP4とのサイズ比を大き
くとっており、この第３のＰチャネルトランジスタP3お
よび第３のＮチャネルトランジスタN3の入力であるＡ点
の電位が第３のＮチャネルトランジスタN3の閾値電圧Vt
hn3を少し越えると、出力点（第３のＮチャネルトラン
ジスタN3のドレイン）Ｄの電位を直ぐに低レベルにさせ
るように設定しておく。
ＮチャネルトランジスタN2に比べて、第１のＮチャネル
トランジスタN1および第２のＰチャネルトランジスタP2
のサイズを大きくしておき、Ａ点・Ｂ点間の電位差が常
にVthn1、Ａ点・Ｃ点間の電位差が常に|Vthp2|に近くな
るようにしておく。駆動用の第３のＮチャネルトランジ
スタN3と負荷用の第３のＰチャネルトランジスタP3およ
び第４のＰチャネルトランジスタP4とのサイズ比を大き
くとっており、この第３のＰチャネルトランジスタP3お
よび第３のＮチャネルトランジスタN3の入力であるＡ点
の電位が第３のＮチャネルトランジスタN3の閾値電圧Vt
hn3を少し越えると、出力点（第３のＮチャネルトラン
ジスタN3のドレイン）Ｄの電位を直ぐに低レベルにさせ
るように設定しておく。
スイッチ回路４は、基板電位検知回路３の出力点Ｄの検
知出力が低レベルの時に基板電位発生回路２の動作をオ
ンさせ、基板電位検知回路３の検知出力が高レベルの時
に基板電位発生回路２の動作をオフさせるように構成さ
れている。
知出力が低レベルの時に基板電位発生回路２の動作をオ
ンさせ、基板電位検知回路３の検知出力が高レベルの時
に基板電位発生回路２の動作をオフさせるように構成さ
れている。
基板電位リーク回路５は、Vssノードと基板との間に直
列に、第５のＰチャネルトランジスタP5と抵抗Ｒとが接
続されており、第５のＰチャネルトランジスタP5のゲー
ト（Ｃ点）が基板電位検知回路３の第２のＰチャネルト
ランジスタP2のゲート・ドレインに接続されている。第
５のＰチャネルトランジスタP5は、基板電位をリークさ
せるゲートトランジスタとなっており、基板電位が深く
なってそのゲート（Ｃ点）電位が第５のＰチャネルトラ
ンジスタP5の閾値電圧Vthp5（負の値）以下になるとオ
ンになって基板１へのリークパスを作る。このとき、前
式（１），（２）より −|Vthp5|＋|Vthp2|＋Vthn1 ＝Vth1−（ΔV1＋ΔV2） …（３） となるので、基板電位検知回路３の出力点Ｄは高レベル
になっており、基板電位発生回路２の動作は既にオフに
なっている。
列に、第５のＰチャネルトランジスタP5と抵抗Ｒとが接
続されており、第５のＰチャネルトランジスタP5のゲー
ト（Ｃ点）が基板電位検知回路３の第２のＰチャネルト
ランジスタP2のゲート・ドレインに接続されている。第
５のＰチャネルトランジスタP5は、基板電位をリークさ
せるゲートトランジスタとなっており、基板電位が深く
なってそのゲート（Ｃ点）電位が第５のＰチャネルトラ
ンジスタP5の閾値電圧Vthp5（負の値）以下になるとオ
ンになって基板１へのリークパスを作る。このとき、前
式（１），（２）より −|Vthp5|＋|Vthp2|＋Vthn1 ＝Vth1−（ΔV1＋ΔV2） …（３） となるので、基板電位検知回路３の出力点Ｄは高レベル
になっており、基板電位発生回路２の動作は既にオフに
なっている。
抵抗Ｒは、基板１への急激すぎる電荷の注入を制限する
ためのものであるが、第５のＰチャネルトランジスタP5
により電流制限が可能であれば、この抵抗Ｒを省略して
もよい。第５のＰチャネルトランジスタP5により基板１
に電荷が注入されると、基板電位は上昇を始め、第５の
ＰチャネルトランジスタP5のゲート（Ｃ点）電位が、こ
の第５のＰチャネルトランジスタP5の閾値電圧Vthp
5（負の値）に達すると、この第５のＰチャネルトラン
ジスタP5はオフになり、基板１への急激なリークパスは
なくなる。この後、基板１は電位的にほぼ浮遊状態にな
り、ジャンクションリーク等によって基板電位が徐々に
引き上げられ、第５のＰチャネルトランジスタP5のゲー
ト（Ｃ点）電位が −|Vthp5|＋ΔV1＋ΔV2 になると、換言すれば、第１のＮチャネルトランジスタ
N1のドレイン（Ａ点）電位がインバータINV1の閾値電圧
Vth1（正の値）になると、基板電位検知回路３の出力点
Ｄは低レベルになり、基板電位発生回路２が動作を開始
する。
ためのものであるが、第５のＰチャネルトランジスタP5
により電流制限が可能であれば、この抵抗Ｒを省略して
もよい。第５のＰチャネルトランジスタP5により基板１
に電荷が注入されると、基板電位は上昇を始め、第５の
ＰチャネルトランジスタP5のゲート（Ｃ点）電位が、こ
の第５のＰチャネルトランジスタP5の閾値電圧Vthp
5（負の値）に達すると、この第５のＰチャネルトラン
ジスタP5はオフになり、基板１への急激なリークパスは
なくなる。この後、基板１は電位的にほぼ浮遊状態にな
り、ジャンクションリーク等によって基板電位が徐々に
引き上げられ、第５のＰチャネルトランジスタP5のゲー
ト（Ｃ点）電位が −|Vthp5|＋ΔV1＋ΔV2 になると、換言すれば、第１のＮチャネルトランジスタ
N1のドレイン（Ａ点）電位がインバータINV1の閾値電圧
Vth1（正の値）になると、基板電位検知回路３の出力点
Ｄは低レベルになり、基板電位発生回路２が動作を開始
する。
従って、上記ΔV1＋ΔV2は、基板電位がほぼ浮遊状態に
なっている電圧幅となり、消費電流を増加させないため
の基板電位の安定帯となっている。また、この値は、基
板電圧に対する回路動作マージンに応じてトランジスタ
の閾値を制御することによって、任意に変えることがで
きる。
なっている電圧幅となり、消費電流を増加させないため
の基板電位の安定帯となっている。また、この値は、基
板電圧に対する回路動作マージンに応じてトランジスタ
の閾値を制御することによって、任意に変えることがで
きる。
なお、第３図（ａ）は、第１図の回路における第８図
（ｂ）に示したような電源電圧降下時の各ノードの電圧
波形または電流波形および基板電位の電源電圧依存性を
示している。
（ｂ）に示したような電源電圧降下時の各ノードの電圧
波形または電流波形および基板電位の電源電圧依存性を
示している。
第２図（ａ）は、この発明の一実施例を示しており、前
記第１図の回路と比べて、基板電位検知回路３′および
基板電位リーク回路５′が異なる。基板電位検知回路
３′は、前記基板電位検知回路３と比べて、第１のＮチ
ャネルトランジスタN1が省略され、第２のＰチャネルト
ランジスタP2が第２のＮチャネルトランジスタN2のソー
ス側に移った点が異なるが、その動作は基板電位検知回
路３の動作とほぼ同様に行われる。
記第１図の回路と比べて、基板電位検知回路３′および
基板電位リーク回路５′が異なる。基板電位検知回路
３′は、前記基板電位検知回路３と比べて、第１のＮチ
ャネルトランジスタN1が省略され、第２のＰチャネルト
ランジスタP2が第２のＮチャネルトランジスタN2のソー
ス側に移った点が異なるが、その動作は基板電位検知回
路３の動作とほぼ同様に行われる。
また、基板電位リーク回路５′は、VccノードとVssノー
ドとの間に直列に、第６のＰチャネルトランジスタP6
と、ゲートがVssノードに接続されている第７のＰチャ
ネルトランジスタP7と、第４のＮチャネルトランジスタ
N4とが接続され、基板電位検知回路３′の第２のＮチャ
ネルトランジスタN2のドレイン（Ａ点）が第６のＰチャ
ネルトランジスタP6および第４のＮチャネルトランジス
タN4の各ゲートに接続されている。第６のＰチャネルト
ランジスタP6と第７のＰチャネルトランジスタP7と第４
のＮチャネルトランジスタN4とは、第２のインバータIN
V2を構成している。
ドとの間に直列に、第６のＰチャネルトランジスタP6
と、ゲートがVssノードに接続されている第７のＰチャ
ネルトランジスタP7と、第４のＮチャネルトランジスタ
N4とが接続され、基板電位検知回路３′の第２のＮチャ
ネルトランジスタN2のドレイン（Ａ点）が第６のＰチャ
ネルトランジスタP6および第４のＮチャネルトランジス
タN4の各ゲートに接続されている。第６のＰチャネルト
ランジスタP6と第７のＰチャネルトランジスタP7と第４
のＮチャネルトランジスタN4とは、第２のインバータIN
V2を構成している。
また、Vccノードと基板１との間に直列に、ゲートトラ
ンジスタ用の第８のＰチャネルトランジスタP8と、ゲー
トがVssノードに接続されている第５のＮチャネルトラ
ンジスタN5と、抵抗Ｒとが接続されており、これらは基
板電位リークパス部を構成している。そして、第４のＮ
チャネルトランジスタN4のドレイン（Ｅ点）に第３のイ
ンバータINV3の入力端が接続されており、このインバー
タINV3の出力端（Ｃ点）が第８のＰチャネルトランジス
タP8のゲートに接続されている。なお、上記インバータ
INV2およびINV3は、基板電位検知回路３′の出力を波形
整形して第８のＰチャネルトランジスタP8のゲートに供
給している。
ンジスタ用の第８のＰチャネルトランジスタP8と、ゲー
トがVssノードに接続されている第５のＮチャネルトラ
ンジスタN5と、抵抗Ｒとが接続されており、これらは基
板電位リークパス部を構成している。そして、第４のＮ
チャネルトランジスタN4のドレイン（Ｅ点）に第３のイ
ンバータINV3の入力端が接続されており、このインバー
タINV3の出力端（Ｃ点）が第８のＰチャネルトランジス
タP8のゲートに接続されている。なお、上記インバータ
INV2およびINV3は、基板電位検知回路３′の出力を波形
整形して第８のＰチャネルトランジスタP8のゲートに供
給している。
基板電位リーク回路５′において、第２のインバータIN
V2の閾値電圧Vth2は基板電位検知回路３′中の第１のイ
ンバータINV1の閾値電圧Vth1よりやや低めに設定してお
く。この両インバータINV1およびINV2の閾値差は、基板
電位リークパス部の第８のＰチャネルトランジスタP8が
オフになってから基板電位発生回路２が動作を開始する
までの、基板１が電位的にほぼ浮遊状態にななっている
電圧幅となる。基板電位が深くなって、Ａ点の電位が第
２のインバータINV2の閾値電圧Vth2以下になると、Ｅ点
電位が上がり、第３のインバータINV3の出力電位が下が
る。
V2の閾値電圧Vth2は基板電位検知回路３′中の第１のイ
ンバータINV1の閾値電圧Vth1よりやや低めに設定してお
く。この両インバータINV1およびINV2の閾値差は、基板
電位リークパス部の第８のＰチャネルトランジスタP8が
オフになってから基板電位発生回路２が動作を開始する
までの、基板１が電位的にほぼ浮遊状態にななっている
電圧幅となる。基板電位が深くなって、Ａ点の電位が第
２のインバータINV2の閾値電圧Vth2以下になると、Ｅ点
電位が上がり、第３のインバータINV3の出力電位が下が
る。
ここで、第８のＰチャネルトランジスタP8の閾値電圧Vt
hp8（負の値）の絶対値を|Vthp8|で表すと、第３のイン
バータINV3の出力電位がVcc−|Vthp8|より下がると、第
８のＰチャネルトランジスタP8がオンし、基板１へのリ
ークパスを作る。このとき、第５のＮチャネルトランジ
スタN5は、その閾値電圧（正の値）をVthn5で表すと、
基板電位を最悪でもVss−Vthn5に保持するためのリミッ
タの役割を果たす。また、このとき、抵抗Ｒは、基板１
への急激すぎる電荷の注入を制限するためのものである
が、第８のＰチャネルトランジスタP8および第５のＮチ
ャネルトランジスタN5により電流制限が可能であれば、
この抵抗Ｒを省略してもよい。また、このとき、基板電
位検知回路３′の出力点Ｄは高レベルになっており、基
板電位発生回路２の動作は既にオフになっている。
hp8（負の値）の絶対値を|Vthp8|で表すと、第３のイン
バータINV3の出力電位がVcc−|Vthp8|より下がると、第
８のＰチャネルトランジスタP8がオンし、基板１へのリ
ークパスを作る。このとき、第５のＮチャネルトランジ
スタN5は、その閾値電圧（正の値）をVthn5で表すと、
基板電位を最悪でもVss−Vthn5に保持するためのリミッ
タの役割を果たす。また、このとき、抵抗Ｒは、基板１
への急激すぎる電荷の注入を制限するためのものである
が、第８のＰチャネルトランジスタP8および第５のＮチ
ャネルトランジスタN5により電流制限が可能であれば、
この抵抗Ｒを省略してもよい。また、このとき、基板電
位検知回路３′の出力点Ｄは高レベルになっており、基
板電位発生回路２の動作は既にオフになっている。
上記リークにより基板電位が浅くなると、Ａ点電位が上
昇し、先ずは第２のインバータINV2の閾値電圧Vth2を越
える。これにより、第２のインバータINV2が反転してＥ
点電位が下がり、第３のインバータINV3の出力電位が上
がる。この第３のインバータINV3の出力電位がVcc−|Vt
hp8|に達すると、第８のＰチャネルトランジスタP8はオ
フになり、基板１への急激なリークパスはなくなる。こ
のとき、Ａ点の電位は未だ第１のインバータINV1の閾値
電圧Vth1を越えていないので、基板電位発生回路２は動
作しない。この後、基板１は電位的にほぼ浮遊状態にな
り、ジャンクションリーク等によって基板電位が徐々に
引き上げられ、Ａ点の電位が第１のインバータINV1の閾
値電圧Vth1を越え、基板電位発生回路２が動作し、基板
電位を引き戻す。
昇し、先ずは第２のインバータINV2の閾値電圧Vth2を越
える。これにより、第２のインバータINV2が反転してＥ
点電位が下がり、第３のインバータINV3の出力電位が上
がる。この第３のインバータINV3の出力電位がVcc−|Vt
hp8|に達すると、第８のＰチャネルトランジスタP8はオ
フになり、基板１への急激なリークパスはなくなる。こ
のとき、Ａ点の電位は未だ第１のインバータINV1の閾値
電圧Vth1を越えていないので、基板電位発生回路２は動
作しない。この後、基板１は電位的にほぼ浮遊状態にな
り、ジャンクションリーク等によって基板電位が徐々に
引き上げられ、Ａ点の電位が第１のインバータINV1の閾
値電圧Vth1を越え、基板電位発生回路２が動作し、基板
電位を引き戻す。
なお、第３図（ｂ）は、第２図（ａ）の回路における第
８図（ｂ）に示したような電源電圧降下時の各ノードの
電圧波形、または電流波形および基板電位の電源電圧依
存性を示している。
８図（ｂ）に示したような電源電圧降下時の各ノードの
電圧波形、または電流波形および基板電位の電源電圧依
存性を示している。
また、第３図（ｃ）は、比較のため、従来の回路（上記
第２図（ａ）の回路に対して基板電位リーク回路５′を
外した場合に相当する）における第８図（ｂ）に示した
ような電源電圧降下時の各ノードの電圧波形、または電
流波形および基板電位の電源電圧依存性を示している。
第２図（ａ）の回路に対して基板電位リーク回路５′を
外した場合に相当する）における第８図（ｂ）に示した
ような電源電圧降下時の各ノードの電圧波形、または電
流波形および基板電位の電源電圧依存性を示している。
ここで、通常、電源電圧が一定の場合、基板電位VBBは
リークと基板電位発生回路２による引き戻しを繰り返し
ている。基板電位発生回路２およびスイッチ回路４の動
作には多少時間がかかるので、基板電位は鋸歯状の波形
となる。しかし、この鋸歯状波の電圧幅は微少であり、
基板電位リーク回路５あるいは５′が動作する範囲まで
の変動はなく、消費電流は増加しない。
リークと基板電位発生回路２による引き戻しを繰り返し
ている。基板電位発生回路２およびスイッチ回路４の動
作には多少時間がかかるので、基板電位は鋸歯状の波形
となる。しかし、この鋸歯状波の電圧幅は微少であり、
基板電位リーク回路５あるいは５′が動作する範囲まで
の変動はなく、消費電流は増加しない。
また、基板電位発生回路２の動作中に基板電位リーク回
路５′が動作しないことを確実にするために、スイッチ
回路４の出力をリーク回路５′にフィードバックして、
基板電位発生回路２が動作中はリーク回路′を論理的に
オフさせておくことも可能である。
路５′が動作しないことを確実にするために、スイッチ
回路４の出力をリーク回路５′にフィードバックして、
基板電位発生回路２が動作中はリーク回路′を論理的に
オフさせておくことも可能である。
第２図（ｂ）中のインバータINV4はその一例を示してお
り、スイッチ回路４の出力が高レベル“H"の時に基板電
位発生回路２が動作する場合、スイッチ回路４の出力ノ
ード（Ｈ点）の電位をインバータINV4で受け、このイン
バータINV4の出力ノード（Ｇ点）をリーク回路５′のVc
cノードに代えてリーク源として第８のＰチャネルトラ
ンジスタP8のソースに接続している。この回路では、基
板電位発生回路２が動作している間は、スイッチ回路４
の出力が高レベル“H"のままであり、インバータINV4の
出力ノード（Ｇ点）の電位は低レベル“L"となり、万
一、Ｃ点の電位が低レベル“L"になったとしても、リー
ク回路５′がオンすることがない。ここで、フィードバ
ック回路は、基板電位発生回路２が動作中にＧ点の電位
を低レベル“L"にするものであれば何でもよい。
り、スイッチ回路４の出力が高レベル“H"の時に基板電
位発生回路２が動作する場合、スイッチ回路４の出力ノ
ード（Ｈ点）の電位をインバータINV4で受け、このイン
バータINV4の出力ノード（Ｇ点）をリーク回路５′のVc
cノードに代えてリーク源として第８のＰチャネルトラ
ンジスタP8のソースに接続している。この回路では、基
板電位発生回路２が動作している間は、スイッチ回路４
の出力が高レベル“H"のままであり、インバータINV4の
出力ノード（Ｇ点）の電位は低レベル“L"となり、万
一、Ｃ点の電位が低レベル“L"になったとしても、リー
ク回路５′がオンすることがない。ここで、フィードバ
ック回路は、基板電位発生回路２が動作中にＧ点の電位
を低レベル“L"にするものであれば何でもよい。
第３図（ａ）乃至第３図（ｃ）を比較すると分かるよう
に、電源電圧の下降に対して、第３図（ａ）ではＣ点の
電位が第５のＰチャネルトランジスタP5の閾値電圧Vthp
5（負の値）以下になるあたりから、また、第３図
（ｂ）ではＡ点の電位が第２のインバータINV2の閾値電
圧Vth2を越えるあたりから、リーク電流が急に流れ出
し、基板電位が急速に回復しているのに対して、第３図
（ｃ）では基板電位の回復に非常に時間がかってしま
う。ここで、i1は基板電位リーク回路５を流れる電流、
i2は基板電位リーク回路５′を流れる電流である。
に、電源電圧の下降に対して、第３図（ａ）ではＣ点の
電位が第５のＰチャネルトランジスタP5の閾値電圧Vthp
5（負の値）以下になるあたりから、また、第３図
（ｂ）ではＡ点の電位が第２のインバータINV2の閾値電
圧Vth2を越えるあたりから、リーク電流が急に流れ出
し、基板電位が急速に回復しているのに対して、第３図
（ｃ）では基板電位の回復に非常に時間がかってしま
う。ここで、i1は基板電位リーク回路５を流れる電流、
i2は基板電位リーク回路５′を流れる電流である。
次に、電源電圧降下直後の時点txでの動作を考えたと
き、本発明の回路は従来例の回路に比べて顕著な改善効
果が得られる。このような改善効果は、第８図（ｃ）に
示したような電源電圧が一度オフになり、この直後に立
ち上がった場合にも得られる。第１図の回路の場合に
は、電源電圧がオフの間に基板電位は第５のＰチャネル
トランジスタP5の閾値電圧Vthp5（負の値）付近までリ
ークし、第２図（ａ）および（ｂ）の回路の場合には、
電源電圧がオフの間に基板電位はリークせず、再び電源
電圧がオンになった直後にその電源電圧に相当した基板
レベルまで回復する。
き、本発明の回路は従来例の回路に比べて顕著な改善効
果が得られる。このような改善効果は、第８図（ｃ）に
示したような電源電圧が一度オフになり、この直後に立
ち上がった場合にも得られる。第１図の回路の場合に
は、電源電圧がオフの間に基板電位は第５のＰチャネル
トランジスタP5の閾値電圧Vthp5（負の値）付近までリ
ークし、第２図（ａ）および（ｂ）の回路の場合には、
電源電圧がオフの間に基板電位はリークせず、再び電源
電圧がオンになった直後にその電源電圧に相当した基板
レベルまで回復する。
第２図（ａ）の回路において、第１図の回路と同様の基
板電位VBBのVcc電位オフタイム依存性を持たせる場合に
は、第２図（ｂ）の回路に示すように、ソースがVssノ
ード、ゲートがＡ点、ドレインが第５のＮチャネルトラ
ンジスタN5のソース（Ｆ点）に接続された第９のＰチャ
ネルトランジスタP9を付加すればよい。但し、この場
合、基板電位VBBがVcc電位オフタイム中に引き戻される
レベルは、Vthp2＋Vthp9付近までとなる。ここで、Vthp
2は第２のＰチャネルトランジスタP2の閾値電圧、Vthp9
は第９のＰチャネルトランジスタP9の閾値電圧である。
板電位VBBのVcc電位オフタイム依存性を持たせる場合に
は、第２図（ｂ）の回路に示すように、ソースがVssノ
ード、ゲートがＡ点、ドレインが第５のＮチャネルトラ
ンジスタN5のソース（Ｆ点）に接続された第９のＰチャ
ネルトランジスタP9を付加すればよい。但し、この場
合、基板電位VBBがVcc電位オフタイム中に引き戻される
レベルは、Vthp2＋Vthp9付近までとなる。ここで、Vthp
2は第２のＰチャネルトランジスタP2の閾値電圧、Vthp9
は第９のＰチャネルトランジスタP9の閾値電圧である。
また、第８図（ａ）に示したような電源電圧が上昇した
場合には、従来例の回路と同様に基板電位検知回路３が
働き、これにより基板電位発生回路２が動作して基板電
位を電源電圧に相当したレベルまで引き下げるので何等
問題はない。
場合には、従来例の回路と同様に基板電位検知回路３が
働き、これにより基板電位発生回路２が動作して基板電
位を電源電圧に相当したレベルまで引き下げるので何等
問題はない。
また、第４図に示すようなダイオード回路40等の一端を
第１図中の基板電位検知回路３のＢ点、あるいは第２図
（ａ），（ｂ）中の基板電位検知回路３′のＡ点に接続
することによって、基板電位の電源電圧依存性を第５図
中の実線で示すように変えることができる。この場合に
も、前記各実施例で述べた効果が得られることは勿論で
ある。
第１図中の基板電位検知回路３のＢ点、あるいは第２図
（ａ），（ｂ）中の基板電位検知回路３′のＡ点に接続
することによって、基板電位の電源電圧依存性を第５図
中の実線で示すように変えることができる。この場合に
も、前記各実施例で述べた効果が得られることは勿論で
ある。
［発明の効果］ 上述したように本発明の半導体集積回路における基板電
位制御回路によれば、基板電位が一定値以上になると基
板電位発生回路を働かせ、基板電位がある一定値以下に
なると基板電位リーク回路を働かせることで、消費電流
を増加させずに基板電位の電源電圧追従性を高速化する
ことができる。
位制御回路によれば、基板電位が一定値以上になると基
板電位発生回路を働かせ、基板電位がある一定値以下に
なると基板電位リーク回路を働かせることで、消費電流
を増加させずに基板電位の電源電圧追従性を高速化する
ことができる。
第１図は本発明の途中で考えられた回路の構成説明図、
第２図（ａ）および（ｂ）はそれぞれ本発明の各実施例
を示す構成説明図、第３図（ａ）は第１図の回路におけ
る電源電圧降下時の各ノードの電圧波形または電流波形
および基板電位の電源電圧依存性を示す図、第３図
（ｂ）は第２図（ａ）および（ｂ）の回路における電源
電圧降下時の各ノードの電圧波形または電流波形および
基板電位の電源電圧依存性を示す図、第３図（ｃ）は従
来の基板電位制限回路における電源電圧降下時の各ノー
ドの電圧波形または電流波形および基板電位の電源電圧
依存性を示す図、第４図は第１図および第２図（ａ）お
よび（ｂ）の回路における基板電位の電源電圧依存性を
変えるために第１図および第２図中の基板電位検知回路
に接続可能なダイオード回路を示す図、第５図は第１図
および第２図（ａ）および（ｂ）の回路における基板電
位の電源電圧依存性および第４図の回路を第１図および
第２図（ａ）および（ｂ）中の基板電位検知回路に接続
した場合における基板電位の電源電圧依存性を示す図、
第６図は従来の基板電位制限回路を示す構成説明図、第
７図は第６図の回路における基板電位の電源電圧依存性
を示す図、第８図（ａ）乃至（ｃ）は半導体集積回路に
おける基板電位の相異なる変化の様子を示す図、第９図
（ａ）および（ｂ）は第６図の回路における基板電位の
電源電圧依存性を変えるために第６図中の基板電位検知
回路に接続可能な抵抗回路およびダイオード回路を示す
図、第10図は第６図の回路における基板電位の電源電圧
依存性および第９図（ｂ）の回路を第６図中の基板電位
検知回路に接続した場合における基板電位の電源電圧依
存性を示す図である。 １……基板、２……基板電位発生回路、3,3′……基板
電位検知回路、４……スイッチ回路、5,5′……基板電
位リーク回路。
第２図（ａ）および（ｂ）はそれぞれ本発明の各実施例
を示す構成説明図、第３図（ａ）は第１図の回路におけ
る電源電圧降下時の各ノードの電圧波形または電流波形
および基板電位の電源電圧依存性を示す図、第３図
（ｂ）は第２図（ａ）および（ｂ）の回路における電源
電圧降下時の各ノードの電圧波形または電流波形および
基板電位の電源電圧依存性を示す図、第３図（ｃ）は従
来の基板電位制限回路における電源電圧降下時の各ノー
ドの電圧波形または電流波形および基板電位の電源電圧
依存性を示す図、第４図は第１図および第２図（ａ）お
よび（ｂ）の回路における基板電位の電源電圧依存性を
変えるために第１図および第２図中の基板電位検知回路
に接続可能なダイオード回路を示す図、第５図は第１図
および第２図（ａ）および（ｂ）の回路における基板電
位の電源電圧依存性および第４図の回路を第１図および
第２図（ａ）および（ｂ）中の基板電位検知回路に接続
した場合における基板電位の電源電圧依存性を示す図、
第６図は従来の基板電位制限回路を示す構成説明図、第
７図は第６図の回路における基板電位の電源電圧依存性
を示す図、第８図（ａ）乃至（ｃ）は半導体集積回路に
おける基板電位の相異なる変化の様子を示す図、第９図
（ａ）および（ｂ）は第６図の回路における基板電位の
電源電圧依存性を変えるために第６図中の基板電位検知
回路に接続可能な抵抗回路およびダイオード回路を示す
図、第10図は第６図の回路における基板電位の電源電圧
依存性および第９図（ｂ）の回路を第６図中の基板電位
検知回路に接続した場合における基板電位の電源電圧依
存性を示す図である。 １……基板、２……基板電位発生回路、3,3′……基板
電位検知回路、４……スイッチ回路、5,5′……基板電
位リーク回路。
フロントページの続き (56)参考文献 特開 昭62−190746（ＪＰ，Ａ) 特開 昭49−42267（ＪＰ，Ａ) 特開 昭52−94084（ＪＰ，Ａ)
Claims (4)
- 【請求項１】基板電位発生回路および基板電位を検知す
る基板電位検知回路および、この基板電位検知回路の検
知出力に基ずいて前記基板電位発生回路の動作をオン、
オフ制御するスイッチ回路による基板電位制御機能を内
蔵する半導体集積回路において、 基板電位が前記基板電位発生回路が動作するレベルより
負方向に所定の一定電圧以上低下した時に、基板に電荷
を注入して基板電位を上昇させ、基板電位が前記基板電
位発生回路が動作するレベルより僅かに低い所定の一定
電圧負方向の電位に達した時に、基板への電荷注入を停
止する基板電位リーク回路を具備し、 上記基板電位リーク回路は、前記基板電位検知回路の出
力を波形整形する波形整形手段と、電流通路の一端が前
記基板電位を上昇させるためのリーク源に接続され上記
波形整形手段の出力でゲート制御される第１のＰチャネ
ルトランジスタと、電流通路が上記第１のＰチャネルト
ランジスタの電流通路の他端と基板との間に挿入されゲ
ートが接地電位に接続されたＮチャネルトランジスタと
から構成されていることを特徴とする半導体集積回路。 - 【請求項２】請求項１に記載の半導体集積回路におい
て、前記スイッチ回路の出力を前記リークパスのリーク
源として前記基板電位リーク回路に供給する手段をさら
に有し、前記スイッチ回路の出力により前記基板電位発
生回路の動作がオンにされている時に前記スイッチ回路
の出力がこの手段を介して前記基板電位リーク回路に供
給されることにより基板電位リーク回路の動作がオフに
されることを特徴とする半導体集積回路。 - 【請求項３】請求項１又は２のいずれかに記載の半導体
集積回路において、前記Ｎチャネルトランジスタの電流
通路の一端と前記基板との間に、電荷の注入を制限する
抵抗が挿入されていることを特徴とする半導体集積回
路。 - 【請求項４】請求項３に記載の半導体集積回路におい
て、前記Ｎチャネルトランジスタの電流通路の一端と前
記抵抗との接続点及び接地電位との間に電流通路が挿入
され、前記基板電位検知回路の出力でゲート制御される
第２のＰチャネルトランジスタをさらに具備したことを
特徴とする半導体集積回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1069826A JPH0783254B2 (ja) | 1989-03-22 | 1989-03-22 | 半導体集積回路 |
| US07/496,961 US5057704A (en) | 1989-03-22 | 1990-03-21 | Semiconductor integrated circuit having substrate potential detecting circuit commonly used |
| EP90105339A EP0388918B1 (en) | 1989-03-22 | 1990-03-21 | Semiconductor integrated circuit having a substrate potential detecting circuit |
| DE69028230T DE69028230T2 (de) | 1989-03-22 | 1990-03-21 | Integrierte Halbleiterschaltung mit einer Substratspannungsdetektorschaltung |
| KR1019900003889A KR930009027B1 (ko) | 1989-03-22 | 1990-03-22 | 반도체 집적회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1069826A JPH0783254B2 (ja) | 1989-03-22 | 1989-03-22 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02249262A JPH02249262A (ja) | 1990-10-05 |
| JPH0783254B2 true JPH0783254B2 (ja) | 1995-09-06 |
Family
ID=13413952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1069826A Expired - Lifetime JPH0783254B2 (ja) | 1989-03-22 | 1989-03-22 | 半導体集積回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5057704A (ja) |
| EP (1) | EP0388918B1 (ja) |
| JP (1) | JPH0783254B2 (ja) |
| KR (1) | KR930009027B1 (ja) |
| DE (1) | DE69028230T2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2585450B2 (ja) * | 1990-04-18 | 1997-02-26 | 東芝マイクロエレクトロニクス株式会社 | 半導体回路装置 |
| JP2841917B2 (ja) * | 1991-05-23 | 1998-12-24 | 松下電器産業株式会社 | 基板電位発生回路 |
| US5341035A (en) * | 1990-06-04 | 1994-08-23 | Matsushita Electric Industrial Co., Ltd. | Substrate potential generator |
| FR2677771A1 (fr) * | 1991-06-17 | 1992-12-18 | Samsung Electronics Co Ltd | Circuit de detection de niveau de polarisation inverse dans un dispositif de memoire a semiconducteurs. |
| JP2876854B2 (ja) * | 1991-10-25 | 1999-03-31 | 日本電気株式会社 | 電位検出回路 |
| JP2982591B2 (ja) * | 1993-12-17 | 1999-11-22 | 日本電気株式会社 | 基板電位検知回路 |
| KR0127318B1 (ko) * | 1994-04-13 | 1998-04-02 | 문정환 | 백바이어스전압 발생기 |
| US5642272A (en) * | 1994-10-21 | 1997-06-24 | Texas Instruments Incorporated | Apparatus and method for device power-up using counter-enabled drivers |
| JPH09205153A (ja) * | 1996-01-26 | 1997-08-05 | Toshiba Corp | 基板電位検出回路 |
| JP3533306B2 (ja) | 1996-04-02 | 2004-05-31 | 株式会社東芝 | 半導体集積回路装置 |
| US6064250A (en) * | 1996-07-29 | 2000-05-16 | Townsend And Townsend And Crew Llp | Various embodiments for a low power adaptive charge pump circuit |
| US6466082B1 (en) * | 2000-05-17 | 2002-10-15 | Advanced Micro Devices, Inc. | Circuit technique to deal with floating body effects |
| US7061049B2 (en) * | 2001-06-12 | 2006-06-13 | Kabushiki Kaisha Toshiba | Semiconductor device using SOI device and semiconductor integrated circuit using the semiconductor device |
| US20060119382A1 (en) * | 2004-12-07 | 2006-06-08 | Shumarayev Sergey Y | Apparatus and methods for adjusting performance characteristics of programmable logic devices |
| US7330049B2 (en) * | 2006-03-06 | 2008-02-12 | Altera Corporation | Adjustable transistor body bias generation circuitry with latch-up prevention |
| JP2008118098A (ja) * | 2006-10-11 | 2008-05-22 | Matsushita Electric Ind Co Ltd | 半導体集積回路の動作解析方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4322679A (en) * | 1980-04-07 | 1982-03-30 | Canadian Patents & Dev. Limited | Alternating current comparator bridge for resistance measurement |
| US4439692A (en) * | 1981-12-07 | 1984-03-27 | Signetics Corporation | Feedback-controlled substrate bias generator |
| US4473758A (en) * | 1983-02-07 | 1984-09-25 | Motorola Inc. | Substrate bias control circuit and method |
| NL8402764A (nl) * | 1984-09-11 | 1986-04-01 | Philips Nv | Schakeling voor het opwekken van een substraatvoorspanning. |
| EP0217065B1 (de) * | 1985-08-26 | 1991-09-18 | Siemens Aktiengesellschaft | Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator |
| JPH0691457B2 (ja) * | 1986-02-17 | 1994-11-14 | 三洋電機株式会社 | 基板バイアス発生回路 |
| DE3777938D1 (de) * | 1986-09-30 | 1992-05-07 | Siemens Ag | Integrierte schaltung in komplementaerer schaltungstechnik mit einem substratvorspannungs-generator. |
| NL8701278A (nl) * | 1987-05-29 | 1988-12-16 | Philips Nv | Geintegreerde cmos-schakeling met een substraatvoorspanningsgenerator. |
| US4794278A (en) * | 1987-12-30 | 1988-12-27 | Intel Corporation | Stable substrate bias generator for MOS circuits |
| JPH0817033B2 (ja) * | 1988-12-08 | 1996-02-21 | 三菱電機株式会社 | 基板バイアス電位発生回路 |
-
1989
- 1989-03-22 JP JP1069826A patent/JPH0783254B2/ja not_active Expired - Lifetime
-
1990
- 1990-03-21 DE DE69028230T patent/DE69028230T2/de not_active Expired - Fee Related
- 1990-03-21 EP EP90105339A patent/EP0388918B1/en not_active Expired - Lifetime
- 1990-03-21 US US07/496,961 patent/US5057704A/en not_active Expired - Lifetime
- 1990-03-22 KR KR1019900003889A patent/KR930009027B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930009027B1 (ko) | 1993-09-18 |
| DE69028230D1 (de) | 1996-10-02 |
| US5057704A (en) | 1991-10-15 |
| EP0388918A1 (en) | 1990-09-26 |
| JPH02249262A (ja) | 1990-10-05 |
| DE69028230T2 (de) | 1997-02-06 |
| EP0388918B1 (en) | 1996-08-28 |
| KR900015314A (ko) | 1990-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0783254B2 (ja) | 半導体集積回路 | |
| CN105429618A (zh) | 上电体偏置电路和方法 | |
| US20010011917A1 (en) | Dual-level voltage shifters for low leakage power | |
| KR940003153B1 (ko) | 백바이어스 발생회로 | |
| US20020125874A1 (en) | Low-voltage, low-power bandgap reference circuit with bootstrap current | |
| JPH05168151A (ja) | 電源投入検出回路 | |
| JP2704459B2 (ja) | 半導体集積回路装置 | |
| KR100623616B1 (ko) | 반도체메모리소자 | |
| EP3326291B1 (en) | INTERNET OF THINGS (IoT) POWER AND PERFORMANCE MANAGEMENT TECHNIQUE AND CIRCUIT METHODOLOGY | |
| US5742155A (en) | Zero-current start-up circuit | |
| US5592119A (en) | Half power supply voltage generating circuit for a semiconductor device | |
| JPH0786917A (ja) | インバータ回路 | |
| US7372321B2 (en) | Robust start-up circuit and method for on-chip self-biased voltage and/or current reference | |
| KR0147446B1 (ko) | 반도체 집적회로 | |
| US6617907B2 (en) | Voltage translator | |
| KR100587087B1 (ko) | 반도체 장치용 내부전압 발생기 | |
| US20060145749A1 (en) | Bias circuit having reduced power-up delay | |
| JPS61292412A (ja) | 出力回路 | |
| US20220357758A1 (en) | Start-up circuit for reference voltage/current generator | |
| JP3190501B2 (ja) | 半導体集積回路装置 | |
| JPH0212867A (ja) | 半導体集積回路 | |
| KR960009952B1 (ko) | 전원 인가시의 오동작 방지회로 | |
| KR940007638B1 (ko) | 백바이어스 발생회로 | |
| KR100311039B1 (ko) | 스위칭 스큐를 최소화 할 수 있는 버퍼 회로 | |
| JP2686101B2 (ja) | バッファ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070906 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 14 |