JP2876854B2 - 電位検出回路 - Google Patents
電位検出回路Info
- Publication number
- JP2876854B2 JP2876854B2 JP3279367A JP27936791A JP2876854B2 JP 2876854 B2 JP2876854 B2 JP 2876854B2 JP 3279367 A JP3279367 A JP 3279367A JP 27936791 A JP27936791 A JP 27936791A JP 2876854 B2 JP2876854 B2 JP 2876854B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- reference voltage
- circuit
- resistor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Measurement Of Current Or Voltage (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電位検出回路に関し、特
に半導体集積回路においてその基板電位等を検出する電
位検出回路に関する。
に半導体集積回路においてその基板電位等を検出する電
位検出回路に関する。
【０００２】
【従来の技術】従来、半導体メモリ等の半導体集積回路
においてその基板電位を検出する電位検出回路は、基板
電位が予め設定された電位より高いか低いかを検出する
場合、図１０（Ａ），（Ｂ）に示すように、直列接続さ
れた複数個のダイオード素子（図１０（Ａ）ではダイオ
ードＤ２１〜Ｄ２３、図１０（Ｂ）ではダイオード接続
のトランジスタＴｒ２１〜Ｔｒ２３）の一端を測定対象
の基板と接続し、他端を抵抗Ｒ２１を介して電源電位点
（電源電位Ｖｃｃ）と接続すると共にインバータ４Ａに
入力する構成となっていた。
においてその基板電位を検出する電位検出回路は、基板
電位が予め設定された電位より高いか低いかを検出する
場合、図１０（Ａ），（Ｂ）に示すように、直列接続さ
れた複数個のダイオード素子（図１０（Ａ）ではダイオ
ードＤ２１〜Ｄ２３、図１０（Ｂ）ではダイオード接続
のトランジスタＴｒ２１〜Ｔｒ２３）の一端を測定対象
の基板と接続し、他端を抵抗Ｒ２１を介して電源電位点
（電源電位Ｖｃｃ）と接続すると共にインバータ４Ａに
入力する構成となっていた。
【０００３】この電位検出回路は、ダイオード素子が定
電圧回路として働くことによってインバータ４Ａの入力
端の電位Ｖａが基板電位Ｖｂｂと同じだけ変化し、この
変化をインバータ４Ａで検出することによって基板電位
Ｖｂｂの変化を検出していた（特願平２−２１４０９１
号、半導体記憶装置用リフレッシュタイマ参照）。な
お、基板電位Ｖｂｂは通常負の電位となっている。
電圧回路として働くことによってインバータ４Ａの入力
端の電位Ｖａが基板電位Ｖｂｂと同じだけ変化し、この
変化をインバータ４Ａで検出することによって基板電位
Ｖｂｂの変化を検出していた（特願平２−２１４０９１
号、半導体記憶装置用リフレッシュタイマ参照）。な
お、基板電位Ｖｂｂは通常負の電位となっている。
【０００４】
【発明が解決しようとする課題】上述した従来の電位検
出回路は、インバータ４Ａの入力端と測定対象の基板と
の間に定電圧回路としてのダイオード素子が接続された
構成となっており、基板電位は通常負の電位となってい
るので、これらダイオード素子の電極が接地電位より低
くなることがあり、この電位検出回路を測定対象の基板
を含む集積回路と共存させる場合、電位検出回路の基板
電位を測定対象の基板電位以下にしなければ、これら電
極と基板との間に電流が流れ正確な基板電位の検出がで
きないという問題点があった。
出回路は、インバータ４Ａの入力端と測定対象の基板と
の間に定電圧回路としてのダイオード素子が接続された
構成となっており、基板電位は通常負の電位となってい
るので、これらダイオード素子の電極が接地電位より低
くなることがあり、この電位検出回路を測定対象の基板
を含む集積回路と共存させる場合、電位検出回路の基板
電位を測定対象の基板電位以下にしなければ、これら電
極と基板との間に電流が流れ正確な基板電位の検出がで
きないという問題点があった。
【０００５】また、ダイオード素子を定電圧回路として
いるためその両端の電位を細かく調節することができ
ず、従って基板電位Ｖｂｂとインバータ４Ａの入力端の
電位Ｖａとの関係を微細に調整することができず、イン
バータ４Ａの出力が反転する電位を自由に選定すること
ができないという欠点があった。
いるためその両端の電位を細かく調節することができ
ず、従って基板電位Ｖｂｂとインバータ４Ａの入力端の
電位Ｖａとの関係を微細に調整することができず、イン
バータ４Ａの出力が反転する電位を自由に選定すること
ができないという欠点があった。
【０００６】また、電源電位Ｖｃｃが変化した場合、イ
ンバータ４Ａの入力端の電位Ｖａは殆んど変化しないが
インバータ４Ａのしきい値電圧が変化するので、電源電
位Ｖｃｃの変動によってインバータ４Ａの出力が反転す
る基板電位Ｖｂｂの検出レベルが変化するという問題点
があった。
ンバータ４Ａの入力端の電位Ｖａは殆んど変化しないが
インバータ４Ａのしきい値電圧が変化するので、電源電
位Ｖｃｃの変動によってインバータ４Ａの出力が反転す
る基板電位Ｖｂｂの検出レベルが変化するという問題点
があった。
【０００７】本発明の目的は、自身の基板電位を測定対
象の基板電位以下にしなくても正確な基板電位の検出が
でき、かつ電源電位の変動の影響を受けず、基板電位の
検出レベルを自由に設定することができる電位検出回路
を提供することにある。
象の基板電位以下にしなくても正確な基板電位の検出が
でき、かつ電源電位の変動の影響を受けず、基板電位の
検出レベルを自由に設定することができる電位検出回路
を提供することにある。
【０００８】
【課題を解決するための手段】第１の発明の電位検出回
路は、第１及び第２の入力端に印加される入力信号を差
動増幅する演算増幅器と、一端を測定対象である負電位
となる半導体基板と接続する第１の抵抗と、低電位側を
前記第１の抵抗の他端と接続し高電位側を前記演算増幅
器の第１の入力端と接続する定電圧回路と、前記演算増
幅器の第２の入力端に正の基準電圧を供給する基準電圧
発生回路とを有し、前記演算増幅器と前記定電圧回路及
び前記基準電圧発生回路は正の電位で動作し、前記演算
増幅器と前記定電圧回路及び前記基準電圧発生回路の基
板電位は、前記測定対象である基板電位よりも等しいか
高いことを特徴とする。
路は、第１及び第２の入力端に印加される入力信号を差
動増幅する演算増幅器と、一端を測定対象である負電位
となる半導体基板と接続する第１の抵抗と、低電位側を
前記第１の抵抗の他端と接続し高電位側を前記演算増幅
器の第１の入力端と接続する定電圧回路と、前記演算増
幅器の第２の入力端に正の基準電圧を供給する基準電圧
発生回路とを有し、前記演算増幅器と前記定電圧回路及
び前記基準電圧発生回路は正の電位で動作し、前記演算
増幅器と前記定電圧回路及び前記基準電圧発生回路の基
板電位は、前記測定対象である基板電位よりも等しいか
高いことを特徴とする。
【０００９】第２の発明の電位検出回路は、第１及び第
２の入力端に印加される入力信号を比較動作する比較器
と、一端を測定対象である負電位となる半導体基板と接
続し他端を前記比較器の第１の入力端と接続する第１の
抵抗と、一端を前記第１の抵抗の他端と接続し他端に前
記正の電源電位が供給される第１の定電流源と、一端を
接地電位点と接続し他端を前記比較器の第２の入力端と
接続する第２の抵抗、及び一端を前記第２の抵抗の他端
と接続し他端に前記正の電源電位が供給される第２の定
電流源を備え前記比較器の第２の入力端に正の基準電圧
を供給する基準電圧発生回路とを有し、前記第１の定電
流源と前記比較器及び前記基準電圧発生回路は正の電位
で動作し、前記第１の定電流源と前記比較器及び前記基
準電圧発生回路の基板電位は、前記測定対象である基板
電位よりも等しいか高いことを特徴とする。
２の入力端に印加される入力信号を比較動作する比較器
と、一端を測定対象である負電位となる半導体基板と接
続し他端を前記比較器の第１の入力端と接続する第１の
抵抗と、一端を前記第１の抵抗の他端と接続し他端に前
記正の電源電位が供給される第１の定電流源と、一端を
接地電位点と接続し他端を前記比較器の第２の入力端と
接続する第２の抵抗、及び一端を前記第２の抵抗の他端
と接続し他端に前記正の電源電位が供給される第２の定
電流源を備え前記比較器の第２の入力端に正の基準電圧
を供給する基準電圧発生回路とを有し、前記第１の定電
流源と前記比較器及び前記基準電圧発生回路は正の電位
で動作し、前記第１の定電流源と前記比較器及び前記基
準電圧発生回路の基板電位は、前記測定対象である基板
電位よりも等しいか高いことを特徴とする。
【００１０】第３の発明の電位検出回路は、一端を測定
対象である負電位となる基板と接続する抵抗と、前記抵
抗の他端の信号を増幅する増幅器と、第１の基準電圧と
前記増幅器の出力信号との大小を比較し判定結果を出力
する第１の電位検出部と、前記第１の基準電圧よりも高
い第２の基準電圧と前記増幅器の出力信号との大小を比
較し判定結果を出力する第２の電位検出部と、前記出力
信号が前記第１の基準電圧よりも低い電位から上昇する
ときには前記第２の電位検出部の判定結果で出力が変化
し、前記出力信号が前記第２の基準電圧よりも高い電位
から下降するときには前記第１の電位検出部の判定結果
で出力が変化し、前記出力信号が前記第１の基準電圧と
前記第２の基準電圧との間にあるときは、以前の出力を
保持する出力回路を備える。
対象である負電位となる基板と接続する抵抗と、前記抵
抗の他端の信号を増幅する増幅器と、第１の基準電圧と
前記増幅器の出力信号との大小を比較し判定結果を出力
する第１の電位検出部と、前記第１の基準電圧よりも高
い第２の基準電圧と前記増幅器の出力信号との大小を比
較し判定結果を出力する第２の電位検出部と、前記出力
信号が前記第１の基準電圧よりも低い電位から上昇する
ときには前記第２の電位検出部の判定結果で出力が変化
し、前記出力信号が前記第２の基準電圧よりも高い電位
から下降するときには前記第１の電位検出部の判定結果
で出力が変化し、前記出力信号が前記第１の基準電圧と
前記第２の基準電圧との間にあるときは、以前の出力を
保持する出力回路を備える。
【００１１】
【作用】本発明の電位検出回路は、トランジスタ及びダ
イオードが全て正の電位で動作するために、自身の基板
電位を接地電位と同一にすることができる。また、基準
電圧発生回路の抵抗の値を変化させることで、検出でき
る基板電位を広い範囲で変化させることができる。ま
た、差動増幅を行っているので、電源電圧が変化しても
検出する電位は変化しない。
イオードが全て正の電位で動作するために、自身の基板
電位を接地電位と同一にすることができる。また、基準
電圧発生回路の抵抗の値を変化させることで、検出でき
る基板電位を広い範囲で変化させることができる。ま
た、差動増幅を行っているので、電源電圧が変化しても
検出する電位は変化しない。
【００１２】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１３】図１は本発明の第１の実施例を示す回路図
である。
である。
【００１４】この実施例は、第１及び第２の入力端を備
え接地電位及び正の電源電位Ｖｃｃが供給されて差動増
幅する演算増幅器３と、一端を測定対象の基板（基板電
位Ｖｂｂ）と接続する抵抗Ｒ１と、低電位側（−）を抵
抗Ｒ１の他端と接続し高電位側（＋）を演算増幅器３の
第１の入力端（−）と接続する定電圧回路１と、電源電
位Ｖｃｃ点と接地電位点との間に直列接続された抵抗Ｒ
３，Ｒ４を備え演算増幅器３の第２の入力端（＋）に正
の基準電圧Ｖｒｅｆを供給する基準電圧発生回路２と、
演算増幅器３の出力端と第１の入力端（−）との間に接
続された抵抗Ｒ２と、演算増幅器３の出力信号Ｖｉを反
転増幅するインバータ４とを有する構成となっている。
え接地電位及び正の電源電位Ｖｃｃが供給されて差動増
幅する演算増幅器３と、一端を測定対象の基板（基板電
位Ｖｂｂ）と接続する抵抗Ｒ１と、低電位側（−）を抵
抗Ｒ１の他端と接続し高電位側（＋）を演算増幅器３の
第１の入力端（−）と接続する定電圧回路１と、電源電
位Ｖｃｃ点と接地電位点との間に直列接続された抵抗Ｒ
３，Ｒ４を備え演算増幅器３の第２の入力端（＋）に正
の基準電圧Ｖｒｅｆを供給する基準電圧発生回路２と、
演算増幅器３の出力端と第１の入力端（−）との間に接
続された抵抗Ｒ２と、演算増幅器３の出力信号Ｖｉを反
転増幅するインバータ４とを有する構成となっている。
【００１５】この実施例においては、基準電圧Ｖｒｅｆ
を正の電位に設定できるので、測定対象の基板と直接接
続する抵抗Ｒ１を除き他の全ての回路素子を正の電位で
動作させることができ、従ってこの電位検出回路自身の
基板電位を接地電位とすることができる。すなわち測定
対象の基板電位以下にしなくてもよい。
を正の電位に設定できるので、測定対象の基板と直接接
続する抵抗Ｒ１を除き他の全ての回路素子を正の電位で
動作させることができ、従ってこの電位検出回路自身の
基板電位を接地電位とすることができる。すなわち測定
対象の基板電位以下にしなくてもよい。
【００１６】次に電源電位Ｖｃｃが変動した場合の動作
について説明する。ここで、インバータ４の出力が反転
する入力信号（Ｖｉ）レベルをＶｃｃ／２とする。
について説明する。ここで、インバータ４の出力が反転
する入力信号（Ｖｉ）レベルをＶｃｃ／２とする。
【００１７】Ｖｉ＝Ｖｃｃ／２となるときの基板電位Ｖ
ｂｂ、つまり基板電位Ｖｂｂのしきい値をＶｂｂｔｈと
し、定電圧回路１の電圧をＥとし、各抵抗の値をそれぞ
れの記号と同一の記号で表わすものとすると、 Ｖｉ＝Ｖｃｃ・Ｒ４／（Ｒ３＋Ｒ４） ＋Ｒ２〔Ｖｃｃ・Ｒ４／（Ｒ３＋Ｒ４）−Ｖｂｂｔｈ−Ｅ〕／Ｒ１ ＝Ｖｃｃ／２ ……（１） これより、 Ｖｃｃ〔Ｒ４（１＋Ｒ２／Ｒ１）／（Ｒ３＋Ｒ４）−１／２〕 ＝Ｒ２（Ｖｂｂｔｈ＋Ｅ） ……（２） となるので、 〔Ｒ４／（Ｒ３＋Ｒ４）〕×（Ｒ１＋Ｒ２）／Ｒ１＝１／２， Ｖｂｂｔｈ＝−Ｅ ……（３） の関係を満たすようにＲ１〜Ｒ４，Ｅの値を設定する
と、電源電位Ｖｃｃが変動しても基板電位Ｖｂｂのしき
い値は一定となる。
ｂｂ、つまり基板電位Ｖｂｂのしきい値をＶｂｂｔｈと
し、定電圧回路１の電圧をＥとし、各抵抗の値をそれぞ
れの記号と同一の記号で表わすものとすると、 Ｖｉ＝Ｖｃｃ・Ｒ４／（Ｒ３＋Ｒ４） ＋Ｒ２〔Ｖｃｃ・Ｒ４／（Ｒ３＋Ｒ４）−Ｖｂｂｔｈ−Ｅ〕／Ｒ１ ＝Ｖｃｃ／２ ……（１） これより、 Ｖｃｃ〔Ｒ４（１＋Ｒ２／Ｒ１）／（Ｒ３＋Ｒ４）−１／２〕 ＝Ｒ２（Ｖｂｂｔｈ＋Ｅ） ……（２） となるので、 〔Ｒ４／（Ｒ３＋Ｒ４）〕×（Ｒ１＋Ｒ２）／Ｒ１＝１／２， Ｖｂｂｔｈ＝−Ｅ ……（３） の関係を満たすようにＲ１〜Ｒ４，Ｅの値を設定する
と、電源電位Ｖｃｃが変動しても基板電位Ｖｂｂのしき
い値は一定となる。
【００１８】また、基準電圧Ｖｒｅｆは抵抗Ｒ３，Ｒ４
により自由に設定できるので、基板電位Ｖｂｂのしきい
値、すなわちインバータ４の出力が反転するレベル（以
下検出レベルという）を自由に設定することができる。
により自由に設定できるので、基板電位Ｖｂｂのしきい
値、すなわちインバータ４の出力が反転するレベル（以
下検出レベルという）を自由に設定することができる。
【００１９】なお、インバータ４の入力電圧（Ｖｉ）
は、 Ｖｉ＝Ｖｒｅｆ＋Ｒ２（Ｖｒｅｆ−Ｖｂｂ−Ｅ）／Ｒ１， Ｖｒｅｆ＝Ｖｃｃ・Ｒ４／（Ｒ３＋Ｒ４） ……（４） であるので、基板電位変化Ｖｂｂの電位変化はＲ２／Ｒ
１倍されてインバータ４に入力されることがわかる。こ
のようにＲ２／Ｒ１＞１とすることでこの回路は従来例
より検出感度を高めることが出来る。
は、 Ｖｉ＝Ｖｒｅｆ＋Ｒ２（Ｖｒｅｆ−Ｖｂｂ−Ｅ）／Ｒ１， Ｖｒｅｆ＝Ｖｃｃ・Ｒ４／（Ｒ３＋Ｒ４） ……（４） であるので、基板電位変化Ｖｂｂの電位変化はＲ２／Ｒ
１倍されてインバータ４に入力されることがわかる。こ
のようにＲ２／Ｒ１＞１とすることでこの回路は従来例
より検出感度を高めることが出来る。
【００２０】図２は図１に示された実施例の定電圧回路
１をダイオードＤ１で形成し、演算増幅器３をカレント
ミラー型としてトランジスタレベルで示した回路図であ
る。
１をダイオードＤ１で形成し、演算増幅器３をカレント
ミラー型としてトランジスタレベルで示した回路図であ
る。
【００２１】この場合、ダイオードＤ１の両端の電位Ｅ
はあまり変化させることが出来ないので、Ｅ＝−Ｖｂｂ
と出来ない場合には電源電位Ｖｃｃの変動により基板電
位Ｖｂｂのしきい値が変動する。このしきい値の変化量
は電源電位Ｖｃｃのある値Ｖｃｃ０でしきい値がＶｂｂ
０となるようにＲ１〜Ｒ４を設定したとすると、（２）
式より次のような関係が成り立つ。
はあまり変化させることが出来ないので、Ｅ＝−Ｖｂｂ
と出来ない場合には電源電位Ｖｃｃの変動により基板電
位Ｖｂｂのしきい値が変動する。このしきい値の変化量
は電源電位Ｖｃｃのある値Ｖｃｃ０でしきい値がＶｂｂ
０となるようにＲ１〜Ｒ４を設定したとすると、（２）
式より次のような関係が成り立つ。
【００２２】 Ｖｃｃ０・〔Ｒ４・（１＋Ｒ２／Ｒ１）／（Ｒ３＋Ｒ４）−１／２〕／Ｒ２ ＝Ｖｂｂ０＋Ｅ ……（５） これを用い基板電位Ｖｂｂのしきい値Ｖｂｂｔｈを求め
ると、 Ｖｂｂｔｈ＝Ｖｃｃ０／Ｒ２ 〔Ｒ４・（１＋Ｒ２／Ｒ１）／（Ｒ３＋Ｒ４）−１／２〕−Ｅ ＝（Ｖｂｂ０＋Ｅ）・Ｖｃｃ／Ｖｃｃ０−Ｅ ……（６） これより、 ｄＶｂｂｔｈ／ｄＶｃｃ＝（Ｖｂｂ０＋Ｅ）／Ｖｃｃ０ ……（７） となる。この式から、Ｅを−Ｖｂｂ０に出来るだけ近づ
けることで、電源電位Ｖｃｃによる基板電位Ｖｂｂのし
きい値の変動量を小さくできる。従来例では図１０にお
いてＶａは基板電位Ｖｂｂと同じ量だけ変化するので、 Ｖｂｂｔｈ＝Ｖｃｃ／２−Ｅ ……（８） の関係が成り立ち、これより ｄＶｂｂｔｈ／ｄＶｃｃ＝１／２ ……（９） であるから、 （Ｖｂｂ０＋Ｅ）／Ｖｃｃ＜１／２ ……（１０） となるようにＥとＲ１〜Ｒ４を設定することで、従来例
よりも基板電位Ｖｂｂのしきい値の電圧変動を小さくで
きる。
ると、 Ｖｂｂｔｈ＝Ｖｃｃ０／Ｒ２ 〔Ｒ４・（１＋Ｒ２／Ｒ１）／（Ｒ３＋Ｒ４）−１／２〕−Ｅ ＝（Ｖｂｂ０＋Ｅ）・Ｖｃｃ／Ｖｃｃ０−Ｅ ……（６） これより、 ｄＶｂｂｔｈ／ｄＶｃｃ＝（Ｖｂｂ０＋Ｅ）／Ｖｃｃ０ ……（７） となる。この式から、Ｅを−Ｖｂｂ０に出来るだけ近づ
けることで、電源電位Ｖｃｃによる基板電位Ｖｂｂのし
きい値の変動量を小さくできる。従来例では図１０にお
いてＶａは基板電位Ｖｂｂと同じ量だけ変化するので、 Ｖｂｂｔｈ＝Ｖｃｃ／２−Ｅ ……（８） の関係が成り立ち、これより ｄＶｂｂｔｈ／ｄＶｃｃ＝１／２ ……（９） であるから、 （Ｖｂｂ０＋Ｅ）／Ｖｃｃ＜１／２ ……（１０） となるようにＥとＲ１〜Ｒ４を設定することで、従来例
よりも基板電位Ｖｂｂのしきい値の電圧変動を小さくで
きる。
【００２３】また、ダイオードＤ１の両端の電位を基準
電圧Ｖｒｅｆよりも小さくしておくと、ダイオードＤ１
のカソード側の電位Ｖ１は常に正となるので、この電位
検出回路自身の基板電位を接地電位と等しくすることが
できる。
電圧Ｖｒｅｆよりも小さくしておくと、ダイオードＤ１
のカソード側の電位Ｖ１は常に正となるので、この電位
検出回路自身の基板電位を接地電位と等しくすることが
できる。
【００２４】図３は図１に示された実施例の定電圧回路
を減算回路１１とトランジスタＴｒ１と比較器１２とで
構成したものである。図３で、トランジスタＴｒ１の両
端の電位をＶｄ，Ｖｓとすると、減算回路１１の出力Ｖ
ｓｕｂは、Ｒ９＝Ｒ１１，Ｒ１０＝Ｒ１２として、 Ｖｓｕｂ＝（Ｒ６＋Ｒ７＋Ｒ８）・Ｒ９（Ｖｄ−Ｖｓ）／（Ｒ７・Ｒ１０） ……（１１） となり、これと比較器１２の基準電圧Ｖｒｅｆαとが等
しくなるような電位差で（Ｖｄ−Ｖｓ）は一定となる。
よって、 Ｖｓｕｂ＝−Ｖｂｂｔｈ（Ｒ６＋Ｒ７＋Ｒ８）・Ｒ９／（Ｒ７・Ｒ１０） ……（１２） と設定すれば電源電位Ｖｃｃの電位変動を打ち消すこと
が可能である。
を減算回路１１とトランジスタＴｒ１と比較器１２とで
構成したものである。図３で、トランジスタＴｒ１の両
端の電位をＶｄ，Ｖｓとすると、減算回路１１の出力Ｖ
ｓｕｂは、Ｒ９＝Ｒ１１，Ｒ１０＝Ｒ１２として、 Ｖｓｕｂ＝（Ｒ６＋Ｒ７＋Ｒ８）・Ｒ９（Ｖｄ−Ｖｓ）／（Ｒ７・Ｒ１０） ……（１１） となり、これと比較器１２の基準電圧Ｖｒｅｆαとが等
しくなるような電位差で（Ｖｄ−Ｖｓ）は一定となる。
よって、 Ｖｓｕｂ＝−Ｖｂｂｔｈ（Ｒ６＋Ｒ７＋Ｒ８）・Ｒ９／（Ｒ７・Ｒ１０） ……（１２） と設定すれば電源電位Ｖｃｃの電位変動を打ち消すこと
が可能である。
【００２５】図４は図１に示された実施例の帰還用の抵
抗Ｒ２を、並列接続された複数の抵抗Ｒ２−１〜Ｒ２−
３と、これら直列接続されたヒューズＦ１〜Ｆ３とで形
成したもので、ヒューズＦ１〜Ｆ３を切断することによ
り帰還用の抵抗の値を変化させることができる。このよ
うにしておけば、素子形成後もこの抵抗値を変化させる
ことができ、基板電位Ｖｂｂのしきい値を変化させるこ
とができる。
抗Ｒ２を、並列接続された複数の抵抗Ｒ２−１〜Ｒ２−
３と、これら直列接続されたヒューズＦ１〜Ｆ３とで形
成したもので、ヒューズＦ１〜Ｆ３を切断することによ
り帰還用の抵抗の値を変化させることができる。このよ
うにしておけば、素子形成後もこの抵抗値を変化させる
ことができ、基板電位Ｖｂｂのしきい値を変化させるこ
とができる。
【００２６】図５は本発明の第２の実施例を示す回路図
である。
である。
【００２７】この実施例は、定電圧回路を反転増幅器５
で形成し、演算増幅器を比較器６で形成したものであ
る。この場合、定電圧回路の電圧Ｅは“０”であり、反
転増幅器５の正入力端（＋）は接地電位もしくは一定電
圧にしておく。
で形成し、演算増幅器を比較器６で形成したものであ
る。この場合、定電圧回路の電圧Ｅは“０”であり、反
転増幅器５の正入力端（＋）は接地電位もしくは一定電
圧にしておく。
【００２８】これにより、電源電位Ｖｃｃが変動しても
比較器６の入力電位Ｖｉは一定となるので、この入力電
位Ｖｉを基準電圧Ｖｒｅｆと比較することで、基板電位
Ｖｂｂのしきい値は電源電位Ｖｃｃによらず一定値（−
Ｖｒｅｆ・Ｒ１／Ｒ２）となる。
比較器６の入力電位Ｖｉは一定となるので、この入力電
位Ｖｉを基準電圧Ｖｒｅｆと比較することで、基板電位
Ｖｂｂのしきい値は電源電位Ｖｃｃによらず一定値（−
Ｖｒｅｆ・Ｒ１／Ｒ２）となる。
【００２９】図６は本発明の第３の実施例を示す回路図
である。
である。
【００３０】この実施例は、第１及び第２の入力端を備
え接地電位及び正の電源電位Ｖｃｃが供給されて比較動
作する比較器６と、一端を測定対象の基板（基板電位Ｖ
ｂｂ）と接続し他端を比較器６の第１の入力端（＋）と
接続する第１の抵抗Ｒ１と、一端を第１の抵抗の他端と
接続し他端に正の電源電位Ｖｃｃが供給される第１の定
電流源Ｉ１と、一端を接地電位点と接続し他端を比較器
６の第２の入力端（−）と接続する第２の抵抗Ｒ１３、
及び一端を第２の抵抗Ｒ１３の他端と接続し他端に正の
電源電位Ｖｃｃが供給される第２の定電流源Ｉ１を備え
比較器６の第２の入力端（−）に正の基準電圧Ｖｒｅｆ
を供給する基準電圧発生回路２ａとを有する構成となっ
ている。
え接地電位及び正の電源電位Ｖｃｃが供給されて比較動
作する比較器６と、一端を測定対象の基板（基板電位Ｖ
ｂｂ）と接続し他端を比較器６の第１の入力端（＋）と
接続する第１の抵抗Ｒ１と、一端を第１の抵抗の他端と
接続し他端に正の電源電位Ｖｃｃが供給される第１の定
電流源Ｉ１と、一端を接地電位点と接続し他端を比較器
６の第２の入力端（−）と接続する第２の抵抗Ｒ１３、
及び一端を第２の抵抗Ｒ１３の他端と接続し他端に正の
電源電位Ｖｃｃが供給される第２の定電流源Ｉ１を備え
比較器６の第２の入力端（−）に正の基準電圧Ｖｒｅｆ
を供給する基準電圧発生回路２ａとを有する構成となっ
ている。
【００３１】定電流源Ｉ１，Ｉ２を流れる電流は常に一
定であり、これら電流を記号と同一のＩ１，Ｉ２とし、
電位Ｖ１，基準電圧Ｖｒｅｆを求めると、 Ｖ１＝Ｒ１・Ｉ１＋Ｖｂｂ，Ｖｒｅｆ＝Ｒ１３・Ｉ２ ……（１３） と与えられる。これより、基準電位Ｖｂｂのしきい値は
（Ｒ１３・Ｉ２−Ｒ１・Ｉ１）となる。この式がＶｃｃ
の項を含んでいないことから、基板電位Ｖｂｂのしきい
値は電源電位Ｖｃｃによらず一定となることがわかる。
定であり、これら電流を記号と同一のＩ１，Ｉ２とし、
電位Ｖ１，基準電圧Ｖｒｅｆを求めると、 Ｖ１＝Ｒ１・Ｉ１＋Ｖｂｂ，Ｖｒｅｆ＝Ｒ１３・Ｉ２ ……（１３） と与えられる。これより、基準電位Ｖｂｂのしきい値は
（Ｒ１３・Ｉ２−Ｒ１・Ｉ１）となる。この式がＶｃｃ
の項を含んでいないことから、基板電位Ｖｂｂのしきい
値は電源電位Ｖｃｃによらず一定となることがわかる。
【００３２】図７は図６に示された定電流源Ｉ１，Ｉ２
及び比較器６をトランジスタ，ダイオード等の回路素子
レベルで示した回路図である。
及び比較器６をトランジスタ，ダイオード等の回路素子
レベルで示した回路図である。
【００３３】定電流源Ｉ１，Ｉ２はＭＯＳトランジスタ
を飽和動作させることで実現している。この実施例も図
２の回路と同じくトランジスタとダイオードは正の電位
で用いているため、この電位検回路自身の基板電位を接
地電位にすることができる。
を飽和動作させることで実現している。この実施例も図
２の回路と同じくトランジスタとダイオードは正の電位
で用いているため、この電位検回路自身の基板電位を接
地電位にすることができる。
【００３４】図８は本発明の第４の実施例を示す回路図
である。
である。
【００３５】この実施例は、第１の基準電圧Ｖｒｅｆ１
を基準として基板電位Ｖｂｂのレベルを判別する第１の
電位検出部としての比較器６ａと、第２の基準電圧Ｖｒ
ｅｆ２を基準として基板電位Ｖｂｂのレベルを判別する
第２の電位検出部としての比較器６ｂと、第１及び第２
の電位検出部の判別結果を１つの判別結果として出力す
る出力回路７とを有する構成となっている。
を基準として基板電位Ｖｂｂのレベルを判別する第１の
電位検出部としての比較器６ａと、第２の基準電圧Ｖｒ
ｅｆ２を基準として基板電位Ｖｂｂのレベルを判別する
第２の電位検出部としての比較器６ｂと、第１及び第２
の電位検出部の判別結果を１つの判別結果として出力す
る出力回路７とを有する構成となっている。
【００３６】図９はこの実施例の動作波形図である。こ
の実施例において、Ｖｒｅｆ１＜Ｖｒｅｆ２とする。Ｖ
ｂｂ＝−Ｖｉ・Ｒ１／Ｒ２であるので、Ｖｉの電位によ
りこの実施例の動作について説明する。Ｖｂｂは極性が
Ｖｉの逆となる。
の実施例において、Ｖｒｅｆ１＜Ｖｒｅｆ２とする。Ｖ
ｂｂ＝−Ｖｉ・Ｒ１／Ｒ２であるので、Ｖｉの電位によ
りこの実施例の動作について説明する。Ｖｂｂは極性が
Ｖｉの逆となる。
【００３７】まず、Ｖｉ＞Ｖｒｅｆ２であると、ＣＰ
１，ＣＰ２はともに高レベルであるので、出力信号ＯＵ
Ｔも高レベルとなる。
１，ＣＰ２はともに高レベルであるので、出力信号ＯＵ
Ｔも高レベルとなる。
【００３８】Ｖｉの電位が下ってきてＶｒｅｆ１＜Ｖｉ
＜Ｖｒｅｆ２になると、ＣＰ１は高レベル、ＣＰ２は低
レベルとなり、トランジスタＴｒ２，Ｔｒ３はともにカ
ットオフとなるので、出力信号ＯＵＴのレベルは変化し
ない。
＜Ｖｒｅｆ２になると、ＣＰ１は高レベル、ＣＰ２は低
レベルとなり、トランジスタＴｒ２，Ｔｒ３はともにカ
ットオフとなるので、出力信号ＯＵＴのレベルは変化し
ない。
【００３９】さらにＶｉが下ってＶｉ＜Ｖｒｅｆ１にな
ると、ＣＰ１，ＣＰ２はともに低レベルとなり、初めて
出力信号ＯＵＴは低レベルとなる。
ると、ＣＰ１，ＣＰ２はともに低レベルとなり、初めて
出力信号ＯＵＴは低レベルとなる。
【００４０】Ｖｉが上昇する場合には、同様にしてＶｉ
＞Ｖｒｅｆ２になって初めて出力信号ＯＵＴは高レベル
となる。
＞Ｖｒｅｆ２になって初めて出力信号ＯＵＴは高レベル
となる。
【００４１】このように出力信号ＯＵＴにヒステリシス
特性を持たせることで、基板電位Ｖｂｂのしきい値付近
で細かく変動しても出力信号ＯＵＴは変化せず、動作が
安定する。
特性を持たせることで、基板電位Ｖｂｂのしきい値付近
で細かく変動しても出力信号ＯＵＴは変化せず、動作が
安定する。
【００４２】なお、抵抗Ｒ１から比較器６ａまで、比較
器６ｂまでの回路を、図６に示された回路と置換えるこ
とができる。
器６ｂまでの回路を、図６に示された回路と置換えるこ
とができる。
【００４３】
【発明の効果】以上説明したように本発明は、測定対象
の基板電位を第１の抵抗及び定電圧回路を介して演算増
幅器の第１の入力端に伝達し、演算増幅器の第２の入力
端には正の基準電圧を入力し、演算増幅器に接地電位及
び正の電源電位を供給してこれを差動増幅させる構成と
することにより、直接測定対象の基板と接続する第１の
抵抗以外は正の電位で動作するので自身の基板電位を接
地電位とすることがき、従って測定対象の基板電位以下
にしなくても正確な基板電位の検出ができ、また、演算
増幅器により基板電位と正の基準電圧とが比較されるの
で、電源電位の変動の影響を受けることなく安定した検
出レベルを広範囲に自由に設定することができる効果が
ある。
の基板電位を第１の抵抗及び定電圧回路を介して演算増
幅器の第１の入力端に伝達し、演算増幅器の第２の入力
端には正の基準電圧を入力し、演算増幅器に接地電位及
び正の電源電位を供給してこれを差動増幅させる構成と
することにより、直接測定対象の基板と接続する第１の
抵抗以外は正の電位で動作するので自身の基板電位を接
地電位とすることがき、従って測定対象の基板電位以下
にしなくても正確な基板電位の検出ができ、また、演算
増幅器により基板電位と正の基準電圧とが比較されるの
で、電源電位の変動の影響を受けることなく安定した検
出レベルを広範囲に自由に設定することができる効果が
ある。
【図１】本発明の第１の実施例を示す回路図である。
【図２】図１に示された実施例の定電圧回路及び演算増
幅器の回路素子レベルの回路図である。
幅器の回路素子レベルの回路図である。
【図３】図１に示された実施例の定電圧回路の他の例を
示す回路図である。
示す回路図である。
【図４】図１に示された実施例の帰還用の抵抗の他の構
成例を示す回路図である。
成例を示す回路図である。
【図５】本発明の第２の実施例を示す回路図である。
【図６】本発明の第３の実施例を示す回路図である。
【図７】図６に示された実施例の定電流源及び比較器の
具体例を示す回路図である。
具体例を示す回路図である。
【図８】本発明の第４の実施例を示す回路図である。
【図９】図８に示された実施例の動作を説明するための
各部信号の動作波形図である。
各部信号の動作波形図である。
【図１０】従来の電位検出回路の第１及び第２の例を示
す回路図である。
す回路図である。
１，１ａ 定電圧回路 ２，２ａ 基準電圧発生回路 ３ 演算増幅器 ４，４Ａ インバータ ５ 反転増幅器 ６，６ａ，６ｂ 比較器 ７ 出力回路 １１ 減算回路 １２ 比較器
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 19/165 H03F 1/30 G01D 5/16
Claims (3)
- 【請求項１】 第１及び第２の入力端に印加される入力
信号を差動増幅する演算増幅器と、一端を測定対象であ
る負電位となる半導体基板と接続する第１の抵抗と、低
電位側を前記第１の抵抗の他端と接続し高電位側を前記
演算増幅器の第１の入力端と接続する定電圧回路と、前
記演算増幅器の第２の入力端に正の基準電圧を供給する
基準電圧発生回路とを有し、前記演算増幅器と前記定電
圧回路及び前記基準電圧発生回路は正の電位で動作し、
前記演算増幅器と前記定電圧回路及び前記基準電圧発生
回路の基板電位は、前記測定対象である基板電位よりも
等しいか高いことを特徴とする電位検出回路。 - 【請求項２】 第１及び第２の入力端に印加される入力
信号を比較動作する比較器と、一端を測定対象である負
電位となる半導体基板と接続し他端を前記比較器の第１
の入力端と接続する第１の抵抗と、一端を前記第１の抵
抗の他端と接続し他端に前記正の電源電位が供給される
第１の定電流源と、一端を接地電位点と接続し他端を前
記比較器の第２の入力端と接続する第２の抵抗、及び一
端を前記第２の抵抗の他端と接続し他端に前記正の電源
電位が供給される第２の定電流源を備え前記比較器の第
２の入力端に正の基準電圧を供給する基準電圧発生回路
とを有し、前記第１の定電流源と前記比較器及び前記基
準電圧発生回路は正の電位で動作し、前記第１の定電流
源と前記比較器及び前記基準電圧発生回路の基板電位
は、前記測定対象である基板電位よりも等しいか高いこ
とを特徴とする電位検出回路。 - 【請求項３】 一端を測定対象である負電位となる基板
と接続する抵抗と、前記抵抗の他端の信号を増幅する増
幅器と、第１の基準電圧と前記増幅器の出力信号との大
小を比較し判定結果を出力する第１の電位検出部と、前
記第１の基準電圧よりも高い第２の基準電圧と前記増幅
器の出力信号との大小を比較し判定結果を出力する第２
の電位検出部と、前記出力信号が前記第１の基準電圧よ
りも低い電位から上昇するときには前記第２の電位検出
部の判定結果で出力が変化し、前記出力信号が前記第２
の基準電圧よりも高い電位から下降するときには前記第
１の電位検出部の判定結果で出力が変化し、前記出力信
号が前記第１の基準電圧と前記第２の基準電圧との間に
あるときは、以前の出力を保持する出力回路を備 える電
位検出回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3279367A JP2876854B2 (ja) | 1991-10-25 | 1991-10-25 | 電位検出回路 |
| US07/959,755 US5451891A (en) | 1991-10-25 | 1992-10-13 | Potential detecting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3279367A JP2876854B2 (ja) | 1991-10-25 | 1991-10-25 | 電位検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05121954A JPH05121954A (ja) | 1993-05-18 |
| JP2876854B2 true JP2876854B2 (ja) | 1999-03-31 |
Family
ID=17610173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3279367A Expired - Fee Related JP2876854B2 (ja) | 1991-10-25 | 1991-10-25 | 電位検出回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5451891A (ja) |
| JP (1) | JP2876854B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3626521B2 (ja) | 1994-02-28 | 2005-03-09 | 三菱電機株式会社 | 基準電位発生回路、電位検出回路および半導体集積回路装置 |
| US5666076A (en) * | 1995-09-29 | 1997-09-09 | Cherry Semiconductor Corporation | Negative input voltage comparator |
| JP3173727B2 (ja) * | 1998-03-10 | 2001-06-04 | 日本電気株式会社 | 電圧検出回路 |
| US20030197546A1 (en) * | 2001-07-09 | 2003-10-23 | Samsung Electronics Co., Ltd. | Negative voltage generator for a semiconductor memory device |
| DE10222205A1 (de) * | 2002-05-18 | 2003-11-27 | Bosch Gmbh Robert | Verfahren und Anordnung zur Erfassung der Bewegung eines Elements |
| DE10222206A1 (de) | 2002-05-18 | 2003-11-27 | Bosch Gmbh Robert | Verfahren und Anordnung zur Erfassung der Bewegung eines Elements |
| DE10223358A1 (de) * | 2002-05-25 | 2003-12-04 | Bosch Gmbh Robert | Verfahren und Anordnung zur Erfassung der Bewegung eines Elements |
| KR100748555B1 (ko) * | 2005-06-28 | 2007-08-10 | 삼성전자주식회사 | 반도체 메모리 장치의 기판 바이어스 전압 발생 회로 |
| US8970460B2 (en) * | 2009-04-01 | 2015-03-03 | Rohm Co., Ltd. | Liquid crystal driving apparatus |
| JP5646943B2 (ja) * | 2010-10-12 | 2014-12-24 | ラピスセミコンダクタ株式会社 | 充電制御システム及び充電制御装置 |
| US9362874B2 (en) * | 2013-07-10 | 2016-06-07 | Fairchild Semiconductor Corporation | Differential measurements with a large common mode input voltage |
| JP6530446B2 (ja) * | 2017-06-14 | 2019-06-12 | ラピスセミコンダクタ株式会社 | 半導体装置及び半導体装置の制御方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62261967A (ja) * | 1986-05-09 | 1987-11-14 | Seiko Epson Corp | 電圧検出器 |
| JPH0695115B2 (ja) * | 1986-06-30 | 1994-11-24 | 沖電気工業株式会社 | 電圧検出回路 |
| US4780625A (en) * | 1987-05-12 | 1988-10-25 | Motorola, Inc. | Integrated circuit sensor circuit |
| JPH0240962A (ja) * | 1988-07-30 | 1990-02-09 | Fuji Xerox Co Ltd | 薄膜トランジスタ装置の製造方法 |
| JPH0817033B2 (ja) * | 1988-12-08 | 1996-02-21 | 三菱電機株式会社 | 基板バイアス電位発生回路 |
| JPH0783254B2 (ja) * | 1989-03-22 | 1995-09-06 | 株式会社東芝 | 半導体集積回路 |
| JP2870277B2 (ja) * | 1991-01-29 | 1999-03-17 | 日本電気株式会社 | ダイナミック型ランダムアクセスメモリ装置 |
-
1991
- 1991-10-25 JP JP3279367A patent/JP2876854B2/ja not_active Expired - Fee Related
-
1992
- 1992-10-13 US US07/959,755 patent/US5451891A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05121954A (ja) | 1993-05-18 |
| US5451891A (en) | 1995-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4807074B2 (ja) | 温度検出回路及び温度検出方法 | |
| JP2876854B2 (ja) | 電位検出回路 | |
| US6956727B1 (en) | High side current monitor with extended voltage range | |
| KR100815388B1 (ko) | 저전압 검출 회로 | |
| US20080191673A1 (en) | Series regulator circuit | |
| KR100766379B1 (ko) | 반도체 메모리 장치의 온도 감지 회로 | |
| JPWO2005116672A1 (ja) | 電源電流測定装置、及び試験装置 | |
| US4403159A (en) | Circuit for evaluating signals | |
| JPH03296666A (ja) | ウインドウコンパレータ | |
| JPH11160368A (ja) | 電流検出回路 | |
| KR100569555B1 (ko) | 온도 감지 회로 | |
| JP2005190111A (ja) | 定電圧回路 | |
| JP2001281183A (ja) | 湿度センサユニット | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| JP3343920B2 (ja) | 電圧検出回路 | |
| JP3338929B2 (ja) | 電源装置の低電圧異常検出回路 | |
| JP4970200B2 (ja) | 電圧検出回路 | |
| JP3066092B2 (ja) | 定電流回路 | |
| JPH07229928A (ja) | 電流検出装置 | |
| JP4258837B2 (ja) | ２線式伝送回路 | |
| KR960012910B1 (ko) | 정전압 궤환 제어회로 | |
| KR100355381B1 (ko) | 전류제어형전력증폭기 | |
| JPS58127134A (ja) | 温度検出回路 | |
| JPH0668522B2 (ja) | 電流検出回路 | |
| JPH0933577A (ja) | 温度独立型の電圧監視回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981222 |
|
| LAPS | Cancellation because of no payment of annual fees |