JPH03296666A - ウインドウコンパレータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、２値の基準電圧に対して入力電圧の変化を検
出するウィンドウコンパレータに関するものである。

（ロ）従来の技術 一般に、ウィンドウコンパレータは、過電流保護回路等
に使用される。即ち、ウィンドウコンパレータは、回路
を流れる電流の状態を検出し、異常電流が回路を流れた
時に回路が誤動作するのを防止するためのものである。

近年、ウィンドウコンパレータを含む過電流保護回路等
が集積回路化されているが、市場のニーズによって、該
集積回路の小型化及び低価格化が望まれている。そこで
、該集積回路に使用される電源としては　レギュレータ
を持たない（素子数の少ない）非安定電源が使用されて
いた。

第２図は従来のウィンドウコンパレータを示す回路図で
ある。

第２図において、Ｖ、、、は非安定電源電圧＋３０ポル
））、Ｖ。。２は安定電源電圧（５ボルト）である、ト
ランジスタＱ　１Ｑ　２　Ｑ　ｓ　（電流ミラー回路）
は、電源電圧Ｖ０゜、が印加されて動作する。直列抵抗
Ｒ＋ＲｚＲｓは、電源電圧■。。１とアースＧＮＤとの
間に接続される。コンパレータＣＭＰ　１はトランジス
タＱ３のコレクタ電流が供給されて動作し、非反転入力
（＋）端子には高基準電圧ＶｔＨ（”（Ｒａ＋Ｒ３）Ｖ
ｃｃｔ／ｆＲ＋＋　Ｒ２＋　Ｒ３））が印加される。コ
ンパレータＣＭＰ２はトランジスタＱ２のコレクタ電流
が供給されて動作し、反転入力（−）端子には低基準電
圧ＶｔＬ（＝ＲｓＶｃｃ＋／（Ｒｔ＋Ｒｚ＋　Ｒｓ））
が印加される。入力電圧Ｖ、、４は、コンパレータＣＭ
Ｐ１の反転入力端子とコンパレータＣＭＰ２の非反転入
力端子とに共通印加され、入力電圧■１Ｎの変化は低基
準電圧■ア、と高基準電圧■、Ｈとの間で検出される。

ロジック信号作成回路ＬＭＣは、電源電圧ＶＣＣ２が印
加されて動作し、コンパレータＣＭＰ１．ＣＭＰ２の出
力電圧が印加される。即ち、Ｖ　ＴＬ＜　Ｖ　ＩＮ＜　
Ｖ　ＴＨの場合、入力電圧ＶＩＮが正常であると判断さ
れ、ロジック信号作成回路ＬＭＣからはｒＨＪ（５ボル
ト）の出力電圧■。ｕｔ（ロジック信号）が出力される
。　Ｖ　Ｉ　Ｎ＜　Ｖ　丁り又はＶ　ＩＮ＞　Ｖ　ＴＨ
の場合、入力電圧ＶＩＮが異常であると判断され、ロジ
ック信号作成回路ＬＭＣからは「Ｌ」（０ボルト）の出
力電圧Ｖ。ＵＴ（ロジック信号）が出力される。出力電
圧■。ｕｔは、後段のロジック回路（図示せず）に印加
されて信号処理され、過電流保護等の動作が行われるこ
とになる。

（ハ）発明が解決しようとする課題 しかしながら、電源電圧■。ｏｌが変動した場合、高基
準電圧■ア□及び低基準電圧ＶＴＬも電源電圧ＶｃｃＩ
の変動方向に変動し、電源電圧Ｖｃｃｔから高基準電圧
ＶＴＲまでの電位幅とアースＧＮＤから低基準電圧ＶＴ
Ｌまでの電位幅とが変動する。この結果、ロジック信号
作成回路ＬＭＣにおいて、入力電圧ＶＩＮが正常である
にも関わらず異常であると判断されたり、入力電圧ＶＩ
、ｌが異常であるにも関わらず正常であると判断された
りすることがあり、後段のロジック回路が誤動作してし
まう問題点があった。

そこで、本発明は、電源電圧Ｖ０゜１が変動した場合で
も、電源電圧■。。１から高基準電圧■７．４までの電
位幅とアースＧＮＤから低基準電圧■、Ｌまでの電位幅
とを一定とできるウィンドウコンパレータを提供するこ
とを目的とする。

（ニ）課題を解決するための手段 本発明は、前記問題点を解決する為に成されたものであ
り、非安定電源電圧が印加される第１の電流ミラー回路
と、安定電源電圧が印加され、前記第１の電流ミラー回
路の出力電流を決定する第２の電流ミラー回路と、前記
第１の電流ミラー回路の出力電流に応じた出力電圧が高
基準電圧として一方の入力に印加され、且つ、入力電圧
が他方の入力に印加される第１のコンパレータと、前記
第２の電流ミラー回路の出力電流に応じた出力電圧が低
基準電圧として一方の入力に印加され、且つ、前記入力
電圧が他方の入力に印加される第２のコンパレータと、
を備え、前記非安定電源電圧の変動に関わらず、前記高
基準電圧を前記非安定電源電圧から一定値を減じた値と
し、且つ、前記低基準電圧を一定値とし、前記入力電圧
の変化を前記低基準電圧と前記高基準電圧との２値で検
出することを特徴とする。

］ホ）作用 本発明によれば、（ニ）項記載の構成において、非安定
電源電圧の変動に関わらず、高基準電圧を非安定電源電
圧から一定値を減じた値とし、且つ、低基準電圧を一定
値とした状態で、入力電圧の変化を低基準電圧と高基準
電圧との２値で検出することができる。

（へ）実施例 本発明の詳細を図面に従って具体的に説明する。

第１図は本発明のウィンドウコンパレータを示す回路図
である。

第１図において、ＶＣＣ＋は非安定電源電圧（３０ポル
））、Ｖ。。２は安定電源電圧（５ボルト）である、尚
、電源電圧Ｖ０゜２は、後述のロジック回路（図示せず
）の動作電源としても使用される。トランジスタＱ　＋
　Ｑ　ｚ　Ｑ　ａ　（第１の電流ミラー回路）は。

電源電圧Ｖｃｃ＋が抵抗Ｒ＋　Ｒ２Ｒ３を介して各エミ
ッタに印加されることによって動作する。トランジスタ
Ｑ　４　Ｑ　ｓ　（第２の電流ミラー回路）は、電源電
圧ＶＯｅ！が抵抗Ｒ、、Ｒ、、を介してトランジスタＱ
４のコレクタに印加されることによって動作する。

尚、トランジスタＱ１のコレクタ電流は、トランジスタ
Ｑ、のコレクタ電流によって決定される。

トランジスタＱ　ｖ　Ｑ　ｓ　（第１のコンパレータ）
において、トランジスタＱ、Ｑ、の共通エミッタにはト
ランジスタＱ３のコレクタ電流が供給され、トランジス
タＱ７のベース（非反転入力端子）には高基準電圧Ｖ１
）Ｉが印加され、トランジスタＱ８のベース（反転入力
端子）には入力電圧ＶＩＮが抵抗Ｒ６を介して印加され
る。トランジスタＱ　ｅ　Ｑ　＋。（第２のコンパレー
タ）において、トランジスタＱ＊Ｑ＋ｏの共通エミッタ
にはトランジスタＱ２のコレクタ電流が供給され、トラ
ンジスタＱ、のベース（反転入力端子）には低基準電圧
ＶＴＬが印加され、トランジスタＱ、。のベース（非反
転入力端子）には入力電圧ＶＩＮが抵抗Ｒ４゜を介して
印加される。トランジスタＱ、、Ｑ、、（電流ミラー回
路）は、トランジスタＱ１゜のコレクタ電流がトランジ
スタＱ１□のベース及びコレクタに供給されることによ
って動作する。

トランジスタＱｌ、は、トランジスタＱ　＋＋のコレク
タ電圧が抵抗ＲＩＩを介してベースに印加されることに
よって動作する。出力トランジスタＱ＋４は、トランジ
スタＱ　ｅ　Ｑ　？のコレクタ電圧が抵抗Ｒ１４を介し
て印加されることによって動作する。出力トランジスタ
Ｑ１４Ｑ１５のコレクタは、出力端子と接続される。尚
、トランジスタＱ　４　Ｑ　５が常時動作する為、トラ
ンジスタＱｅＱ＋ｓも常時動作する。

第１図において、入力電圧■１、＜低基準電圧Ｖ几の場
合、トランジスタＱ８が動作し且つトランジスタＱｙが
動作しない為、ａカトランジスタＱＩ４のベース電位は
トランジスタＱ６の出力路及び抵抗Ｒ８を介してアース
ＧＮＤに引き下げられる。

同時に、トランジスタＱ、。が動作し且つトランジスタ
Ｑ、が動作しない為、トランジスタＱ＋３がトランジス
タＱ　１ｒ　Ｑ　Ｉｔの動作に伴って動作し、出力トラ
ンジスタＱ　１４のベース電位はトランジスタＱ１３の
出力路を介して電源電圧Ｖ０゜２まで引き上げられる。

即ち、トランジスタＱ　１ｓのインピーダンスがトラン
ジスタＱ６及び抵抗Ｒ６のインピーダンスより小の為、
出力トランジスタＱ　１４は、ベース電位が電源電圧Ｖ
。ｃ２に引き上げられて動作しなくなる。従って、ｒＬ
Ｊ（０ボルト）の出力電圧■。。ア（ロジック信号）が
出力されることになる。また、低基準電圧Ｖ　Ｔ　Ｌ　
＜入力電圧ＩＮ＜高基準電圧Ｖ丁、の場合、トランジス
タＱ８が動作し且つトランジスタＱ７が動作しない為、
出力トランジスタＱ１４のベース電位はトランジスタＱ
６の出力路及び抵抗Ｒ８を介してアースＧＮＤに引き下
げられる。

同時に、トランジスタＱ１゜が動作せず且つトランジス
タＱ、が動作する為、トランジスタＱ１３は動作しない
、即ち、出力トランジスタＱ１４は、ベース電位がアー
スＧＮＤに引き下げられて動作する。従って、出力トラ
ンジスタＱ　１４のインピーダンスが出力トランジスタ
Ｑ＋ｓ及び抵抗ＲＩ５のインピーダンスより小の為、ｒ
Ｈ」（５ボルト）の出力電圧Ｖ　ｏｕｒが出力されるこ
とになる。また、高基準電圧Ｖ　ＴＨ＜入力電圧■１、
の場合、トランジスタＱ８が動作せず且つトランジスタ
Ｑ７が動作する為、出力トランジスタＱ１４のベース電
位はトランジスタＱ　ｖ　Ｑ　ｓ及び抵抗Ｒ３を介して
電源電圧■。ｃｌに引き上げられる。同時に、トランジ
スタＱ１゜が動作せず且つトランジスタＱ、が動作する
為、トランジスタＱＣｓは動作しない、即ち、出力トラ
ンジスタＱ　＋４は、ベース電位が電源電圧Ｖｃｃ＋に
弓き上げられて動作しなくなる。従って、「Ｌ」（０ボ
ルト）の出力電圧Ｖ。ＩＪＴが出力されることになる０
以上の「Ｌ」又はｒ）（」の出力電圧■。Ｌ１２は後段
のロジック回路に印加されて信号処理される。即ち、入
力電圧■１Ｎが低基準電圧ＶＴＬと高基準電圧ＶＴ）ｌ
との間を逸脱した場合、ｒｌＪの出力電圧Ｖ。ＩＩＴが
ロジック回路に印加さね、この時のロジック回路の出力
によって所定の回路が異常状態から保護されることにな
る。

第１図において、トランジスタＱ　４Ｑ　ｓのコレクタ
電流Ｉ０は、 Ｉ　ｃ”　（Ｖｃｃｚ　　ＶｌｌＩ４）／（Ｒ４＋　Ｒ
＋ｓ＋　Ｒ１７）・・・・（１） Ｖ　Ｂ１１４　：　Ｑ　４のベース・エミッタ間電圧と
なる。但し、抵抗Ｒ９を流れる電流はベース電流の為、
無視できるものとする。また、低基準電圧Ｖア、は、（
１）式を用いて、 ＶＴＬ＝　ＶＢＩ＋４＋　Ｌｃ（Ｒａ＋　Ｒｔ、）　　
　　＝＝１２　）となり、トランジスタＱ　４Ｑ　ｓの
サイズを等しくすることによって、トランジスタＱ４と
トランジスタＱ　１Ｑ　２　Ｑ　ｓとのコレクタ電流が
等しくなる。また、高基準電圧■Ｔｏは、（１）式を用
いて、ＶｙＨ＝Ｖ。。ｒ　　（Ｖｓｘ＋＋Ｉｃ（Ｒ＋＋
Ｒ＋２））・・・・・（３） ■。１：Ｑｌのベース・エミッタ間電圧となる。但し、
抵抗Ｒ７を流れる電流はベース電流の為、無視できるも
のとする。（２）　（３１式において、Ｖｉｌｌｌｌ＝
ＶＢ！１４の為、Ｒｔ　＝　Ｒ４、且つ、ＲＩ□＝Ｒ１
７と設定すれば、（２）式と（３）式の（）内は等しく
なる。従って、低基準電圧ＶＴＬはアースＧＮＤに一定
電圧を加えた固定値となり、且つ、高基準電圧ＶＴＨは
電源電圧Ｖ。ＣＩから一定電圧を減じた値となる。

以上より、電源電圧■。。１が変動した場合でも、電源
電圧ＶｃＣ１から高基準電圧ＶＴｌ（までの電位幅とア
ースＧＮＤから低基準電圧ＶＴＬまでの電位幅とが一定
となり、入力電圧ＶＩＮに対して正常な出力電圧■。ｕ
ｔが得られてロジック回路が正常動作することになる。

また、トランジスタＱ１がトランジスタＱ　ｖ　Ｑ　８
の電流源用及びトランジスタＱ７の高基準電圧ＶＴ）ｌ
設定用に共用され、且つ、トランジスタＱ４がトランジ
スタＱ１のコレクタ電流決定用及びトランジスタＱ、の
低基準電圧■アＬ設定用に共用される為、素子数が削減
され、且つ、消費電流が低減される。この素子数が削減
され消費電流が低減される効果は、ウィンドウコンパレ
ータを複数個設けるほど顕著となる。また、電源電圧Ｖ
０゜２がロジック回路の動作電源及びウィンドウコンパ
レータの一方の電源に共用される為、ロジックレベル（
０〜５ボルト）の出力電圧■。ＵＴの発生が容易となる
。

（ト）発明の効果 本発明によれば、非安定電源電圧の変動に関わらず、高
基準電圧を非安定電源電圧から一定値を減じた値とし、
且つ、低基準電圧を一定値とした状態で、入力電圧の変
化を低基準電圧と高基準電圧との２値で検出することが
でき、本発明を使用する所定回路の誤動作を確実に防止
できる利点が得られる。

【図面の簡単な説明】

第１図は本発明回路を示す回路図、第２図は従来回路を
示す回路図である。 Ｑ　１Ｑ　２　Ｑ　ｓ・・・第１の電流ミラー回路、Ｑ
　４Ｑ　ｓ・・第２の電流ミラー回路、Ｑ　７Ｑ　ａ・
・・第１のコンパレータ、ＱｅＱｌｏ・・・第２のコン
パレータ。

Claims (2)

【特許請求の範囲】
1. （１）非安定電源電圧が印加される第１の電流ミラー回
   路と、 安定電源電圧が印加され、前記第１の電流ミラー回路の
   出力電流を決定する第２の電流ミラー回路と、 前記第１の電流ミラー回路の出力電流に応じた出力電圧
   が高基準電圧として一方の入力に印加され、且つ、入力
   電圧が他方の入力に印加される第１のコンパレータと、 前記第２の電流ミラー回路の出力電流に応じた出力電圧
   が低基準電圧として一方の入力に印加され、且つ、前記
   入力電圧が他方の入力に印加される第２のコンパレータ
   と、を備え、 前記非安定電源電圧の変動に関わらず、前記高基準電圧
   を前記非安定電源電圧から一定値を減じた値とし、且つ
   、前記低基準電圧を一定値とし、前記入力電圧の変化を
   前記低基準電圧と前記高基準電圧との２値で検出するこ
   とを特徴とするウィンドウコンパレータ。
2. （２）非安定電源電圧は安定電源電圧より大であること
   を特徴とする請求項（１）記載のウィンドウコンパレー
   タ。