JPH0263205A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH0263205A JPH0263205A JP63214663A JP21466388A JPH0263205A JP H0263205 A JPH0263205 A JP H0263205A JP 63214663 A JP63214663 A JP 63214663A JP 21466388 A JP21466388 A JP 21466388A JP H0263205 A JPH0263205 A JP H0263205A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- point
- capacitor
- input terminal
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000903 blocking effect Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 abstract description 9
- 230000002238 attenuated effect Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
皇呈上■且■分！
本発明は増幅回路に関するものであり、特に差動増幅器
の一方の入力端子に基準直流電圧を供給するようにした
増幅回路に関する。
の一方の入力端子に基準直流電圧を供給するようにした
増幅回路に関する。
皿米■茨歪
例えばＩＣでは、差動増幅器の反転入力端子又は非反転
端子のいずれか一方に基準直流電圧を与えることが行わ
れている。第２図はこのような従来例を示しており、（
１）はＩＣ（２）の内部に設けられた差動増幅器であり
、該増幅器（１）を構成する一対のＰチャンネルの電界
効果型トランジスタ（Ｑｌ）（Ｑハはそのソースが（Ｂ
）点で共通に結合されて定電流源（Ｑ、）に接続され、
ドレインは出力端子（Ｆ） （Ｇ）に結合されている。
端子のいずれか一方に基準直流電圧を与えることが行わ
れている。第２図はこのような従来例を示しており、（
１）はＩＣ（２）の内部に設けられた差動増幅器であり
、該増幅器（１）を構成する一対のＰチャンネルの電界
効果型トランジスタ（Ｑｌ）（Ｑハはそのソースが（Ｂ
）点で共通に結合されて定電流源（Ｑ、）に接続され、
ドレインは出力端子（Ｆ） （Ｇ）に結合されている。
これらのトランジスタ（Ｑ ｌ） （Ｑ８）のゲートが
結合される入力端子のうち、第１のトランジスタ（Ｑｌ
）の入力端子には基準直流電圧発生回路（３）から基準
直流電圧が与えられる。
結合される入力端子のうち、第１のトランジスタ（Ｑｌ
）の入力端子には基準直流電圧発生回路（３）から基準
直流電圧が与えられる。
基準直流電圧発生回路（３）は直流電源電圧（Ｖｃｃ）
を抵抗（Ｒ１）（Ｒ１）で分圧して基準直流電圧を（Ａ
）点に発生させる。 （Ｄ＋）（ｏｘ）はＩＣでは周知
の保護用ダイオードであり、大振幅の入力電圧やサージ
電圧によってトランジスタ（Ｑ、）が破壊されるのを防
止する役割をなす、（Ｐ）はＩＣ（２）の外部接続端子
の１つであり、例えば信号源に接続される。
を抵抗（Ｒ１）（Ｒ１）で分圧して基準直流電圧を（Ａ
）点に発生させる。 （Ｄ＋）（ｏｘ）はＩＣでは周知
の保護用ダイオードであり、大振幅の入力電圧やサージ
電圧によってトランジスタ（Ｑ、）が破壊されるのを防
止する役割をなす、（Ｐ）はＩＣ（２）の外部接続端子
の１つであり、例えば信号源に接続される。
（ジと 量
通常、電源電圧除去比（ＰＳＲＲ）は、電源電圧変動に
対し、増幅器自身がどの程度のオフセット電圧を生じた
かを見るものであるが、従来技術では、基準直流電圧発
生回路（３）の（Ａ）点に現われた直流電源電圧（ＶＣ
Ｃ）の変動成分が、そのままトランジスタ（Ｑ、）のゲ
ートに印加される形となっているので、電源電圧除去比
が悪いという欠点があった。
対し、増幅器自身がどの程度のオフセット電圧を生じた
かを見るものであるが、従来技術では、基準直流電圧発
生回路（３）の（Ａ）点に現われた直流電源電圧（ＶＣ
Ｃ）の変動成分が、そのままトランジスタ（Ｑ、）のゲ
ートに印加される形となっているので、電源電圧除去比
が悪いという欠点があった。
本発明はこのような点に鑑み、比較的簡単な構成で直流
電源電圧の変動による影響を阻止するようにした増幅回
路を提供することを目的とする。
電源電圧の変動による影響を阻止するようにした増幅回
路を提供することを目的とする。
課 を °するための
上記の目的を達成するため本発明では、差動増幅器の反
転入力端子及び非反転入力端子のいずれか一方に基準直
流電圧発生回路からの基準直流電圧を供給するようにし
た増幅回路において、前記基準直流電圧の供給を受ける
入力端子に、前記基準直流電圧発生回路における直流電
源電圧の変動が該入力端子に及ぶのを阻止する阻止手段
を接続した構成としている。
転入力端子及び非反転入力端子のいずれか一方に基準直
流電圧発生回路からの基準直流電圧を供給するようにし
た増幅回路において、前記基準直流電圧の供給を受ける
入力端子に、前記基準直流電圧発生回路における直流電
源電圧の変動が該入力端子に及ぶのを阻止する阻止手段
を接続した構成としている。
作−■
このような構成によると、基準直流電圧発生回路で生じ
た電圧変動は阻止手段によって差動増幅器の入力端子へ
伝達されないので、電源電圧除去比が向上する。
た電圧変動は阻止手段によって差動増幅器の入力端子へ
伝達されないので、電源電圧除去比が向上する。
実−族二舅
本発明を実施した第１図において第２図の従来例と同一
部分には同一の符号を付して重複説明を省略する０本実
施例では基準直流電圧発生回路（３）の（Ａ）点と、信
号入力側の（Ｃ）点との間に高抵抗（Ｒｏ）と抵抗（Ｒ
４）を接続している。また、外部接続端子（Ｐ）と接地
点間にはコンデンサ（Ｃ１）を接続している。このコン
デンサ（Ｃ３）は（八）点に発生し、（Ｃ）点に伝達さ
れた電源リップル成分を除去する役割をなす、（Ａ）点
で発生した電圧変動は高抵抗（Ｒｏ）及びコンデンサ（
Ｃ＋）で充分減衰した形で（Ｃ）点に現われるので、直
流電源電圧の変動による差動増幅器（１）のオフセット
は実質的に生じない。
部分には同一の符号を付して重複説明を省略する０本実
施例では基準直流電圧発生回路（３）の（Ａ）点と、信
号入力側の（Ｃ）点との間に高抵抗（Ｒｏ）と抵抗（Ｒ
４）を接続している。また、外部接続端子（Ｐ）と接地
点間にはコンデンサ（Ｃ１）を接続している。このコン
デンサ（Ｃ３）は（八）点に発生し、（Ｃ）点に伝達さ
れた電源リップル成分を除去する役割をなす、（Ａ）点
で発生した電圧変動は高抵抗（Ｒｏ）及びコンデンサ（
Ｃ＋）で充分減衰した形で（Ｃ）点に現われるので、直
流電源電圧の変動による差動増幅器（１）のオフセット
は実質的に生じない。
尚、第１図において、（Ｃ３） （Ｃ４）は（八）点で
所定値を超える大きな電圧変動に対し、これを所定範囲
内に抑えるように作用するダイオードである。
所定値を超える大きな電圧変動に対し、これを所定範囲
内に抑えるように作用するダイオードである。
従って、（Ａ）点で大きな電圧変動が生じると、この変
動は高抵抗（Ｒｏ）によって減衰されるが、（Ｂ）点で
所定値を超えていると、ダイオード（Ｃ３）（ＤＪ）の
動作によって所定値に抑えられ、更に（Ｃ）点でコンデ
ンサ（Ｃ１）によって除去される。一方、比較的小さな
変動に対しては主として高抵抗（Ｒｏ）とコンデンサ（
Ｃ１）の作用により減衰され、ダイオード（Ｄｉ） （
Ｃ４）は動作しない。
動は高抵抗（Ｒｏ）によって減衰されるが、（Ｂ）点で
所定値を超えていると、ダイオード（Ｃ３）（ＤＪ）の
動作によって所定値に抑えられ、更に（Ｃ）点でコンデ
ンサ（Ｃ１）によって除去される。一方、比較的小さな
変動に対しては主として高抵抗（Ｒｏ）とコンデンサ（
Ｃ１）の作用により減衰され、ダイオード（Ｄｉ） （
Ｃ４）は動作しない。
光盟勿募果
以上の通り、本発明によれば基準直流電圧発生回路で生
じた電圧変動は阻止手段によって差動増幅器の入力端子
へ伝達されないので、電源電圧除去比が向上し、増幅回
路の信転性が高まる。
じた電圧変動は阻止手段によって差動増幅器の入力端子
へ伝達されないので、電源電圧除去比が向上し、増幅回
路の信転性が高まる。
第１図は本発明を実施した増幅回路の回路図である。第
２図は従来例の回路図である。 （１）−・−差動増幅器、（３）−・・基準直流電圧発
生回路。 （Ｒｏ）・・−高抵抗、 （Ｃ＋）−コンデンサ。 （Ｃ３） （Ｃ４）’−−−ダイオード。 第１図
２図は従来例の回路図である。 （１）−・−差動増幅器、（３）−・・基準直流電圧発
生回路。 （Ｒｏ）・・−高抵抗、 （Ｃ＋）−コンデンサ。 （Ｃ３） （Ｃ４）’−−−ダイオード。 第１図
Claims (1)
- （１）差動増幅器の反転入力端子及び非反転入力端子の
いずれか一方に基準直流電圧発生回路からの基準直流電
圧を供給するようにした増幅回路において、前記基準直
流電圧の供給を受ける入力端子に、前記基準直流電圧発
生回路における直流電源電圧の変動が該入力端子に及ぶ
のを阻止する阻止手段を接続したことを特徴とする増幅
回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63214663A JPH0263205A (ja) | 1988-08-29 | 1988-08-29 | 増幅回路 |
| US07/398,925 US4972159A (en) | 1988-08-29 | 1989-08-28 | Amplifier circuit more immune to fluctuation of reference voltage |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63214663A JPH0263205A (ja) | 1988-08-29 | 1988-08-29 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0263205A true JPH0263205A (ja) | 1990-03-02 |
Family
ID=16659503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63214663A Pending JPH0263205A (ja) | 1988-08-29 | 1988-08-29 | 増幅回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4972159A (ja) |
| JP (1) | JPH0263205A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119401A (ja) * | 2009-12-02 | 2011-06-16 | Renesas Electronics Corp | 半導体装置および電子機器 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005142363A (ja) * | 2003-11-06 | 2005-06-02 | Toshiba Corp | 半導体集積回路 |
| CN103166576B (zh) * | 2011-12-16 | 2016-05-18 | 中国科学院微电子研究所 | 一种抗单粒子翻转的Latch型灵敏放大器 |
| CN110798219B (zh) * | 2019-10-16 | 2023-10-03 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种差分信号处理电路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5424601Y2 (ja) * | 1973-09-11 | 1979-08-20 | ||
| JPS5111554A (ja) * | 1974-07-19 | 1976-01-29 | Sony Corp | |
| JPS5266356A (en) * | 1975-11-28 | 1977-06-01 | Hitachi Ltd | Transistor circuit |
| JPS5518155A (en) * | 1978-07-25 | 1980-02-08 | Nec Corp | Power amplifier |
| JPS5578612A (en) * | 1978-12-09 | 1980-06-13 | Toshiba Corp | Semiconductor integrated circuit |
| DE3234400A1 (de) * | 1982-09-16 | 1984-03-22 | Siemens AG, 1000 Berlin und 8000 München | Halbleiter-verstaerkerschaltung |
| JPS60158706A (ja) * | 1984-01-29 | 1985-08-20 | Rohm Co Ltd | バイアス電源 |
| JPH07112139B2 (ja) * | 1986-07-09 | 1995-11-29 | 松下電器産業株式会社 | 増幅器集積回路 |
-
1988
- 1988-08-29 JP JP63214663A patent/JPH0263205A/ja active Pending
-
1989
- 1989-08-28 US US07/398,925 patent/US4972159A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011119401A (ja) * | 2009-12-02 | 2011-06-16 | Renesas Electronics Corp | 半導体装置および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4972159A (en) | 1990-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5434534A (en) | CMOS voltage reference circuit | |
| JPH05315852A (ja) | 電流制限回路および電流制限回路用定電圧源 | |
| JPH0778481A (ja) | ダイレクトカレント和バンドギャップ電圧比較器 | |
| US6600302B2 (en) | Voltage stabilization circuit | |
| US6242897B1 (en) | Current stacked bandgap reference voltage source | |
| US4931718A (en) | CMOS voltage reference | |
| US20070290669A1 (en) | Reference voltage generator circuit | |
| JPH0263205A (ja) | 増幅回路 | |
| JP3068146B2 (ja) | 半導体集積回路 | |
| Pessina | Low-noise, low drift, high precision linear bipolar (±10 V) voltage supply/reference for cryogenic front-end apparatus | |
| US5545972A (en) | Current mirror | |
| US6300752B1 (en) | Common mode bias voltage generator | |
| JP2809927B2 (ja) | 定電流源回路 | |
| JPH0637553A (ja) | 増幅器用ダイナミック制限回路 | |
| JPH03296666A (ja) | ウインドウコンパレータ | |
| JP2000284844A (ja) | バンドギャップ回路及びこれを具備する半導体装置 | |
| EP0615182B1 (en) | Reference current generating circuit | |
| JPH0347525B2 (ja) | ||
| US4404477A (en) | Detection circuit and structure therefor | |
| JPH0612856B2 (ja) | 増幅回路 | |
| US6639451B2 (en) | Current reference circuit for low supply voltages | |
| JPH03242715A (ja) | バンドギャップ基準電圧発生回路 | |
| JP2970841B2 (ja) | 基準電圧源回路 | |
| JPS58107921A (ja) | 電流供給装置 | |
| KR890002423Y1 (ko) | 윤곽 보정 레벨의 조정회로 |