JP3338929B2 - 電源装置の低電圧異常検出回路 - Google Patents
電源装置の低電圧異常検出回路Info
- Publication number
- JP3338929B2 JP3338929B2 JP26263698A JP26263698A JP3338929B2 JP 3338929 B2 JP3338929 B2 JP 3338929B2 JP 26263698 A JP26263698 A JP 26263698A JP 26263698 A JP26263698 A JP 26263698A JP 3338929 B2 JP3338929 B2 JP 3338929B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- potential
- output
- terminal
- drop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電源装置の低電圧
異常検出回路に関する。電源装置は、自装置の異常動作
等によりその出力電圧が低下すると、電圧供給先の負荷
側装置に誤動作や破損を引き起こすことがあり、それを
防ぐため低電圧異常検出回路を設け、出力電圧の低下を
検出すると警報を発する構成を備えている。
異常検出回路に関する。電源装置は、自装置の異常動作
等によりその出力電圧が低下すると、電圧供給先の負荷
側装置に誤動作や破損を引き起こすことがあり、それを
防ぐため低電圧異常検出回路を設け、出力電圧の低下を
検出すると警報を発する構成を備えている。
【０００２】そして、電源装置が、出力電圧の異なる複
数の給電出力回路を備える場合、該電源装置には、それ
ぞれの給電出力電圧の電圧低下を検出する構成を備えな
ければならない。本発明は、このような出力電圧の異な
る複数の給電出力回路を備えた電源装置の低電圧異常検
出回路に関する。
数の給電出力回路を備える場合、該電源装置には、それ
ぞれの給電出力電圧の電圧低下を検出する構成を備えな
ければならない。本発明は、このような出力電圧の異な
る複数の給電出力回路を備えた電源装置の低電圧異常検
出回路に関する。
【０００３】
【従来の技術】図６は従来の低電圧異常検出回路の構成
を示す図である。同図は出力、出力、出力の三つ
の出力電圧を供給する電源装置を示している。出力の
電圧の検出点（Ａ）の電位と第１の基準電位ｒｅｆと
を、第１の電圧比較回路ｃｏｍｐに入力し、出力の
電圧の検出点（Ｂ）の電位と第２の基準電位ｒｅｆと
を、第２の電圧比較回路ｃｏｍｐに入力し、出力の
電圧の検出点（Ｃ）の電位と第３の基準電位ｒｅｆと
を、第３の電圧比較回路ｃｏｍｐに入力する。
を示す図である。同図は出力、出力、出力の三つ
の出力電圧を供給する電源装置を示している。出力の
電圧の検出点（Ａ）の電位と第１の基準電位ｒｅｆと
を、第１の電圧比較回路ｃｏｍｐに入力し、出力の
電圧の検出点（Ｂ）の電位と第２の基準電位ｒｅｆと
を、第２の電圧比較回路ｃｏｍｐに入力し、出力の
電圧の検出点（Ｃ）の電位と第３の基準電位ｒｅｆと
を、第３の電圧比較回路ｃｏｍｐに入力する。
【０００４】第１、第２及び第３の電圧比較回路ｃｏｍ
ｐ，，は、それぞれ電圧検出点（Ａ），（Ｂ），
（Ｃ）の電位と基準電位ｒｅｆ，，とを比較し、
電圧検出点（Ａ），（Ｂ），（Ｃ）の電位が、基準電位
ｒｅｆ，，より低下すると、それぞれ反転してロ
ーレベルを出力する。
ｐ，，は、それぞれ電圧検出点（Ａ），（Ｂ），
（Ｃ）の電位と基準電位ｒｅｆ，，とを比較し、
電圧検出点（Ａ），（Ｂ），（Ｃ）の電位が、基準電位
ｒｅｆ，，より低下すると、それぞれ反転してロ
ーレベルを出力する。
【０００５】第１、第２及び第３の電圧比較回路ｃｏｍ
ｐ，，の出力は、それぞれ比較判定回路ｃｏｍｐ
Ｊに入力される。比較判定回路ｃｏｍｐＪは、第１、第
２及び第３の電圧比較回路ｃｏｍｐ，，のいずれ
かがローレベルを出力すると、反転してハイレベルを出
力する。
ｐ，，の出力は、それぞれ比較判定回路ｃｏｍｐ
Ｊに入力される。比較判定回路ｃｏｍｐＪは、第１、第
２及び第３の電圧比較回路ｃｏｍｐ，，のいずれ
かがローレベルを出力すると、反転してハイレベルを出
力する。
【０００６】比較判定回路ｃｏｍｐＪがハイレベルを出
力すると、比較判定回路ｃｏｍｐＪの出力端子と補助電
源（電圧Ｖcc）出力端子との間に接続されたフォトカプ
ラＰＩのフォトダイオードが消灯し、そのフォトトラン
ジスタがオフ状態となりコレクタ端子からハイレベルの
アラーム信号ＡＬＭが出力される。
力すると、比較判定回路ｃｏｍｐＪの出力端子と補助電
源（電圧Ｖcc）出力端子との間に接続されたフォトカプ
ラＰＩのフォトダイオードが消灯し、そのフォトトラン
ジスタがオフ状態となりコレクタ端子からハイレベルの
アラーム信号ＡＬＭが出力される。
【０００７】
【発明が解決しようとする課題】図６に示した従来の低
電圧異常検出回路は、出力電圧を供給す給電る出力回路
の数に対応して、電圧比較回路及びその基準電位発生源
を設ける必要があり、給電出力回路の数が増加するとそ
の数だけ電圧比較回路及びその基準電位発生源を増加さ
せなければならず、その分、部品数が増加し、実装スペ
ースの増大、装置の大型化、コストアップを招いてい
た。
電圧異常検出回路は、出力電圧を供給す給電る出力回路
の数に対応して、電圧比較回路及びその基準電位発生源
を設ける必要があり、給電出力回路の数が増加するとそ
の数だけ電圧比較回路及びその基準電位発生源を増加さ
せなければならず、その分、部品数が増加し、実装スペ
ースの増大、装置の大型化、コストアップを招いてい
た。
【０００８】本発明は、複数の給電出力回路を有する電
源装置の低電圧異常検出回路において、複数の給電出力
回路の電圧低下を共通の検出手段により検出し、低電圧
異常検出回路の部品数を削減し、装置の小型化及び低コ
スト化を図ることを目的とする。
源装置の低電圧異常検出回路において、複数の給電出力
回路の電圧低下を共通の検出手段により検出し、低電圧
異常検出回路の部品数を削減し、装置の小型化及び低コ
スト化を図ることを目的とする。
【０００９】
【課題を解決するための手段】本発明の電源装置の低電
圧異常検出回路は、（1 ）出力電圧の異なる複数の給電
出力回路を有する電源装置において、補助電源の出力端
子と接地端子との間に直列に接続され、その接続点の電
位が順次、前記各給電出力回路の出力電圧のそれぞれに
対応した低下検出基準電位となるように抵抗分割した複
数の抵抗と、前記各低下検出基準電位となる抵抗の接続
点から、対応する前記複数の各給電出力回路の出力電圧
検出点に、それぞれ順方向に接続した逆流防止用のダイ
オードと、前記直列に接続された抵抗の接続点のうちの
１つの電位の低下を検出する電位低下検出手段と、前記
電位低下検出手段の出力信号によりアラーム信号を出力
するアラーム信号出力手段とを備えたものである。
圧異常検出回路は、（1 ）出力電圧の異なる複数の給電
出力回路を有する電源装置において、補助電源の出力端
子と接地端子との間に直列に接続され、その接続点の電
位が順次、前記各給電出力回路の出力電圧のそれぞれに
対応した低下検出基準電位となるように抵抗分割した複
数の抵抗と、前記各低下検出基準電位となる抵抗の接続
点から、対応する前記複数の各給電出力回路の出力電圧
検出点に、それぞれ順方向に接続した逆流防止用のダイ
オードと、前記直列に接続された抵抗の接続点のうちの
１つの電位の低下を検出する電位低下検出手段と、前記
電位低下検出手段の出力信号によりアラーム信号を出力
するアラーム信号出力手段とを備えたものである。
【００１０】また、（２）前記電位低下検出手段は、前
記直列に接続された抵抗の接続点のうちの１つの電位を
参照電位と比較して電位低下を検出する電圧比較回路を
備えたものである。
記直列に接続された抵抗の接続点のうちの１つの電位を
参照電位と比較して電位低下を検出する電圧比較回路を
備えたものである。
【００１１】また、（３）前記電位低下検出手段は、前
記直列に接続された抵抗と接地端子との間に接続され、
電位低下により消灯するフォトカプラの発光ダイオード
を備えたものである。
記直列に接続された抵抗と接地端子との間に接続され、
電位低下により消灯するフォトカプラの発光ダイオード
を備えたものである。
【００１２】また、（４）前記電位低下検出手段は、前
記直列に接続された抵抗の接続点のうちの１つの電位を
ゲート端子に加えた電界効果トランジスタの導通状態変
化によって検出する構成を備えたものである。
記直列に接続された抵抗の接続点のうちの１つの電位を
ゲート端子に加えた電界効果トランジスタの導通状態変
化によって検出する構成を備えたものである。
【００１３】また、（５）前記電位低下検出手段は、前
記直列に接続された抵抗の接続点のうち、一方の端子が
接地端子に接続された抵抗の他方の端子の接続点に、前
記抵抗と直列に挿入されたツェナーダイオードを備え、
且つ前記一方の端子が接地端子に接続された抵抗の他方
の端子の接続点の電位低下を検出する手段を備えたもの
である。
記直列に接続された抵抗の接続点のうち、一方の端子が
接地端子に接続された抵抗の他方の端子の接続点に、前
記抵抗と直列に挿入されたツェナーダイオードを備え、
且つ前記一方の端子が接地端子に接続された抵抗の他方
の端子の接続点の電位低下を検出する手段を備えたもの
である。
【００１４】
【発明の実施の形態】図１は本発明の第１の実施の形態
の低電圧異常検出回路の構成を示す図である。電源装置
１−１は、それぞれ出力、出力、出力の出力電圧
を供給する給電出力回路を有するものとし、それら出力
電圧の検出点をそれぞれ（Ａ）、（Ｂ）、（Ｃ）とす
る。電圧検出点（Ａ），（Ｂ），（Ｃ）の電位をそれぞ
れＶA ，ＶB ，ＶC とし、通常（正常時）はＶA ＞ＶB
＞ＶC であるとする。
の低電圧異常検出回路の構成を示す図である。電源装置
１−１は、それぞれ出力、出力、出力の出力電圧
を供給する給電出力回路を有するものとし、それら出力
電圧の検出点をそれぞれ（Ａ）、（Ｂ）、（Ｃ）とす
る。電圧検出点（Ａ），（Ｂ），（Ｃ）の電位をそれぞ
れＶA ，ＶB ，ＶC とし、通常（正常時）はＶA ＞ＶB
＞ＶC であるとする。
【００１５】補助電源（電圧Ｖcc）の出力端子と接地端
子との間に、第１乃至第４の抵抗Ｒ１〜Ｒ４を直列に接
続し、第１の抵抗Ｒ１と第２の抵抗Ｒ２との間の接続点
を（Ｄ）、第２抵抗Ｒ２と第３抵抗Ｒ３との間の接続点
を（Ｅ）、第３の抵抗Ｒ３と第４の抵抗Ｒ４との間の接
続点を（Ｆ）とする。そして、これら接続点（Ｄ），
（Ｅ），（Ｆ）の電位をＶD ，ＶE ，ＶF とする。
子との間に、第１乃至第４の抵抗Ｒ１〜Ｒ４を直列に接
続し、第１の抵抗Ｒ１と第２の抵抗Ｒ２との間の接続点
を（Ｄ）、第２抵抗Ｒ２と第３抵抗Ｒ３との間の接続点
を（Ｅ）、第３の抵抗Ｒ３と第４の抵抗Ｒ４との間の接
続点を（Ｆ）とする。そして、これら接続点（Ｄ），
（Ｅ），（Ｆ）の電位をＶD ，ＶE ，ＶF とする。
【００１６】接続点（Ｄ），（Ｅ），（Ｆ）の電位をＶ
D ，ＶE ，ＶF は、補助電源の電圧Ｖccの、第１乃至第
４の抵抗による抵抗分割比となり、接続点（Ｄ）の電位
ＶDは電位ＶA の低下検出基準電位、接続点（Ｅ）の電
位ＶE は電位ＶB の低下検出基準電位、接続点（Ｆ）の
電位ＶF は電位ＶC の低下検出基準電位となるように、
第１乃至第４の抵抗の抵抗分割比を決定する。
D ，ＶE ，ＶF は、補助電源の電圧Ｖccの、第１乃至第
４の抵抗による抵抗分割比となり、接続点（Ｄ）の電位
ＶDは電位ＶA の低下検出基準電位、接続点（Ｅ）の電
位ＶE は電位ＶB の低下検出基準電位、接続点（Ｆ）の
電位ＶF は電位ＶC の低下検出基準電位となるように、
第１乃至第４の抵抗の抵抗分割比を決定する。
【００１７】出力の電圧検出点（Ａ）と、第１及び第
２の抵抗の接続点（Ｄ）とを逆流防止用の第１のダイオ
ードＤ１を介して接続し、出力の電圧の検出点（Ｂ）
と、第２及び第３の抵抗の間の接続点（Ｅ）とを逆流防
止用の第２のダイオードＤ２を介して接続し、出力の
電圧の検出点（Ｃ）と、第３及び第４の抵抗の間の接続
点（Ｆ）とを逆流防止用の第３のダイオードＤ３を介し
て接続する。
２の抵抗の接続点（Ｄ）とを逆流防止用の第１のダイオ
ードＤ１を介して接続し、出力の電圧の検出点（Ｂ）
と、第２及び第３の抵抗の間の接続点（Ｅ）とを逆流防
止用の第２のダイオードＤ２を介して接続し、出力の
電圧の検出点（Ｃ）と、第３及び第４の抵抗の間の接続
点（Ｆ）とを逆流防止用の第３のダイオードＤ３を介し
て接続する。
【００１８】第３及び第４の抵抗の間の接続点（Ｆ）の
電位ＶF と参照電位発生源ｒｅｆの所定電位とを、電圧
比較回路ｃｏｍｐに入力する。参照電位発生源ｒｅｆの
電位は、平常時の電位ＶF より僅かに低い電位となるよ
うに設定する。
電位ＶF と参照電位発生源ｒｅｆの所定電位とを、電圧
比較回路ｃｏｍｐに入力する。参照電位発生源ｒｅｆの
電位は、平常時の電位ＶF より僅かに低い電位となるよ
うに設定する。
【００１９】ここで、電圧検出点（Ａ），（Ｂ），
（Ｃ）の電位ＶA ，ＶB ，ＶC のうちのいずれかが低下
し、それぞれの低下検出基準電位ＶD ，ＶE ，ＶF を下
回ると、接続点（Ｄ），（Ｅ），（Ｆ）からそれぞれ第
１乃至第３のダイオードＤ１，Ｄ２，Ｄ３を通って電流
が流れ、接続点（Ｄ），（Ｅ），（Ｆ）の電位ＶD ，Ｖ
E，ＶF が全て低下する。
（Ｃ）の電位ＶA ，ＶB ，ＶC のうちのいずれかが低下
し、それぞれの低下検出基準電位ＶD ，ＶE ，ＶF を下
回ると、接続点（Ｄ），（Ｅ），（Ｆ）からそれぞれ第
１乃至第３のダイオードＤ１，Ｄ２，Ｄ３を通って電流
が流れ、接続点（Ｄ），（Ｅ），（Ｆ）の電位ＶD ，Ｖ
E，ＶF が全て低下する。
【００２０】したがって、接続点（Ｄ），（Ｅ），
（Ｆ）の電位ＶD ，ＶE ，ＶF のうちの１つ、例えば、
接続点（Ｆ）の電位ＶF を参照電位発生源ｒｅｆの電位
と電圧比較回路ｃｏｍｐにより比較することにより、電
圧検出点（Ａ），（Ｂ），（Ｃ）の電位ＶA ，ＶB ，Ｖ
C のいずれかの電圧低下を検出することができる。
（Ｆ）の電位ＶD ，ＶE ，ＶF のうちの１つ、例えば、
接続点（Ｆ）の電位ＶF を参照電位発生源ｒｅｆの電位
と電圧比較回路ｃｏｍｐにより比較することにより、電
圧検出点（Ａ），（Ｂ），（Ｃ）の電位ＶA ，ＶB ，Ｖ
C のいずれかの電圧低下を検出することができる。
【００２１】なお、参照電位発生源ｒｅｆと比較する接
続点は、前述したように接続点（Ｄ），（Ｅ），（Ｆ）
のいずれでもよいが、電位の最も低い接続点（Ｆ）と比
較する構成とすることにより、参照電位発生源ｒｅｆと
して低電圧のものを使用することができる。
続点は、前述したように接続点（Ｄ），（Ｅ），（Ｆ）
のいずれでもよいが、電位の最も低い接続点（Ｆ）と比
較する構成とすることにより、参照電位発生源ｒｅｆと
して低電圧のものを使用することができる。
【００２２】接続点（Ｆ）の電位ＶF が低下し、参照電
位発生源ｒｅｆの電位以下になると、電圧比較回路ｃｏ
ｍｐの出力は反転してハイレベルを出力する。電圧比較
回路ｃｏｍｐがハイレベルを出力すると、電圧比較回路
ｃｏｍｐの出力端子と補助電源端子との間に接続された
フォトカプラＰＩのフォトダイオードが消灯し、そのフ
ォトトランジスタがオフ状態となり、コレクタ端子から
ハイレベルのアラーム信号ＡＬＭが出力される。
位発生源ｒｅｆの電位以下になると、電圧比較回路ｃｏ
ｍｐの出力は反転してハイレベルを出力する。電圧比較
回路ｃｏｍｐがハイレベルを出力すると、電圧比較回路
ｃｏｍｐの出力端子と補助電源端子との間に接続された
フォトカプラＰＩのフォトダイオードが消灯し、そのフ
ォトトランジスタがオフ状態となり、コレクタ端子から
ハイレベルのアラーム信号ＡＬＭが出力される。
【００２３】給電出力回路の数を増加する場合でも、低
下検出基準電位を設定するための抵抗と逆流防止用のダ
イオードとを追加するだけでよく、高価で実装スペース
を多く必要とする電圧比較回路及び基準電位発生源を、
給電出力回路ごとに追加する必要がない。
下検出基準電位を設定するための抵抗と逆流防止用のダ
イオードとを追加するだけでよく、高価で実装スペース
を多く必要とする電圧比較回路及び基準電位発生源を、
給電出力回路ごとに追加する必要がない。
【００２４】図２は本発明の第２の実施の形態の低電圧
異常検出回路の構成を示す図である。同図において、各
給電出力回路の出力，，は図示を省略している
が、それらは第１の実施の形態と同様であり、図２の
（Ａ），（Ｂ），（Ｃ）は、それぞれ、図示省略した各
給電出力回路の出力，，の電圧検出点に接続され
ている。
異常検出回路の構成を示す図である。同図において、各
給電出力回路の出力，，は図示を省略している
が、それらは第１の実施の形態と同様であり、図２の
（Ａ），（Ｂ），（Ｃ）は、それぞれ、図示省略した各
給電出力回路の出力，，の電圧検出点に接続され
ている。
【００２５】補助電源（電圧Ｖcc）出力端子と接地端子
との間に、第１乃至第４の抵抗Ｒ１〜Ｒ４とフォトカプ
ラＰＩの発光ダイオードとを直列に接続し、第１乃至第
４の抵抗Ｒ１〜Ｒ４は、前述した第１の実施の形態と同
様に、それらの接続点（Ｄ），（Ｅ），（Ｆ）の電位Ｖ
D ，ＶE ，ＶF がそれぞれ前述した低下検出基準電位と
なるように、抵抗分割比を決定する。
との間に、第１乃至第４の抵抗Ｒ１〜Ｒ４とフォトカプ
ラＰＩの発光ダイオードとを直列に接続し、第１乃至第
４の抵抗Ｒ１〜Ｒ４は、前述した第１の実施の形態と同
様に、それらの接続点（Ｄ），（Ｅ），（Ｆ）の電位Ｖ
D ，ＶE ，ＶF がそれぞれ前述した低下検出基準電位と
なるように、抵抗分割比を決定する。
【００２６】ただし、フォトカプラＰＩの発光ダイオー
ドの順方向バイアス電圧分を電位Ｖ F に加えて抵抗分割
比を決定する。前述の電位ＶA ，ＶB ，ＶC のいずれが
それぞれの低下検出基準電位ＶD ，ＶE ，ＶF よりも下
がると、第４の抵抗とフォトカプラＰＩの発光ダイオー
ドとの接続点（Ｇ）の電位ＶG は同様に低下し、該電位
ＶG が発光ダイオードの順方向バイアス電圧以下になる
と、該発光ダイオードは消灯する。
ドの順方向バイアス電圧分を電位Ｖ F に加えて抵抗分割
比を決定する。前述の電位ＶA ，ＶB ，ＶC のいずれが
それぞれの低下検出基準電位ＶD ，ＶE ，ＶF よりも下
がると、第４の抵抗とフォトカプラＰＩの発光ダイオー
ドとの接続点（Ｇ）の電位ＶG は同様に低下し、該電位
ＶG が発光ダイオードの順方向バイアス電圧以下になる
と、該発光ダイオードは消灯する。
【００２７】フォトカプラＰＩのフォトトランジスタ
は、そのコレクタが抵抗Ｒを介して補助電源（電圧Ｖc
c）に接続され、そのエミッタは接地端子に接続され
る。そして、電位ＶA ，ＶB ，ＶC のいずれが低下し、
フォトカプラＰＩの発光ダイオードが消灯すると、フォ
トトランジスタはオフ状態となり、そのコレクタ端子か
らはハイレベルのアラーム信号ＡＬＭが出力される。
は、そのコレクタが抵抗Ｒを介して補助電源（電圧Ｖc
c）に接続され、そのエミッタは接地端子に接続され
る。そして、電位ＶA ，ＶB ，ＶC のいずれが低下し、
フォトカプラＰＩの発光ダイオードが消灯すると、フォ
トトランジスタはオフ状態となり、そのコレクタ端子か
らはハイレベルのアラーム信号ＡＬＭが出力される。
【００２８】本発明の第２の実施の形態は、第１の実施
の形態の電圧比較回路ｃｏｍｐを用いずに、電位低下の
検出を直接フォトカプラＰＩにより行うようにしたもの
で、更に部品数を削減することができる。
の形態の電圧比較回路ｃｏｍｐを用いずに、電位低下の
検出を直接フォトカプラＰＩにより行うようにしたもの
で、更に部品数を削減することができる。
【００２９】図３は本発明の第３の実施の形態の低電圧
異常検出回路の構成を示す図である。同図は第２図と同
様に、各給電出力回路の出力，，は図示を省略し
ている。図３に示した実施の形態は、図１に示した第１
の実施の形態の電圧比較回路ｃｏｍｐに代えて、シャン
トレギュレータＭを用いて電位ＶA ，ＶB ，ＶC のいず
れかが低下したことを検出するようにしたものである。
異常検出回路の構成を示す図である。同図は第２図と同
様に、各給電出力回路の出力，，は図示を省略し
ている。図３に示した実施の形態は、図１に示した第１
の実施の形態の電圧比較回路ｃｏｍｐに代えて、シャン
トレギュレータＭを用いて電位ＶA ，ＶB ，ＶC のいず
れかが低下したことを検出するようにしたものである。
【００３０】第３と第４の抵抗の接続点（Ｆ）の電位Ｖ
F がシャントレギュレータＭのリファレンス電位よりも
低下すると、シャントレギュレータＭはオフ状態とな
り、フォトカプラＰＩの発光ダイオードが消灯し、フォ
トトランジスタはオフ状態となり、そのコレクタ端子か
らはハイレベルのアラーム信号ＡＬＭが出力される。
F がシャントレギュレータＭのリファレンス電位よりも
低下すると、シャントレギュレータＭはオフ状態とな
り、フォトカプラＰＩの発光ダイオードが消灯し、フォ
トトランジスタはオフ状態となり、そのコレクタ端子か
らはハイレベルのアラーム信号ＡＬＭが出力される。
【００３１】図４は本発明の第４の実施の形態の低電圧
異常検出回路の構成を示す図である。同図は第２図と同
様に、各給電出力回路の出力，，は図示を省略し
ている。図４に示した実施の形態は、図１に示した第１
の実施の形態の電圧比較回路ｃｏｍｐに代えて、電界効
果トランジスタＦＥＴを用いて電位ＶA ，ＶB ，ＶCの
いずれかが低下したことを検出するようにしたものであ
る。
異常検出回路の構成を示す図である。同図は第２図と同
様に、各給電出力回路の出力，，は図示を省略し
ている。図４に示した実施の形態は、図１に示した第１
の実施の形態の電圧比較回路ｃｏｍｐに代えて、電界効
果トランジスタＦＥＴを用いて電位ＶA ，ＶB ，ＶCの
いずれかが低下したことを検出するようにしたものであ
る。
【００３２】電位ＶA ，ＶB ，ＶC のいずれかが低下
し、第３と第４の抵抗の接続点（Ｆ）の電位ＶF が電界
効果トランジスタＦＥＴのゲート電位よりも低下する
と、電界効果トランジスタＦＥＴはオフ状態となり、フ
ォトカプラＰＩの発光ダイオードが消灯し、フォトトラ
ンジスタはオフ状態となり、そのコレクタ端子からはハ
イレベルのアラーム信号ＡＬＭが出力される。
し、第３と第４の抵抗の接続点（Ｆ）の電位ＶF が電界
効果トランジスタＦＥＴのゲート電位よりも低下する
と、電界効果トランジスタＦＥＴはオフ状態となり、フ
ォトカプラＰＩの発光ダイオードが消灯し、フォトトラ
ンジスタはオフ状態となり、そのコレクタ端子からはハ
イレベルのアラーム信号ＡＬＭが出力される。
【００３３】図５は本発明の第５の実施の形態の低電圧
異常検出回路の構成を示す図である。同図は第２図と同
様に、各給電出力回路の出力，，は図示を省略し
ている。図５に示した実施の形態は、ツェナーダイオー
ドＺＤ及びトランジスタＴＲを用いて電位ＶA ，ＶB ，
ＶC のいずれかが低下したことを検出するようにしたも
のである。
異常検出回路の構成を示す図である。同図は第２図と同
様に、各給電出力回路の出力，，は図示を省略し
ている。図５に示した実施の形態は、ツェナーダイオー
ドＺＤ及びトランジスタＴＲを用いて電位ＶA ，ＶB ，
ＶC のいずれかが低下したことを検出するようにしたも
のである。
【００３４】同図に示すように、第３と第４の抵抗の間
にツェナーダイオードＺＤを直列に接続し、第３の抵抗
とツェナーダイオードＺＤとの接続点（Ｆ）を、前述の
出力の低下検出基準電位ＶF とし、ツェナーダイオー
ドＺＤと第４の抵抗との接続点（Ｇ）をトランジスタＴ
Ｒのベースに接続する。
にツェナーダイオードＺＤを直列に接続し、第３の抵抗
とツェナーダイオードＺＤとの接続点（Ｆ）を、前述の
出力の低下検出基準電位ＶF とし、ツェナーダイオー
ドＺＤと第４の抵抗との接続点（Ｇ）をトランジスタＴ
Ｒのベースに接続する。
【００３５】第１乃至第４の抵抗の抵抗分割比は、電位
ＶF にツェナー電圧分を加えて決定する。電位ＶA ，Ｖ
B ，ＶC のいずれかが低下すると、接続点（Ｆ）の電位
ＶFが低下し、ツェナーダイオードＺＤがオフ状態とな
り、トランジスタＴＲはオフ状態となり、フォトカプラ
ＰＩの発光ダイオードが消灯し、そのフォトトランジス
タはオフ状態となり、コレクタ端子からはハイレベルの
アラーム信号ＡＬＭが出力される。
ＶF にツェナー電圧分を加えて決定する。電位ＶA ，Ｖ
B ，ＶC のいずれかが低下すると、接続点（Ｆ）の電位
ＶFが低下し、ツェナーダイオードＺＤがオフ状態とな
り、トランジスタＴＲはオフ状態となり、フォトカプラ
ＰＩの発光ダイオードが消灯し、そのフォトトランジス
タはオフ状態となり、コレクタ端子からはハイレベルの
アラーム信号ＡＬＭが出力される。
【００３６】
【発明の効果】以上説明したように、本発明によれば、
複数の給電出力回路のそれぞれの低下検出基準電位を、
直列接続した抵抗の接続点の電位により与え、且つ各給
電出力回路の電圧検出点を、対応する低下検出基準電位
の前記抵抗の接続点にダイオードを通して接続し、前記
抵抗の接続点の電位低下を、複数の給電出力回路に共通
の検出手段で検出することにより、部品数を削減し、装
置の小型化及び低コスト化を図ることができる。
複数の給電出力回路のそれぞれの低下検出基準電位を、
直列接続した抵抗の接続点の電位により与え、且つ各給
電出力回路の電圧検出点を、対応する低下検出基準電位
の前記抵抗の接続点にダイオードを通して接続し、前記
抵抗の接続点の電位低下を、複数の給電出力回路に共通
の検出手段で検出することにより、部品数を削減し、装
置の小型化及び低コスト化を図ることができる。
【図１】本発明の第１の実施の形態の低電圧異常検出回
路の構成を示す図である。
路の構成を示す図である。
【図２】本発明の第２の実施の形態の低電圧異常検出回
路の構成を示す図である。
路の構成を示す図である。
【図３】本発明の第３の実施の形態の低電圧異常検出回
路の構成を示す図である。
路の構成を示す図である。
【図４】本発明の第４の実施の形態の低電圧異常検出回
路の構成を示す図である。
路の構成を示す図である。
【図５】本発明の第５の実施の形態の低電圧異常検出回
路の構成を示す図である。
路の構成を示す図である。
【図６】従来の低電圧異常検出回路の構成を示す図であ
る。
る。
１−１ 電源装置 （Ａ），（Ｂ），（Ｃ） 出力電圧検出点 （Ｄ），（Ｅ），（Ｆ） 低下検出基準電位を与える抵
抗接続点 Ｒ１，Ｒ２，Ｒ３，Ｒ４ 抵抗 Ｄ１，Ｄ２，Ｄ３ ダイオード ｃｏｍｐ 電圧比較回路 ｒｅｆ 参照電位 ＰＩ フォトカプラ ＡＬＭ アラーム信号
抗接続点 Ｒ１，Ｒ２，Ｒ３，Ｒ４ 抵抗 Ｄ１，Ｄ２，Ｄ３ ダイオード ｃｏｍｐ 電圧比較回路 ｒｅｆ 参照電位 ＰＩ フォトカプラ ＡＬＭ アラーム信号
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02J 1/00 G05F 1/10 H02M 3/28 G01R 19/155 H02H 3/24
Claims (5)
- 【請求項１】 出力電圧の異なる複数の給電出力回路を
有する電源装置において、 補助電源の出力端子と接地端子との間に直列に接続さ
れ、その接続点の電位が順次、前記各給電出力回路の出
力電圧のそれぞれに対応した低下検出基準電位となるよ
うに抵抗分割した複数の抵抗と、 前記各低下検出基準電位となる抵抗の接続点から、対応
する前記複数の各給電出力回路の出力電圧検出点に、そ
れぞれ順方向に接続した逆流防止用のダイオードと、 前記直列に接続された抵抗の接続点のうちの１つの電位
の低下を検出する電位低下検出手段と、 前記電位低下検出手段の出力信号によりアラーム信号を
出力するアラーム信号出力手段とを備えたことを特徴と
する電源装置の低電圧異常検出回路。 - 【請求項２】 前記電位低下検出手段は、前記直列に接
続された抵抗の接続点のうちの１つの電位を参照電位と
比較して電位低下を検出する電圧比較回路を備えたこと
を特徴とする請求項１記載の電源装置の低電圧異常検出
回路。 - 【請求項３】 前記電位低下検出手段は、前記直列に接
続された抵抗と接地端子との間に接続され、電位低下に
より消灯するフォトカプラの発光ダイオードを備えたこ
とを特徴とする請求項１記載の電源装置の低電圧異常検
出回路。 - 【請求項４】 前記電位低下検出手段は、前記直列に接
続された抵抗の接続点のうちの１つの電位をゲート端子
に加えた電界効果トランジスタの導通状態変化によって
検出する構成を備えたことを特徴とする請求項１記載の
電源装置の低電圧異常検出回路。 - 【請求項５】 前記電位低下検出手段は、前記直列に接
続された抵抗の接続点のうち、一方の端子が接地端子に
接続された抵抗の他方の端子の接続点に、前記抵抗と直
列に挿入されたツェナーダイオードを備え、且つ前記一
方の端子が接地端子に接続された抵抗の他方の端子の接
続点の電位低下を検出する手段を備えたことを特徴とす
る請求項１記載の電源装置の低電圧異常検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26263698A JP3338929B2 (ja) | 1998-09-17 | 1998-09-17 | 電源装置の低電圧異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26263698A JP3338929B2 (ja) | 1998-09-17 | 1998-09-17 | 電源装置の低電圧異常検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000092701A JP2000092701A (ja) | 2000-03-31 |
| JP3338929B2 true JP3338929B2 (ja) | 2002-10-28 |
Family
ID=17378546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26263698A Expired - Fee Related JP3338929B2 (ja) | 1998-09-17 | 1998-09-17 | 電源装置の低電圧異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3338929B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101297494A (zh) * | 2005-10-27 | 2008-10-29 | 日本电气株式会社 | 便携电子装置 |
| JP2008029072A (ja) * | 2006-07-19 | 2008-02-07 | Sanken Electric Co Ltd | 電源装置の低電圧異常検出回路 |
-
1998
- 1998-09-17 JP JP26263698A patent/JP3338929B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000092701A (ja) | 2000-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DK2145508T3 (en) | LED UDFALDSDETEKTERINGSKREDSLØB | |
| KR100815388B1 (ko) | 저전압 검출 회로 | |
| US7791494B2 (en) | Voltage monitoring device | |
| JP4780775B2 (ja) | 電源装置のｌｅｄランプ用保護回路 | |
| JPH0257677B2 (ja) | ||
| KR100213845B1 (ko) | 집적 전원 공급 모니터회로 | |
| US7750816B2 (en) | Surge current alarm circuit | |
| US20090224804A1 (en) | Detecting circuit and electronic apparatus using detecting circuit | |
| JP2876854B2 (ja) | 電位検出回路 | |
| JP3338929B2 (ja) | 電源装置の低電圧異常検出回路 | |
| JPH05315931A (ja) | レベルシフト回路 | |
| US6628120B1 (en) | Voltage measuring circuit and voltage supply circuit of an integrated fuel cell system | |
| US20020141125A1 (en) | Fault detection in a LED bias circuit | |
| JPH11160370A (ja) | 異常電圧検出回路 | |
| US5625305A (en) | Load detection apparatus | |
| JP3173727B2 (ja) | 電圧検出回路 | |
| JP2580932Y2 (ja) | 電源異常検出回路 | |
| JPS6356564B2 (ja) | ||
| JP2001034347A (ja) | 減過電圧検出回路 | |
| KR100431336B1 (ko) | 히스테리시스형전압감시회로 | |
| KR0119736Y1 (ko) | 전원전압 선택회로 | |
| JPH1068747A (ja) | 電源電圧変動検出回路 | |
| JP3448873B2 (ja) | リセット回路 | |
| JP3169931B2 (ja) | 半導体装置とそのノイズ検出方法 | |
| JPS6236143Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070816 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070816 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080816 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |