JP2580932Y2 - 電源異常検出回路 - Google Patents
電源異常検出回路Info
- Publication number
- JP2580932Y2 JP2580932Y2 JP10705091U JP10705091U JP2580932Y2 JP 2580932 Y2 JP2580932 Y2 JP 2580932Y2 JP 10705091 U JP10705091 U JP 10705091U JP 10705091 U JP10705091 U JP 10705091U JP 2580932 Y2 JP2580932 Y2 JP 2580932Y2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- detection circuit
- resistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
【０００１】本考案は、電源の異常を検出する電源異常
検出回路に関し、更に詳しくは、複数の異なった電圧V
ｎを有する電源が設けられた電気回路において、いずれ
かの電源がダウンした場合に、この電源の異常を精度良
く検出することができる電源異常検出回路に関する。
検出回路に関し、更に詳しくは、複数の異なった電圧V
ｎを有する電源が設けられた電気回路において、いずれ
かの電源がダウンした場合に、この電源の異常を精度良
く検出することができる電源異常検出回路に関する。
【０００２】
【従来の技術】図３は、従来の電源異常検出回路の回路
図である。図中、１はＮＰＮのトランジスタで、コレク
タが抵抗Ｒ10を介して正の電源＋Ｖccに接続され、エミ
ッタが共通電位点に接続されている。
図である。図中、１はＮＰＮのトランジスタで、コレク
タが抵抗Ｒ10を介して正の電源＋Ｖccに接続され、エミ
ッタが共通電位点に接続されている。
【０００３】Ｒ11〜Ｒ13は一端がトランジスタ１のベ−
スに接続され、他端が電源Ｖ1 〜Ｖ3 に接続された抵抗
で、抵抗Ｒ11、Ｒ12、Ｒ13にはそれぞれ電流Ｉ11、Ｉ1
2、Ｉ13が流れる。Ｒ14はトランジスタ１のベ−スと共
通電位点に設けられた抵抗である。電源Ｖ1 〜Ｖ3 によ
って各抵抗Ｒ11〜Ｒ13に電流Ｉ11〜Ｉ13が流れると、ト
ランジスタ１のベ−スにはベ−ス電流ＩB が流れ、抵抗
Ｒ14には残りの電流Ｉ14が流れる。
スに接続され、他端が電源Ｖ1 〜Ｖ3 に接続された抵抗
で、抵抗Ｒ11、Ｒ12、Ｒ13にはそれぞれ電流Ｉ11、Ｉ1
2、Ｉ13が流れる。Ｒ14はトランジスタ１のベ−スと共
通電位点に設けられた抵抗である。電源Ｖ1 〜Ｖ3 によ
って各抵抗Ｒ11〜Ｒ13に電流Ｉ11〜Ｉ13が流れると、ト
ランジスタ１のベ−スにはベ−ス電流ＩB が流れ、抵抗
Ｒ14には残りの電流Ｉ14が流れる。
【０００４】抵抗Ｒ14に電流Ｉ14が流れ、抵抗Ｒ14の電
圧降下がベ−ス−エミッタ電圧ＶBE以上になると、トラ
ンジスタ１は、オンとなり、出力端子Ｖ0 は各電源Ｖ1
〜Ｖ3 が正常に動作している状態を示すロ−レベル信号
を出力する。しかし、電源Ｖ1 が故障したような場合、
抵抗Ｒ4 に流れる電流Ｉ14は、Ｉ12＋Ｉ13−ＩB とな
り、抵抗Ｒ14における電圧降下は、トランジスタ１をオ
ンすることができるベ−ス−エミッタ電圧ＶBEに達しな
いため、出力端子Ｖ0 はフェイル信号であるハイレベル
状態に反転する。
圧降下がベ−ス−エミッタ電圧ＶBE以上になると、トラ
ンジスタ１は、オンとなり、出力端子Ｖ0 は各電源Ｖ1
〜Ｖ3 が正常に動作している状態を示すロ−レベル信号
を出力する。しかし、電源Ｖ1 が故障したような場合、
抵抗Ｒ4 に流れる電流Ｉ14は、Ｉ12＋Ｉ13−ＩB とな
り、抵抗Ｒ14における電圧降下は、トランジスタ１をオ
ンすることができるベ−ス−エミッタ電圧ＶBEに達しな
いため、出力端子Ｖ0 はフェイル信号であるハイレベル
状態に反転する。
【０００５】
【考案が解決しようとする課題】このような従来の電源
異常検出回路は、トランジスタに接続される電源の数が
増えるにしたがって、各電源から各抵抗に流れる電流を
小さな値にしなければならないため、一つの電源に故障
があっても抵抗Ｒ14を流れる電流Ｉ14の変化が小さくな
るため、電源の故障を正確に検出できないということが
あった。
異常検出回路は、トランジスタに接続される電源の数が
増えるにしたがって、各電源から各抵抗に流れる電流を
小さな値にしなければならないため、一つの電源に故障
があっても抵抗Ｒ14を流れる電流Ｉ14の変化が小さくな
るため、電源の故障を正確に検出できないということが
あった。
【０００６】本考案は、このような点に鑑みてなされた
もので、回路中の電源の数が増えても正確に各電源の動
作を監視することができるようにしたもので、多数の電
源の一つに異常が発生した場合でも、精度良く電源の異
常を検出することができる電源異常検出回路を提供する
ことを目的としている。
もので、回路中の電源の数が増えても正確に各電源の動
作を監視することができるようにしたもので、多数の電
源の一つに異常が発生した場合でも、精度良く電源の異
常を検出することができる電源異常検出回路を提供する
ことを目的としている。
【０００７】
【課題を解決するための手段】それぞれ異なった電圧
（V1〉V2〉…〉Vn）を出力するｎ個の電源の異常を検出
する電源異常検出回路において、前記電源の中で最大の
電圧V1を出力する電源と共通電位点との間に直列に設け
られた（n＋１）個の抵抗と、ｉ番目（ ｉ＝１〜ｎ）の
抵抗と（ ｉ＋１）番目の抵抗の共通接続点と電圧（Ｖ
i+1）を出力する電源間に、この電源と逆バイアスで接
続されたダイオード（Ｄｉ）と、共通電位点に接続され
た（ｎ＋１）番目の抵抗とｎ番目の抵抗との共通接続点
にベースが接続され、エミッタが共通電位点に接続され
たトランジスタ（１）と、を設け、前記いずれかの電源
のダウンを前記トランジスタのコレクタ出力の変化に基
づいて検出することを特徴としている。
（V1〉V2〉…〉Vn）を出力するｎ個の電源の異常を検出
する電源異常検出回路において、前記電源の中で最大の
電圧V1を出力する電源と共通電位点との間に直列に設け
られた（n＋１）個の抵抗と、ｉ番目（ ｉ＝１〜ｎ）の
抵抗と（ ｉ＋１）番目の抵抗の共通接続点と電圧（Ｖ
i+1）を出力する電源間に、この電源と逆バイアスで接
続されたダイオード（Ｄｉ）と、共通電位点に接続され
た（ｎ＋１）番目の抵抗とｎ番目の抵抗との共通接続点
にベースが接続され、エミッタが共通電位点に接続され
たトランジスタ（１）と、を設け、前記いずれかの電源
のダウンを前記トランジスタのコレクタ出力の変化に基
づいて検出することを特徴としている。
【０００８】
【作用】電源中で最大の電圧を有する電源と共通電位点
との間に直列接続された（ｎ＋１）個の抵抗の各分圧点
には、分圧電圧より大きな電圧の電源が接続され、共通
電位点に接続された抵抗の分圧点にはトランジスタのベ
−スが接続されている。各電源が正常な場合は、最大の
電圧を有する電源からの電流によってトランジスタはオ
ンしていて、電源のいずれかに異常が発生するとトラン
ジスタはオフされ、トランジスタのコレクタ出力から電
源の故障が検知される。
との間に直列接続された（ｎ＋１）個の抵抗の各分圧点
には、分圧電圧より大きな電圧の電源が接続され、共通
電位点に接続された抵抗の分圧点にはトランジスタのベ
−スが接続されている。各電源が正常な場合は、最大の
電圧を有する電源からの電流によってトランジスタはオ
ンしていて、電源のいずれかに異常が発生するとトラン
ジスタはオフされ、トランジスタのコレクタ出力から電
源の故障が検知される。
【０００９】
【実施例】以下、図面を用いて本考案の一実施例を詳細
に説明する。図１は、本考案の電源異常検出回路の一実
施例を示す回路図である。尚、本実施例では、回路中の
電源が３個の場合を例に挙げて説明してあるが、更に個
数が増えたような場合でも動作は同じで、異なることは
ない。図中、１はＮＰＮのトランジスタで、コレクタが
抵抗Ｒ10を介して正の電源＋Ｖccに接続され、エミッタ
が共通電位点に接続されている。Ｖ1 〜Ｖ3 は異なった
電圧Ｖを有する電源で、それぞれの電圧値はＶ1 ＞Ｖ2
＞Ｖ3 の関係になっている。
に説明する。図１は、本考案の電源異常検出回路の一実
施例を示す回路図である。尚、本実施例では、回路中の
電源が３個の場合を例に挙げて説明してあるが、更に個
数が増えたような場合でも動作は同じで、異なることは
ない。図中、１はＮＰＮのトランジスタで、コレクタが
抵抗Ｒ10を介して正の電源＋Ｖccに接続され、エミッタ
が共通電位点に接続されている。Ｖ1 〜Ｖ3 は異なった
電圧Ｖを有する電源で、それぞれの電圧値はＶ1 ＞Ｖ2
＞Ｖ3 の関係になっている。
【００１０】Ｒ1 〜Ｒ4 は電源中Ｖ1 〜Ｖ3 で最大の電
圧値を有する電源Ｖ1 と共通電位点との間に直列に接続
された抵抗で、抵抗Ｒ1 と抵抗Ｒ2 の接続点ａは、逆極
性のダイオ−ドＤ1 を介して電源Ｖ2 に接続され、抵抗
Ｒ2 と抵抗Ｒ3 の接続点ｂは、逆極性のダイオ−ドＤ2
を介して電源Ｖ3 に接続されている。そして、抵抗Ｒ3
と抵抗Ｒ4 の接続点ｃは、トランジスタ１のベ−スに接
続されている。
圧値を有する電源Ｖ1 と共通電位点との間に直列に接続
された抵抗で、抵抗Ｒ1 と抵抗Ｒ2 の接続点ａは、逆極
性のダイオ−ドＤ1 を介して電源Ｖ2 に接続され、抵抗
Ｒ2 と抵抗Ｒ3 の接続点ｂは、逆極性のダイオ−ドＤ2
を介して電源Ｖ3 に接続されている。そして、抵抗Ｒ3
と抵抗Ｒ4 の接続点ｃは、トランジスタ１のベ−スに接
続されている。
【００１１】尚、接続点ａの電位Ｖ2*は、電源Ｖ2 より
も低く、接続点ｂの電位Ｖ3*は、電源Ｖ3 よりも低くな
るように、抵抗Ｒ1 〜Ｒ3 によって設定されている。
も低く、接続点ｂの電位Ｖ3*は、電源Ｖ3 よりも低くな
るように、抵抗Ｒ1 〜Ｒ3 によって設定されている。
【００１２】次にこのように構成された電源異常検出回
路の動作を説明する。各電源が正常な場合 ダイオ−ドＤ1,2 は逆バイアスになっているので、電源
Ｖ2,3 側から電流が抵抗Ｒ1 〜Ｒ4 に流れ込むことも、
電源Ｖ1 による電流Ｉ1 が電源Ｖ2,3 に流れ込むことも
ない。
路の動作を説明する。各電源が正常な場合 ダイオ−ドＤ1,2 は逆バイアスになっているので、電源
Ｖ2,3 側から電流が抵抗Ｒ1 〜Ｒ4 に流れ込むことも、
電源Ｖ1 による電流Ｉ1 が電源Ｖ2,3 に流れ込むことも
ない。
【００１３】すなわち正常時は、電源Ｖ1 からの電流Ｉ
1 のみがトランジスタ１のベ−スと抵抗Ｒ4 に流れるよ
うになっている。この時、トランジスタ１のベ−スには
ベ−ス電流ＩB が流れ、抵抗Ｒ4 には残りの電流Ｉ4 、
すなわちＩ1 −ＩB が流れる。
1 のみがトランジスタ１のベ−スと抵抗Ｒ4 に流れるよ
うになっている。この時、トランジスタ１のベ−スには
ベ−ス電流ＩB が流れ、抵抗Ｒ4 には残りの電流Ｉ4 、
すなわちＩ1 −ＩB が流れる。
【００１４】抵抗Ｒ4 に流れた電流Ｉ4 によって、トラ
ンジスタ１はオンとなり、コレクタの出力端子Ｖ0 は各
電源Ｖ1 〜Ｖ3 が正常に動作している状態を示すロ−レ
ベル信号を出力する。
ンジスタ１はオンとなり、コレクタの出力端子Ｖ0 は各
電源Ｖ1 〜Ｖ3 が正常に動作している状態を示すロ−レ
ベル信号を出力する。
【００１５】いずれかの電源がダウンした場合 例えば、電源V２がダウンした場合（電圧ゼロの場
合）、電源V2と接続点aの電圧の関係がV2*＞ V2に反転
し、ダイオードD1は順バイアスになる。この為、電源V1
の電流I1は、電源V2に向かって流れ込み、抵抗R4に流れ
る電流I4はゼロになる。トランジスタ１は、抵抗R4に流
れる電流I4がゼロになるためにオフとなり、出力端子V0
は、フェイル信号であるハイレベル信号に反転する。
合）、電源V2と接続点aの電圧の関係がV2*＞ V2に反転
し、ダイオードD1は順バイアスになる。この為、電源V1
の電流I1は、電源V2に向かって流れ込み、抵抗R4に流れ
る電流I4はゼロになる。トランジスタ１は、抵抗R4に流
れる電流I4がゼロになるためにオフとなり、出力端子V0
は、フェイル信号であるハイレベル信号に反転する。
【００１６】図２は、本考案の電源異常検出回路の他の
実施例を示した回路図である。正の電源が設けられてい
る回路は先に説明した実施例と同様なので、ここでは負
の電源が設けられた回路についてのみ説明する。
実施例を示した回路図である。正の電源が設けられてい
る回路は先に説明した実施例と同様なので、ここでは負
の電源が設けられた回路についてのみ説明する。
【００１７】２はＰＮＰのトランジスタで、エミッタが
トランジスタ１のエミッタに接続され、コレクタが共通
電位点に接続されている。−Ｖ1〜−Ｖ3は負の電源、Ｒ
1-〜Ｒ4-は電源−Ｖ1と抵抗Ｒ4との間に直列に接続され
た抵抗で、抵抗Ｒ4と抵抗Ｒ4-の接続点が共通電位点に接
続されている。接続点ａ-はダイオードＤ1-を介して電
源Ｖ2-に接続され、接続点ｂ-はダイオードＤ2-を介し
て電源Ｖ3-に接続されている。接続点ａ-及びｂ-は、接続
された電源電圧−Ｖ2、−Ｖ3より、高い電位に設定され
ていて、各ダイオードＤ1-、Ｄ2-は、共に逆バイアスにな
っている。一方、抵抗Ｒ3-〜Ｒ4‐の接続点ｃ-は、トラ
ンジスタ２のベースに接続される。
トランジスタ１のエミッタに接続され、コレクタが共通
電位点に接続されている。−Ｖ1〜−Ｖ3は負の電源、Ｒ
1-〜Ｒ4-は電源−Ｖ1と抵抗Ｒ4との間に直列に接続され
た抵抗で、抵抗Ｒ4と抵抗Ｒ4-の接続点が共通電位点に接
続されている。接続点ａ-はダイオードＤ1-を介して電
源Ｖ2-に接続され、接続点ｂ-はダイオードＤ2-を介し
て電源Ｖ3-に接続されている。接続点ａ-及びｂ-は、接続
された電源電圧−Ｖ2、−Ｖ3より、高い電位に設定され
ていて、各ダイオードＤ1-、Ｄ2-は、共に逆バイアスにな
っている。一方、抵抗Ｒ3-〜Ｒ4‐の接続点ｃ-は、トラ
ンジスタ２のベースに接続される。
【００１８】次に、このように構成された電源異常検出
回路において、電源−Ｖ2に故障が発生した場合を例に
挙げて説明する。尚、各電源が正常な場合、電流Ｉ1、
Ｉ1-は以下に示す関係になっていて、トランジスタ１、
２は、共にオンとなっている。 Ｉ1＝Ｉ4＋ＩB Ｉ1-＝Ｉ4-＋ＩB- 電源−Ｖ2が故障すると、接続点ａ-と電源−Ｖ2の電圧
の関係が−Ｖ2*＜−Ｖ2に反転し、ダイオードＤ1-は、順
バイアスになる。この為、電流は、−Ｖ2から−Ｖ1に流
れ、抵抗Ｒ4-に流れる電流Ｉ4-はゼロになり、トランジ
スタ１、２はオフとなる。よって、出力端子Ｖ0は、フ
ェイル信号であるハイレベルに反転する。
回路において、電源−Ｖ2に故障が発生した場合を例に
挙げて説明する。尚、各電源が正常な場合、電流Ｉ1、
Ｉ1-は以下に示す関係になっていて、トランジスタ１、
２は、共にオンとなっている。 Ｉ1＝Ｉ4＋ＩB Ｉ1-＝Ｉ4-＋ＩB- 電源−Ｖ2が故障すると、接続点ａ-と電源−Ｖ2の電圧
の関係が−Ｖ2*＜−Ｖ2に反転し、ダイオードＤ1-は、順
バイアスになる。この為、電流は、−Ｖ2から−Ｖ1に流
れ、抵抗Ｒ4-に流れる電流Ｉ4-はゼロになり、トランジ
スタ１、２はオフとなる。よって、出力端子Ｖ0は、フ
ェイル信号であるハイレベルに反転する。
【００１９】
【考案の効果】以上、詳細に説明したように本考案の電
源異常検出回路は、電源のダウンを警告するトランジス
タの駆動を、一電源で行っているためトランジスタのオ
ン／オフを精度良く行うことができるので、電源の数が
増えても電源のダウンを正確に把握することができる。
源異常検出回路は、電源のダウンを警告するトランジス
タの駆動を、一電源で行っているためトランジスタのオ
ン／オフを精度良く行うことができるので、電源の数が
増えても電源のダウンを正確に把握することができる。
【図１】本考案の電源異常検出回路の一実施例を示す回
路図である。
路図である。
【図２】本考案の電源異常検出回路の他の実施例を示し
た回路図である。
た回路図である。
【図３】従来の電源異常検出回路の回路図である。
１、２ トランジスタ Ｖ1 〜Ｖ3 、−Ｖ1 〜−Ｖ3 電源 Ｒ1 〜Ｒ4 、Ｒ1- 〜Ｒ4- 抵抗 Ｄ1,2 、Ｄ1-,2- ダイオ−ド
Claims (1)
- 【請求項１】 それぞれ異なった電圧（V 1 〉V 2 〉…〉V
n）を出力するｎ個の電源の異常を検出する電源異常検
出回路において、 前記電源の中で最大の電圧V1を出力する電源と共通電位
点との間に直列に設けられた（n＋１）個の抵抗と、 ｉ番目（ ｉ＝１〜ｎ）の抵抗と（ ｉ＋１）番目の抵抗
の共通接続点と電圧（Ｖ i+1 ）を出力する電源間に、こ
の電源と逆バイアスで接続されたダイオード（Ｄｉ）
と、 共通電位点に接続された（ｎ＋１）番目の抵抗とｎ番目
の抵抗との共通接続点にベースが接続され、エミッタが
共通電位点に接続されたトランジスタ（１）と、を設
け、前記いずれかの電源のダウンを前記トランジスタの
コレクタ出力の変化に基づいて検出することを特徴とし
た電源異常検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10705091U JP2580932Y2 (ja) | 1991-08-27 | 1991-12-25 | 電源異常検出回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6814091 | 1991-08-27 | ||
| JP3-68140 | 1991-08-27 | ||
| JP10705091U JP2580932Y2 (ja) | 1991-08-27 | 1991-12-25 | 電源異常検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0534581U JPH0534581U (ja) | 1993-05-07 |
| JP2580932Y2 true JP2580932Y2 (ja) | 1998-09-17 |
Family
ID=26409372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10705091U Expired - Lifetime JP2580932Y2 (ja) | 1991-08-27 | 1991-12-25 | 電源異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2580932Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19964049A1 (de) * | 1999-12-30 | 2001-07-05 | Thomson Brandt Gmbh | Schutzschaltung für ein Netzteil sowie diesbezügliches Netzteil |
-
1991
- 1991-12-25 JP JP10705091U patent/JP2580932Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0534581U (ja) | 1993-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001124804A (ja) | 電流検出装置 | |
| JP2619739B2 (ja) | Ｍｏｓ型電力用トランジスタの電流検出回路 | |
| WO1993017492A1 (en) | Current detecting circuit | |
| JP2580932Y2 (ja) | 電源異常検出回路 | |
| JPH0624347U (ja) | 過電流監視回路 | |
| JPH07321621A (ja) | 半導体集積回路 | |
| JPH0248819A (ja) | 制御機器の入力装置 | |
| JP3338929B2 (ja) | 電源装置の低電圧異常検出回路 | |
| JP2586732B2 (ja) | 検波回路 | |
| JP3401827B2 (ja) | ２極性出力回路 | |
| JPS6214712Y2 (ja) | ||
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JP2548022Y2 (ja) | 安定化電源回路 | |
| JPS5844669Y2 (ja) | シユミツトトリガ回路 | |
| JPH0720615Y2 (ja) | 電池電圧の低下検出装置 | |
| JPS643079Y2 (ja) | ||
| JPH0449585Y2 (ja) | ||
| JP3512935B2 (ja) | 直流安定化電源回路 | |
| JPH04103218A (ja) | エミッタフォロア出力回路 | |
| JPS6152024A (ja) | 無接点スイツチ出力回路 | |
| JPH0614384Y2 (ja) | ラッチングリレーの駆動回路 | |
| JPH06104706A (ja) | ウィンドウ型コンパレータ回路 | |
| JP2001007741A (ja) | 差動伝送路の断線検出回路 | |
| JP2574200Y2 (ja) | 電圧比較回路 | |
| JP2687462B2 (ja) | 電源電圧検出回路 |