JPS6152024A - 無接点スイツチ出力回路 - Google Patents
無接点スイツチ出力回路Info
- Publication number
- JPS6152024A JPS6152024A JP17351184A JP17351184A JPS6152024A JP S6152024 A JPS6152024 A JP S6152024A JP 17351184 A JP17351184 A JP 17351184A JP 17351184 A JP17351184 A JP 17351184A JP S6152024 A JPS6152024 A JP S6152024A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- constant current
- circuit
- output
- voltage comparison
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の分野〕
本発明は光電スイッチや近接スイッチ等の無接点スイッ
チの出力回路に関するものである。
チの出力回路に関するものである。
第4図は従来の充電スイッチや近接スイッチ等の無接点
スイッチの出力回路部を示す回路図である。本図におい
て無接点スイッチの検知回路部1はIC化されており物
体検知時にはその出力回路の定電流源2が駆動される。
スイッチの出力回路部を示す回路図である。本図におい
て無接点スイッチの検知回路部1はIC化されており物
体検知時にはその出力回路の定電流源2が駆動される。
定電流源2の一端にはトランジスタ3及び4から成る定
電流回路が接続されている。トランジスタ3のコレクタ
と正電源端には抵抗5が接続されエミッタと負電源端間
には抵抗6及び7が直列に接続されている。そしてトラ
ンジスタ4のベース・エミッタが抵抗6に並列接続され
そのコレクタがトランジスタ3のベースに接続される。
電流回路が接続されている。トランジスタ3のコレクタ
と正電源端には抵抗5が接続されエミッタと負電源端間
には抵抗6及び7が直列に接続されている。そしてトラ
ンジスタ4のベース・エミッタが抵抗6に並列接続され
そのコレクタがトランジスタ3のベースに接続される。
トランジスタ3は定電流源2が駆動されたときにその電
流を増幅するものであって、トランジスタ4はその増幅
電流を一定に保ち定電流型として電流増幅させるように
するものである。そして抵抗5及び抵抗6の一端の外部
には出力トランジスタ8及び9が接続され、夫々電流流
出用又電流吸込み用として電源10の負又は正極端間に
負荷11b又はllaを接続している。
流を増幅するものであって、トランジスタ4はその増幅
電流を一定に保ち定電流型として電流増幅させるように
するものである。そして抵抗5及び抵抗6の一端の外部
には出力トランジスタ8及び9が接続され、夫々電流流
出用又電流吸込み用として電源10の負又は正極端間に
負荷11b又はllaを接続している。
ここで出力回路部の定電流増幅部はトランジスタ4のベ
ース・エミッタ間電圧Vbeがほぼ一定値であるため、
トランジスタ3を流れるエミッタ電流は抵抗6の抵抗値
をR6とするとVbe/R6となりほぼ一定に保たれ、
定電流駆動が成されている。しかしながら検知回路部1
のICの内部に形成される抵抗は例゛えば数11000
pp / ’C程度の正の温度係数を有しており、トラ
ンジスタ4のベース・エミッタ間電圧は例えば−6mV
程度の負の温度係数を有している。従ってトランジスタ
3を流れる出力電流は温度変化に相乗して変化するため
、安定した動作が期待できないという問題点があった。
ース・エミッタ間電圧Vbeがほぼ一定値であるため、
トランジスタ3を流れるエミッタ電流は抵抗6の抵抗値
をR6とするとVbe/R6となりほぼ一定に保たれ、
定電流駆動が成されている。しかしながら検知回路部1
のICの内部に形成される抵抗は例゛えば数11000
pp / ’C程度の正の温度係数を有しており、トラ
ンジスタ4のベース・エミッタ間電圧は例えば−6mV
程度の負の温度係数を有している。従ってトランジスタ
3を流れる出力電流は温度変化に相乗して変化するため
、安定した動作が期待できないという問題点があった。
又定電流駆動させるためのトランジスタ4のコレクタと
アース間の寄生容量によってスイッチング時に定電流回
路が働かず、寄生容量が充電された後定電流となるため
定電流回路が働くまでに一定の遅れ時間が生じるという
問題点があった。
アース間の寄生容量によってスイッチング時に定電流回
路が働かず、寄生容量が充電された後定電流となるため
定電流回路が働くまでに一定の遅れ時間が生じるという
問題点があった。
本発明はこのような従来の無接点スイッチの出力回路の
問題点に鑑みてなされたものであって、抵抗の温度変化
を補償し温度変化があっても安定して出力部を定電流駆
動すると共に、寄生容量の影響がな(スイッチング時に
直ちに定電流駆動することができる出力回路を提供する
ことを目的とする。
問題点に鑑みてなされたものであって、抵抗の温度変化
を補償し温度変化があっても安定して出力部を定電流駆
動すると共に、寄生容量の影響がな(スイッチング時に
直ちに定電流駆動することができる出力回路を提供する
ことを目的とする。
本発明は検知スイッチ部の出力によって負荷を制御する
無接点スイッチの出力回路であって、ベースが共通接続
された第1の極性の第1.第2のトランジスタ及びその
エミッタに夫々接続され一端が共通接続される二本の抵
抗を有する電圧比較回路と、電圧比較回路の第1.第2
のトランジスタを夫々等しい電流で駆動する第1.第2
の定電流源と、電圧比較回路の抵抗の一方が直列接続さ
れた制御素子を含んで構成され、スイッチ出力によって
駆動されて電圧比較回路の抵抗比によって定まる定電流
が流れる定電流回路と、電圧比較回路の一方のトランジ
スタのコレクタ出力がベースに接続されコレクタが定電
流回路の制御素子の制御入力端に与えられる第2の極性
のトランジスタから成る駆動回路と、定電流回路に制御
入力端が接続され、負荷を駆動する出力スイッチング素
子と、番具備することを特徴とするものである。
無接点スイッチの出力回路であって、ベースが共通接続
された第1の極性の第1.第2のトランジスタ及びその
エミッタに夫々接続され一端が共通接続される二本の抵
抗を有する電圧比較回路と、電圧比較回路の第1.第2
のトランジスタを夫々等しい電流で駆動する第1.第2
の定電流源と、電圧比較回路の抵抗の一方が直列接続さ
れた制御素子を含んで構成され、スイッチ出力によって
駆動されて電圧比較回路の抵抗比によって定まる定電流
が流れる定電流回路と、電圧比較回路の一方のトランジ
スタのコレクタ出力がベースに接続されコレクタが定電
流回路の制御素子の制御入力端に与えられる第2の極性
のトランジスタから成る駆動回路と、定電流回路に制御
入力端が接続され、負荷を駆動する出力スイッチング素
子と、番具備することを特徴とするものである。
このような特徴を有する本発明によれば、温度変化があ
っても定電流回路の出力電流はトランジスタのベース・
エミッタ間電圧には無関係となる。
っても定電流回路の出力電流はトランジスタのベース・
エミッタ間電圧には無関係となる。
従って電圧比較回路の抵抗値をバランスさせておくこと
によって温度の変動に伴う抵抗値の変化の影響も直接受
けることはなくスイッチ出力によって定電流回路が定電
流駆動される。又ドライブ用トランジスタとして電圧比
較回路のトランジスタと極性の異なるトランジスタを用
いて構成しているため、寄生容量の影響をなくしスイッ
チング後直ちに定電流で定電流回路を駆動することがで
きる。従って温度変化による変動がなく、スイッチング
後大電流が流れることなく安定した出力回路を構成する
ことが可能となる。
によって温度の変動に伴う抵抗値の変化の影響も直接受
けることはなくスイッチ出力によって定電流回路が定電
流駆動される。又ドライブ用トランジスタとして電圧比
較回路のトランジスタと極性の異なるトランジスタを用
いて構成しているため、寄生容量の影響をなくしスイッ
チング後直ちに定電流で定電流回路を駆動することがで
きる。従って温度変化による変動がなく、スイッチング
後大電流が流れることなく安定した出力回路を構成する
ことが可能となる。
〔実施例の説明〕
第2図は本発明の前提となった無接点スイッチの出力回
路部を示す回路図である。本図において無接点スイッチ
の検知回路部は従来例と同様にIC化して構成されてお
り、その出力部にはスイッチ出力に応じて駆動され定電
流1slを流す定電流源20及び常に定電流1 s2.
I s3を夫々流す定電流源21.22が設けられ
る。定電流源22の一端はダイオード接続されたトラン
ジスタ23と抵抗24を介して定電流源25に接続され
る。又定電流源21の一端はトランジスタ26のコレク
タとトランジスタ27のベースに接続されており、トラ
ンジスタ26はベースがトランジスタ23と共通接続さ
れエミッタが抵抗28.29を介して接地されている。
路部を示す回路図である。本図において無接点スイッチ
の検知回路部は従来例と同様にIC化して構成されてお
り、その出力部にはスイッチ出力に応じて駆動され定電
流1slを流す定電流源20及び常に定電流1 s2.
I s3を夫々流す定電流源21.22が設けられ
る。定電流源22の一端はダイオード接続されたトラン
ジスタ23と抵抗24を介して定電流源25に接続され
る。又定電流源21の一端はトランジスタ26のコレク
タとトランジスタ27のベースに接続されており、トラ
ンジスタ26はベースがトランジスタ23と共通接続さ
れエミッタが抵抗28.29を介して接地されている。
そして図中一点鎖線で示すようにトランジスタ23と抵
抗24.トランジスタ26と抵抗28とが対称な電圧比
較回路を構成している。又トランジスタ27はコレクタ
が定電流源20に接続されエミッタが定電流源25に共
通接続されて接地される。定電流源25は定電流源20
及び22の定電流1slとIs2の電流を吸込むための
電流源である。定電流源20の一端は又トランジスタ3
0のベースに接続される。トランジスタ30は検知出力
が与えられたときに定電流駆動されるトランジスタであ
って、そのコレクタはコレクタ抵抗31を介して電源に
接続されておりエミッタは抵抗28.29の共通接続体
を介して接地される。この定電流回路が出力トランジス
タ8゜9に夫々接続されて負荷が駆動される。この無接
点スイッチの出力回路部において検知回路部から検知信
号が与えられ、定電流源20が駆動されたときにトラン
ジスタ27及び30がオンとなりトランジスタ30の定
電流回路に電流が流れる。このとき抵抗28の両端の電
圧が上昇しトランジスタ26がオフとなるためトランジ
スタ27のベース電圧が上昇してトランジスタ27がオ
ンとなり、トランジスタ30のベース電圧を下げてトラ
ンジスタ30のコレクタ・エミッタ電流を一定に制限す
るため定電流駆動となる。
抗24.トランジスタ26と抵抗28とが対称な電圧比
較回路を構成している。又トランジスタ27はコレクタ
が定電流源20に接続されエミッタが定電流源25に共
通接続されて接地される。定電流源25は定電流源20
及び22の定電流1slとIs2の電流を吸込むための
電流源である。定電流源20の一端は又トランジスタ3
0のベースに接続される。トランジスタ30は検知出力
が与えられたときに定電流駆動されるトランジスタであ
って、そのコレクタはコレクタ抵抗31を介して電源に
接続されておりエミッタは抵抗28.29の共通接続体
を介して接地される。この定電流回路が出力トランジス
タ8゜9に夫々接続されて負荷が駆動される。この無接
点スイッチの出力回路部において検知回路部から検知信
号が与えられ、定電流源20が駆動されたときにトラン
ジスタ27及び30がオンとなりトランジスタ30の定
電流回路に電流が流れる。このとき抵抗28の両端の電
圧が上昇しトランジスタ26がオフとなるためトランジ
スタ27のベース電圧が上昇してトランジスタ27がオ
ンとなり、トランジスタ30のベース電圧を下げてトラ
ンジスタ30のコレクタ・エミッタ電流を一定に制限す
るため定電流駆動となる。
ここで抵抗2日に流れる電流をIcとし、トランジスタ
23.26のベース・エミッタ電圧を夫々V be23
. V be26とする。又抵抗24.28の抵抗値
を夫々R24,R28とすると、図中鎖線で示した電圧
比較回路においては次式が成り立つ。
23.26のベース・エミッタ電圧を夫々V be23
. V be26とする。又抵抗24.28の抵抗値
を夫々R24,R28とすると、図中鎖線で示した電圧
比較回路においては次式が成り立つ。
I c =R28+ Vbe26= I s3 ・R
24+ Vbe23ここであらかじめ定電流源21.2
2の定電流Is2とIs3を等しくしておけばトランジ
スタ23゜26のベース・エミッタ電圧V be23と
V be26が等しくなり、前述の式より次式が成り立
つ。
24+ Vbe23ここであらかじめ定電流源21.2
2の定電流Is2とIs3を等しくしておけばトランジ
スタ23゜26のベース・エミッタ電圧V be23と
V be26が等しくなり、前述の式より次式が成り立
つ。
となる。従って抵抗28を流れる電圧1cはその変化分
が相殺されトランジスタのベース・エミッタ間電圧や抵
抗の温度変化を直接受けず、温度変化に対して安定な電
流とすることが可能である。
が相殺されトランジスタのベース・エミッタ間電圧や抵
抗の温度変化を直接受けず、温度変化に対して安定な電
流とすることが可能である。
しかしながらトランジスタ26のコレクタ及びトランジ
スタ27のベースとアース間に図示のように寄生容量C
dが存在する場合には、トランジスタ27をオンとする
ためにこの寄生容量Cdを充電する必要がある。従って
トランジスタ27がオンになるまで一定の遅延時間があ
り、その間は定電流源20の定電流Islが直接トラン
ジスタ30のベースに流れ込む。そのため検知信号が与
えられた直後は第3図(alに示すように定電流1sl
のhfe倍の電流が瞬時に流れることとなって定電流動
作ができないという問題がある。
スタ27のベースとアース間に図示のように寄生容量C
dが存在する場合には、トランジスタ27をオンとする
ためにこの寄生容量Cdを充電する必要がある。従って
トランジスタ27がオンになるまで一定の遅延時間があ
り、その間は定電流源20の定電流Islが直接トラン
ジスタ30のベースに流れ込む。そのため検知信号が与
えられた直後は第3図(alに示すように定電流1sl
のhfe倍の電流が瞬時に流れることとなって定電流動
作ができないという問題がある。
第1図はこのような欠点を解消した本発明による無接点
スイッチの出力回路部の一実施例を示す回路図である。
スイッチの出力回路部の一実施例を示す回路図である。
本図において第2図と同一部分は。
同一符号を用いて示している。本実施例ではトランジス
タ30を駆動するためにトランジスタ27の代わりにp
np型のトランジスタを用いて構成したものである。即
ち定電流源20の一端にはpnp型の駆動トランジスタ
32のエミッタ及びベースバイアスを与える抵抗33と
ダイオード34の直列接続体を接続し、トランジスタ3
2のコレクタを定電流トランジスタ30のベースに接続
する。
タ30を駆動するためにトランジスタ27の代わりにp
np型のトランジスタを用いて構成したものである。即
ち定電流源20の一端にはpnp型の駆動トランジスタ
32のエミッタ及びベースバイアスを与える抵抗33と
ダイオード34の直列接続体を接続し、トランジスタ3
2のコレクタを定電流トランジスタ30のベースに接続
する。
そしてトランジスタ30のベース・エミソク間にダイオ
ード35.36の直列接続体を並列に接続する。更にト
ランジスタ32のベースを電圧比較回路のトランジスタ
26のコレクタに接続しておく。尚本実施例では定電流
源25を省略することができる。
ード35.36の直列接続体を並列に接続する。更にト
ランジスタ32のベースを電圧比較回路のトランジスタ
26のコレクタに接続しておく。尚本実施例では定電流
源25を省略することができる。
次に本実施例の動作について説明する。物体検知時に定
電流源20が駆動されると定電流源よりトランジスタ3
2に電流が流れトランジスタ32及びトランジスタ30
がオン状態となる。そうすれば抵抗28の両端の電圧が
上昇しトランジスタ26をオフとする。そのためトラン
ジスタ32のベース電圧が上昇し、トランジスタ32を
オフ方向に移動させる。従ってトランジスタ30のペー
ス電圧が低下するため;・ランジスタ30も同様にして
オフ方向に動作しトランジスタ30の定電流回路を一定
の電流に保つ。このときトランジスタ26のコレクタ及
びトランジスタ32のベースとアース間に寄生容量が存
在する場合にも寄生容量は電流を制限する方向に働くた
め、第3図(blに示すようにトランジスタ30のコレ
クタ・エミッタにはスイッチング時に突発的な大電流が
流れることはなくなる。従ってトランジスタ30を流れ
る電流はスイッチング直後からほぼ一定となり出力トラ
ンジスタ8及び9を安定して駆動することが可能である
。
電流源20が駆動されると定電流源よりトランジスタ3
2に電流が流れトランジスタ32及びトランジスタ30
がオン状態となる。そうすれば抵抗28の両端の電圧が
上昇しトランジスタ26をオフとする。そのためトラン
ジスタ32のベース電圧が上昇し、トランジスタ32を
オフ方向に移動させる。従ってトランジスタ30のペー
ス電圧が低下するため;・ランジスタ30も同様にして
オフ方向に動作しトランジスタ30の定電流回路を一定
の電流に保つ。このときトランジスタ26のコレクタ及
びトランジスタ32のベースとアース間に寄生容量が存
在する場合にも寄生容量は電流を制限する方向に働くた
め、第3図(blに示すようにトランジスタ30のコレ
クタ・エミッタにはスイッチング時に突発的な大電流が
流れることはなくなる。従ってトランジスタ30を流れ
る電流はスイッチング直後からほぼ一定となり出力トラ
ンジスタ8及び9を安定して駆動することが可能である
。
尚本実施例は定電流トランジスタ30を駆動するドライ
ブ用トランジスタとしてpnρ型トランジスタ32を用
いているが、全てのトランジスタの極性を逆転したもの
を用いて溝底することも可能である。
ブ用トランジスタとしてpnρ型トランジスタ32を用
いているが、全てのトランジスタの極性を逆転したもの
を用いて溝底することも可能である。
第1図は本発明による無接点スイッチ出力回路の一実施
例を示す回路図、第2図は本発明の前提となった無接点
スイッチ出力回路の一例を示す回路図、第3図(a)及
び第3図(blは夫々第2図及び第1図の無接点スイッ
チ出力回路の定電流回路の電流特性を示す図であり、第
4図は従来の無接点スイッチの一例を示す回路図である
。 1−・−・−・検知回路部 2. 20. 21.
22. 25−・−・一定電流源 3,4,23,2
6,27゜30.32−・・−・トランジスタ 5〜
?、24゜25.28,29.31−・−・抵抗 8
. !L−・−出力トランジスタ 1 (L−−−
−−−一電源 ita、。 1 l b−−−−−−・負荷 特許出願人 立石電機株式会社 代理人 弁理士 岡本宜喜(化1名) 第2図 −−m 第3図
例を示す回路図、第2図は本発明の前提となった無接点
スイッチ出力回路の一例を示す回路図、第3図(a)及
び第3図(blは夫々第2図及び第1図の無接点スイッ
チ出力回路の定電流回路の電流特性を示す図であり、第
4図は従来の無接点スイッチの一例を示す回路図である
。 1−・−・−・検知回路部 2. 20. 21.
22. 25−・−・一定電流源 3,4,23,2
6,27゜30.32−・・−・トランジスタ 5〜
?、24゜25.28,29.31−・−・抵抗 8
. !L−・−出力トランジスタ 1 (L−−−
−−−一電源 ita、。 1 l b−−−−−−・負荷 特許出願人 立石電機株式会社 代理人 弁理士 岡本宜喜(化1名) 第2図 −−m 第3図
Claims (3)
- (1)検知スイッチ部の出力によって負荷を制御する無
接点スイッチの出力回路であって、ベースが共通接続さ
れた第1の極性の第1、第2のトランジスタ及びそのエ
ミッタに夫々接続され一端が共通接続される二本の抵抗
を有する電圧比較回路と、 前記電圧比較回路の第1、第2のトランジスタを夫々等
しい電流で駆動する第1、第2の定電流源と、 前記電圧比較回路の抵抗の一方が直列接続された制御素
子を含んで構成され、スイッチ出力によって駆動されて
前記電圧比較回路の抵抗比によって定まる定電流が流れ
る定電流回路と、 前記電圧比較回路の一方のトランジスタのコレクタ出力
がベースに接続されコレクタが前記定電流回路の制御素
子の制御入力端に与えられる第2の極性のトランジスタ
から成る駆動回路と、前記定電流回路に制御入力端が接
続され、負荷を駆動する出力スイッチング素子と、を具
備することを特徴とする無接点スイッチ出力回路。 - (2)前記第1の極性のトランジスタはnpn型トラン
ジスタであり、前記第2の極性のトランジスタはpnp
型トランジスタであることを特徴とする特許請求の範囲
第1項記載の無接点スイッチ出力回路。 - (3)前記電圧比較回路の一方のトランジスタは、ダイ
オード接続されたトランジスタであることを特徴とする
特許請求の範囲第1項記載の無接点スイッチ出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17351184A JPS6152024A (ja) | 1984-08-21 | 1984-08-21 | 無接点スイツチ出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17351184A JPS6152024A (ja) | 1984-08-21 | 1984-08-21 | 無接点スイツチ出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6152024A true JPS6152024A (ja) | 1986-03-14 |
| JPH0533569B2 JPH0533569B2 (ja) | 1993-05-19 |
Family
ID=15961880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17351184A Granted JPS6152024A (ja) | 1984-08-21 | 1984-08-21 | 無接点スイツチ出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6152024A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0497046A (ja) * | 1990-08-15 | 1992-03-30 | Kajima Corp | 耐震壁の構築方法 |
-
1984
- 1984-08-21 JP JP17351184A patent/JPS6152024A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0497046A (ja) * | 1990-08-15 | 1992-03-30 | Kajima Corp | 耐震壁の構築方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0533569B2 (ja) | 1993-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2925470B2 (ja) | 直列制御形レギュレータ | |
| US4701639A (en) | Threshold detector circuit and method | |
| JPH03119812A (ja) | 電流検出回路 | |
| JP2681001B2 (ja) | コンパレータ回路 | |
| JP2004259902A (ja) | 半導体集積回路装置 | |
| JPS62191907A (ja) | 半導体回路 | |
| JPS62128307A (ja) | 熱保護回路 | |
| JPH06180332A (ja) | 電流検出回路 | |
| JPS6152024A (ja) | 無接点スイツチ出力回路 | |
| US4758773A (en) | Switching device | |
| JP2580932Y2 (ja) | 電源異常検出回路 | |
| JP2776034B2 (ja) | 定電流回路 | |
| JPH04317580A (ja) | カレントセンスアンプリファイア | |
| JPS6152023A (ja) | 無接点スイツチ出力回路 | |
| JPH04208709A (ja) | 電圧比較用半導体装置 | |
| JPH0513064Y2 (ja) | ||
| JPH02199515A (ja) | 定電圧電源回路 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JPH0668522B2 (ja) | 電流検出回路 | |
| JPH0449585Y2 (ja) | ||
| JPH051153Y2 (ja) | ||
| JP2586732B2 (ja) | 検波回路 | |
| JPH0216293Y2 (ja) | ||
| JP3105682B2 (ja) | コンパレータ | |
| JPS61116410A (ja) | 出力トランジスタの電流制限回路 |