CN102106080B - 液晶驱动装置 - Google Patents

液晶驱动装置 Download PDF

Info

Publication number
CN102106080B
CN102106080B CN201080002159.7A CN201080002159A CN102106080B CN 102106080 B CN102106080 B CN 102106080B CN 201080002159 A CN201080002159 A CN 201080002159A CN 102106080 B CN102106080 B CN 102106080B
Authority
CN
China
Prior art keywords
voltage
mentioned
signal
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080002159.7A
Other languages
English (en)
Other versions
CN102106080A (zh
Inventor
矢熊宏司
熊谷基也
长井崇
伊东祐德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN102106080A publication Critical patent/CN102106080A/zh
Application granted granted Critical
Publication of CN102106080B publication Critical patent/CN102106080B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Abstract

本发明提供一种液晶驱动装置。涉及本发明的电压放大电路(300)由以下部件构成：输入电压生成部(302)，其根据设定值(SL)而生成输入电压(VL1)；运算放大器(303)，其对输入电压(VL1)进行放大以使输入电压(VL1)与反馈电压(VL3)一致，并生成输出电压(VL2)；反馈电阻部(304)，其通过对在一端施加的上述输出电压(VL2)与在另一端施加的基准电压(VL4)之间进行分压而生成反馈电压(VL3)；选择器控制部(305)，其根据设定值(SL)来生成选择器控制信号(SS)；和选择器(306)，其根据选择器控制信号(SS)从多个候补(GND/VR)中选择基准电压(VL4)。

Description

液晶驱动装置
技术领域
本说明书中公开的多个技术特征都是涉及可应用于液晶驱动装置(液晶驱动IC)中的各种关键技术的特征。
背景技术
(第1背景技术)
图8是表示电压放大电路的一个现有技术例的框图。如图8所示，该现有技术例的电压放大电路具有：根据设定值S生成输入电压VIN的输入电压生成部a100；对输入电压VIN进行放大以使输入电压VIN和反馈电压VFB一致，并生成输出电压VOUT的运算放大器a200；以及对在一端施加的输出电压VOUT和在另一端施加的接地电压GND之间进行分压而生成反馈电压VFB的反馈电阻部a300。
在具有上述构成的电压放大电路中，利用反馈电阻部a300设定的反馈增益α是固定的，在输入电压VIN和输出电压VOUT之间，下列公式(1)成立。
VOUT＝α×VIN...(1)
并且，作为与上述内容相关的现有技术的一个例子，可以举出专利文献1。
(第2背景技术)
图14是表示液晶显示装置的一个现有技术例的示意图。该现有技术例的液晶显示装置由液晶驱动装置b100和TFT(Thin Film Transistor)方式的液晶显示面板b200构成。
液晶驱动装置b100是在液晶显示面板b200的驱动时，进行向x列的液晶元件施加的输出信号O(k)(其中，k＝1、2、...、x、以下相同)的极性反相控制的半导体装置，通过将数字/模拟转换器E1(k)以及F1(k)、源极放大器E2(k)以及F2(k)、P沟道型MOS(Metal Oxide Semiconductor)场效应晶体管E3(k)以及F4(k)、N沟道型MOS场效应晶体管E4(k)以及F3(k)、和静电保护二极管E5(k)以及F5(k)集成化而形成。
图15是表示液晶驱动装置b100所进行的极性反相控制的一个现有技术例的时序图，从图的上方按顺序分别表述了：输出信号O(k)的电压电平、RGB的选择状态、输出信号O(k)的极性状态(正极性(POS)帧或负极性(NEG)帧)、晶体管E3(k)的栅极电压、晶体管E4(k)的栅极电压、晶体管F3(k)的栅极电压、以及晶体管F4(k)的栅极电压。
如图15所示，在正极性帧(时刻t21～t22)中，晶体管E3(k)被导通，晶体管F3(k)被截止。即，作为输出信号O(k)，选择利用源极放大器E2(k)生成的正极性的模拟信号。另一方面，在负极性帧(时刻t22～t23)中，晶体管E3(k)被截止，晶体管F3(k)被导通。即，作为输出信号O(k)，选择利用源极放大器F2(k)生成的负极性的模拟信号。
如果是这种进行输出信号O(k)的极性反相控制的构成，则由于不对液晶元件持续地施加一个方向的电压，因此，可以抑制液晶元件的退化。
另外，在使输出信号O(k)从正极性反相为负极性的时刻(时刻t22)，在晶体管E3(k)被截止之后，晶体管F3(k)被导通，并且只在规定的导通期间Ton内晶体管F4(k)被导通；在使输出信号O(k)从负极性反相为正极性的时刻(时刻t21，t23)，在晶体管F3(k)被截止之后，晶体管E3(k)被导通，并只在规定的导通期间Ton内晶体管E4(k)被导通。
通过这样做，在进行输出信号O(k)的极性反相时，如果是将输出信号O(k)暂时设定成接地电压GND的构成，则可以将在输出信号O(k)的极性反相时产生的电位差抑制得很小，并降低液晶元件的驱动电流。
此外，在图15中，虽然晶体管E4(k)以及F4(k)的导通期间Ton都被夸张地描述成很长，但是在实际的设定中，例如，只要设置成输出信号O(k)从正电源电压VDD或负电源电压VEE成为接地电压GND为止所需要的期间即可，晶体管E4(k)以及F4(k)的导通期间Ton与1帧期间相比为十分短的期间。
作为与上述内容相关的现有技术的一个例子，可以举出属于本申请申请人的专利文献2。
(第3背景技术)
图27是表示电源电路的一个现有技术例的电路框图。该现有技术例的电源电路c100具有：驱动控制部c101、逻辑与运算器c102、输出晶体管c103、电感器c104、二极管c105以及电容器c106，并且，该电源电路c100是通过利用驱动控制部c101的输出反馈控制而使输出晶体管c103导通/截止，从而从输入电压Vin生成所希望的输出电压Vout的降压型的开关式稳压器。
并且，该现有技术例的电源电路c100具有根据从外部输入的外部复位信号RO强制性地使输出晶体管c103成为截止状态的功能。更具体讲，在该现有技术例的电源电路c100中，当外部复位信号RO被设为低电平(复位逻辑)时，与驱动控制部c101的输出信号无关，输出晶体管c103的栅极信号被固定为低电平，并强制性地使输出晶体管c103成为截止状态。
并且，作为与上述内容相关的现有技术例的一个例子，可以举出专利文献3。
(第4背景技术)
近年来，在用于便携式电话、数字相机、PDA(Personal Digital/DataAssistant)、便携式游戏机、汽车导航仪以及汽车音响等的小型液晶显示装置的领域中，为了实现电池的长寿命化，液晶驱动装置(液晶驱动IC)的低消耗功率化的需求越来越强烈。
(第5背景技术)
图36A以及图36B是分别表示包含在液晶驱动装置中的公共电压生成电路的第1现有技术例以及第2现有技术例的电路图。两图的公共电压生成电路e100都具有P沟道型MOS(Metal Oxide Semiconductor)场效应晶体管e101、N沟道型MOS场效应晶体管e102以及e103、和控制部e104，以便在液晶显示面板的驱动时，能任意地切换将对形成液晶显示面板的所有液晶元件共同施加的公共电压VCOM进行极性反相的构成(即AC驱动型)和将公共电压VCOM维持为固定值的构成(即DC驱动型)。
晶体管e101连接于公共电压VCOM的输出端和第1电压VCOMAC_H(AC驱动时的公共电压VCOM的高电平电压)的施加端之间，且根据来自控制部e104的控制信号被导通/截止。
晶体管e102连接于公共电压VCOM的输出端和第2电压VCOMAC_L(AC驱动时的公共电压VCOM的低电平电压)的施加端之间，且根据来自控制部e104的控制信号被导通/截止。
晶体管e103连接于公共电压VCOM的输出端和第3电压VCOMDC(DC驱动时的公共电压VCOM)的施加端之间，且根据来自控制部e104的控制信号被导通/截止。
并且，在现有技术的液晶驱动装置e100中，晶体管e102以及e103的背栅极都与第2电压VCOMAC_L的施加端或第3电压VCOMDC的施加端固定地连接(参照图36A以及图36B)。
(第6背景技术)
图39是表示公共电压生成电路的一个现有技术例的电路框图，该公共电压生成电路生成对形成液晶显示面板的所有液晶元件共同施加的公共电压VCOM。该现有技术例的公共电压生成电路f100具有：在液晶显示面板的驱动时，为了进行公共电压VCOM的极性反相控制，设置成采用放大器f101使公共电压VCOM的电压电平在第1电压VCOMH和第2电压VCOML(其中，VCOMH＞VCOML)之间脉冲驱动的构成(即AC驱动型)(关于公共电压VCOM的情况参照图40)。
专利文献1：JP特开2007-34506号公报
专利文献2：国际公开第2006/075768号公报
专利文献3：JP特开2006-163814号公报
(第1技术问题)
在反馈增益α是固定的现有技术例的电压放大电路(参照上述图8)中，为了生成更高的输出电压VOUT，必然需要更高的输入电压VIN。但是，在输入电压生成部a100中，在不能生成超过电源电压VR的输入电压Vin的情况下，输出电压VOUT的上限值成为被限制成电源电压VR的形式。
另一方面，如果将反馈增益α设定得高，则能够在将输入电压Vin控制在很低的情况下生成高的输出电压VOUT。但是，如果将反馈增益α设定得高，则在需要生成低的输出电压VOUT(接地电压GND附近)的情况下，如果不将输入电压VIN降得极低，则对于接地电压GND的波动或噪声等，工作会变得不稳定。
并且，作为上述第1技术问题的解决手段，可考虑采用根据设定值S对反馈增益α进行可变控制的构成。但是，如果采用这种构成，则有可能会导致部件数量的增加或控制的复杂化。
本说明书中公开的第1技术特征的目的是：鉴于本申请发明人所发现的上述第1技术问题，提供一种能够从可变区域受到限制的输入电压中稳定地生成具有所希望的可变区域的输出电压的电压放大电路、和使用这种电压放大电路的灰阶电压生成电路以及像素驱动装置。
(第2技术问题)
在上述图14所示的现有技术例的液晶驱动装置b100中，对于输出输出信号O(k)的所有外部端子T(k)，设置了静电保护二极管E5(k)以及F5(k)，因而导致液晶驱动装置b100的大型化(芯片面积增大)。
另外，在上述现有技术的液晶驱动装置b100中，在极性反相用的晶体管E3(k)以及F3(k)的外部端子一侧设置了用于电荷共享(charge share)(用于GND短路)的晶体管E4(k)以及F4(k)。因此，不仅晶体管E3(k)以及F3(k)，在晶体管E4(k)以及F4(k)的栅极-源极之间也施加非常大的电位差(最大为VDD-VEE)，因此，必须使用元件尺寸大的高耐压元件(例如20V耐压元件)，从而导致液晶驱动装置b100的大型化(芯片面积增大)。
本说明书中公开的第2技术特征的目的是：鉴于本申请发明人发现的上述第2技术问题，提供一种能够实现装置的小型化的液晶驱动装置以及使用这种液晶驱动装置的液晶显示装置。
(第3技术问题)
如果是上述图27所示的现有技术例的电源电路c100，则通过在接入电源时将外部复位信号RO设为低电平，从而即使在驱动控制部c101的输出信号为逻辑不确定的状态下，也能将输出晶体管c103的栅极信号固定为低电平，因此，能够强制性地使输出晶体管c103为截止状态，将生成意想不到的过电流的情形防患于未然。
但是，在上述现有技术例的电源电路c100中，当由于某些异常情况而在接入电源时外部复位信号RO成为高电平时，处于逻辑不确定的状态下的驱动控制部c101的输出信号会被作为输出晶体管c103的栅极信号而输入。因此，在驱动控制部c101的输出信号为高电平的情况下，输出晶体管c103成为导通状态，有可能生成意想不到的过电流。
本说明书中公开的第3技术特征的目的是：鉴于本申请发明人发现的上述第3技术问题，提供一种能够防止接入电源时的过电流的电源电路以及使用该电源电路的液晶驱动装置。
(第4技术问题)
现有技术的液晶驱动装置在通过液晶显示面板而输出影像的期间，一直将所有的内部电路维持在工作状态，因此，在低消耗功率化这一点上，如何降低液晶驱动装置工作时所消耗的功率一直是技术开发的焦点。
另外，现有技术的液晶驱动装置具有如下构成，即：在停止其工作时，为了不在液晶显示面板上留下不必要的影像，将蓄积在输出电容器中的电荷进行放电。因此，在现有技术的液晶驱动装置中，不能在维持液晶显示面板的影像输出状态的情况下停止液晶驱动装置的工作。
本说明书中公开的第4技术特征的目的是：鉴于本申请发明人所发现的上述第4技术问题，提供一种通过在维持影像输出状态的情况下停止自身的工作从而能够实现低消耗功率化的液晶驱动装置。
(第5技术问题)
在上述图36A以及图36B所示的公共电压生成电路e100中，如上所述，晶体管e102以及e103的背栅极都与第2电压VCOMAC_L的施加端或第3电压VCOMDC的施加端固定地连接。因此，在上述现有技术的公共电压生成电路e100中，由于晶体管e102以及e103的背栅极的连接目标必须总是电路系统中的最低电位的关系，因此，第2电压VCOMAC_L与第3电压VCOMDC的电位关系已经被决定，从而产生损害液晶驱动装置e100的通用性的问题。
即，如图36A所示，在将晶体管e102以及e103的背栅极都与第2电压VCOMAC_L的施加端连接的情况下，为了使VCOMAC_H＞VCOMDC＞VCOMAC_L这一电位关系成立，必须设定第1电压VCOMAC_H、第2电压VCOMAC_L以及第3电压VCOMDC。另外，在将晶体管e102以及e103的背栅极都与第3电压VCOMDC的施加端连接的情况下，为了使VCOMAC_H＞VCOMAC_L＞VCOMDC这一电位关系成立，必须设定第1电压VCOMAC_H、第2电压VCOMAC_L以及第3电压VCOMDC。
并且，虽然如果将晶体管e102以及e103的背栅极都与比第1电压VCOMAC_H、第2电压VCOMAC_L以及第3电压VCOMDC还低的第4电压VEE的施加端连接，则能解决上述问题，但在采用这种构成的情况下，对晶体管e102以及e103所要求的元件耐压变大，因此会产生芯片尺寸大型化的问题。
本说明书中公开的第5技术特征的目的是：鉴于本申请发明人所发现的上述第5技术问题，提供一种控制芯片尺寸的大型化，并具有很高通用性的公共电压生成电路以及使用该公共电压生成电路的液晶驱动装置。
(第6技术问题)
在上述图39所示的公共电压生成电路f100中，在液晶元件的驱动时，进行液晶元件附带的元件电容Clcd的充放电。但是，在上述具有现有技术的构成的公共电压生成电路f100中，由于在元件电容Clcd的放电时放掉了所有的电荷，所以，当元件电容Clcd的充电时必须重新开始进行新电荷的蓄积。因此，在上述具有现有技术的构成的公共电压生成电路f100中，随着元件电容Clcd的充放电所消耗的功率在消耗功率中占很大的比例。
本说明书中公开的第6技术特征的目的是：鉴于本申请发明人所发现的上述第6技术问题，提供一种可抑制随着元件电容的充放电所消耗的功率的液晶驱动装置。
发明内容
(解决第1技术问题的手段)
为了解决上述第1技术问题，涉及第1技术特征的电压放大电路是由以下部件构成(第1-1结构)：输入电压生成部，其根据设定值而生成输入电压；运算放大器，其对上述输入电压进行放大以使上述输入电压与反馈电压一致，并生成输出电压；反馈电阻部，其对在一端施加的上述输出电压与在另一端施加的基准电压之间进行分压而生成上述反馈电压；选择器控制部，其根据上述设定值而生成选择器控制信号；和选择器，其根据上述选择器控制信号，从多个候补中选择上述基准电压。
并且，在由上述第1-1结构构成的电压放大电路中，上述选择器在上述设定值为规定值以上时选择第1基准电压；在上述设定值小于上述规定值时选择比上述第1基准电压高的第2基准电压，上述输入电压生成部可以具有以下结构(第1-2结构)，即，以在上述设定值的整个可变区域内，上述输出电压相对于上述设定值进行线性变化的方式生成上述输入电压。
另外，由上述第1-1或第1-2的结构构成的电压放大电路可以具有以下结构(第1-3结构)，即，具有第2选择器，该第2选择器根据上述选择器控制信号，从多个候补中选择应该提供给上述反馈电阻部的修整表；上述反馈电阻部根据由上述第2选择器所选择的修整表，对自身的分压比进行微调。
另外，由上述第1-3的结构构成的电压放大电路可以具有以下结构(第1-4结构)，即，还具有：非易失性存储器，其非易失性地存储成为由上述第2选择器所选择的选择候补的多个修整表；和多个寄存器，分别保存在上述电压放大电路的启动时从上述非易失性存储器中读出的上述多个修整表。
另外，由上述第1-3或第1-4的结构构成的电压放大电路可以具有以下结构(第1-5结构)，即，上述第2选择器在上述设定值为上述规定值以上时选择第1修整表；在上述设定值不到规定值时选择第2修整表。
另外，涉及第1技术特征的灰阶电压生成电路具有以下结构(第1-6结构)，即，具有：电阻梯，其对在一端施加的上限电压与在另一端施加的下限电压之间进行分压而生成多个灰阶电压；和电压放大电路，其由将上述输出电压作为上述下限电压输出的上述第1-1～第1-5的任意一种结构构成。
另外，涉及第1技术特征的像素驱动装置具有以下结构(第1-7结构)，即，具有：数字/模拟转换器，其将数字像素信号转换为模拟像素信号后提供给像素；和灰阶电压生成电路，其由向上述数字/模拟转换器提供上述多个灰阶电压的上述第1-6的结构构成。
(解决第2技术问题的手段)
为了解决上述第2技术问题，涉及第2技术特征的液晶驱动装置具有如下结构(第2-1结构)，即，该液晶驱动装置集成了：第1放大器，其在基准电压与高于上述基准电压的第1电源电压之间被驱动；第2放大器，其在上述基准电压与低于上述基准电压的第2电源电压之间被驱动；第1开关，其被连接在第1放大器的输出端与第1外部端子之间；和第2开关，其被连接在第2放大器的输出端与第1外部端子之间，并且，上述液晶驱动装置通过使第1开关与第2开关互补性地接通/断开来进行从第1外部端子向液晶元件施加的输出信号的极性反相控制，并且，上述液晶驱动装置还集成了：第3开关，其被连接在第1放大器的输出端与上述基准电压的施加端之间；和第4开关，其被连接在第2放大器的输出端与上述基准电压的施加端之间，上述液晶驱动装置，在将第1开关从接通切换至断开时，在将第1开关设置为断开之前，仅以规定期间接通第3开关；在将第2开关从接通切换至断开时，在将第2开关设置为断开之前，仅以规定期间接通第4开关。
并且，在由上述第2-1的结构构成的液晶驱动装置中可以具有以下结构(第2-2结构)，即，第1开关以及第2开关都是场效应晶体管，在第1开关以及第2开关各自的源极-背栅极之间寄生的体二极管被沿用为第1外部端子的静电保护二极管。
另外，由上述第2-1或第2-2的结构构成的液晶驱动装置可以具有以下结构(第2-3的结构)，即，还集成有：第5开关，其被连接在第1放大器的输出端与第2外部端子之间；和第6开关，其被连接在第2放大器的输出端与第2外部端子之间，并且，上述液晶驱动装置通过使第1开关与第5开关、以及第2开关与第6开关分别互补性地接通/断开，从而以与从第1外部端子向液晶元件施加的输出信号相反的极性进行从第2外部端子向液晶元件施加的输出信号的极性反相控制。
另外，由上述第2-3的结构构成的液晶驱动装置可以具有以下结构(第2-4的结构)，即，第5开关以及第6开关都是场效应晶体管，在第5开关以及第6开关各自的源极-背栅极之间寄生的体二极管被沿用为第2外部端子的静电保护二极管。
另外，由上述第2-2或第2-4的结构构成的液晶驱动装置可以具有以下结构(第2-5的结构)，即，上述场效应晶体管具有漏极区域；和在上述漏极区域的两侧分开设置且都与第1外部端子连接的第1源极区域以及第2源极区域。
另外，在由上述第2-5的结构构成的液晶驱动装置中可以具有以下结构(第2-6结构)，即，上述场效应晶体管还具有以包围上述漏极区域、第1源极区域以及第2源极区域的方式所形成的背栅极的接触区域。
另外，在上述由第2-6的结构构成的液晶驱动装置中，可以具有以下结构(第2-7的结构)，即，上述漏极区域、第1源极区域以及第2源极区域形成为与上述背栅极的接触区域分别相隔2～4μm的距离。
另外，涉及第2技术特征的液晶显示装置具有：包括由上述第2-1～第2-7的结构中的任意一种结构构成的液晶驱动装置和液晶显示面板的结构(第2-8的结构)。
(解决第3技术问题的手段)
为了解决上述第3技术问题，涉及第3技术特征的电源电路具有以下结构(第3-1的结构)，即，具有：反馈控制电路，其生成输出晶体管的反馈控制信号，以便根据输入电压生成所希望的输出电压；和复位电路，其至少从接入电源时刻开始到经过规定的期间为止，强制性地使上述输出晶体管处于截止的状态。
并且，在由上述第3-1的结构构成的电源电路中可以具有以下结构(第3-2结构)，即，上述复位电路具有至少从接入电源时刻开始到经过上述规定时间为止，生成成为复位逻辑的通电复位信号的通电复位部，当上述通电复位信号是复位逻辑时，禁止与上述反馈控制信号相应的上述输出晶体管的导通/截止控制，强制性地使上述输出晶体管处于截止状态。
另外，在由上述第3-2的结构构成的电源电路中可以具有以下结构(第3-3的结构)，即，上述复位电路具有内部复位信号生成部，该内部复位信号生成部生成内部复位信号，该内部复位信号在上述通电复位信号和外部复位信号的至少一方是复位逻辑时成为复位逻辑，只在双方是复位解除逻辑时才成为复位解除逻辑，当上述内部复位信号是复位逻辑时，禁止与上述反馈控制信号相应的上述输出晶体管的导通/截止控制，强制性地使上述输出晶体管处于截止状态，而当上述内部复位信号是复位解除逻辑时，允许与上述反馈控制信号相应的上述输出晶体管的导通/截止控制。
另外，在由上述第3-2或第3-3的结构构成的电源电路中可以具有以下的结构(第3-4的结构)，即，上述通电复位部具有：电源监视部，其生成表示从接通电源时开始是否已经过上述规定的期间的电源监视信号；和通电复位信号生成部，其在经过上述规定的期间之前，根据上述电源监视信号将上述通电复位信号维持为复位逻辑，而在经过上述规定的期间之后，根据控制上述反馈控制电路的工作可否的启用信号，控制上述通电复位信号的复位解除的可否。
另外，在由上述第3-4的结构构成的电源电路中可以具有以下的结构(第3-5的结构)，即，上述通电复位信号生成部具有：锁存部，其按照时钟信号的每个脉冲读取上述启用信号并作为锁存输出信号，而在经过上述规定时间之前，根据上述电源监视信号，将上述锁存输出信号复位为禁用逻辑；和逻辑门，其生成上述通电复位信号，该通电复位信号在上述启用信号和上述锁存输出信号的至少一方是禁用逻辑时成为复位逻辑，只在双方是启用逻辑时才成为复位解除逻辑。
另外，在由上述第3-5的结构构成的电源电路中可以具有上述锁存部与多个触发器以串联方式连接而成的结构(第3-6的结构)。
另外，在由上述第3-5或第3-6的结构构成的电源电路中可以具有以下的结构(第3-7的结构)，即，在上述电源电路工作期间，上述时钟信号被连续地输入给上述锁存部。
另外，在由上述第3-1～第3-7中的任意结构构成的电源电路中具有多个上述反馈控制电路共享上述复位电路的结构(第3-8的结构)。
另外，涉及第3技术特征的液晶驱动装置具有以下结构(第3-9的结构)，即，还具有由上述第3-1～第3-8的任意结构构成的电源电路，且使用上述电源电路的输出电压进行液晶显示面板的驱动控制。
(解决第4技术问题的手段)
为了解决上述第4技术问题，涉及第4技术特征的液晶驱动装置具有以下结构(第4-1的结构)，即，该液晶驱动装置还具有：放大器，其在第1期间处于启动状态并生成针对液晶元件的输出电压，在第2期间处于输出高阻抗状态；和电容器，其对在上述第1期间生成的上述输出电压进行保持。
(解决第5技术问题的手段)
为了解决上述第5技术问题，涉及第5技术特征的公共电压生成电路具有以下结构(第5-1的结构)，即，上述公共电压生成电路具有：P沟道型场效应晶体管，其被连接在第1电压的施加端与公共电压的输出端之间；第1N沟道型场效应晶体管，其被连接在比上述第1电压低的第2电压的施加端与上述公共电压的输出端之间；第2N沟道型场效应晶体管，其被连接在比上述第1电压低的第3电压的施加端与上述公共电压的输出端之间；选择器，其选择上述第2电压的施加端和上述第3电压的施加端的一方作为上述第1N以及第2N沟道型场效应晶体管的各背栅极的连接目标；和背栅极控制部，其根据上述第2电压与上述第3电压的电位关系来控制上述开关。
(解决第6技术问题的手段)
为了解决上述第6技术问题，涉及第6技术特征的液晶驱动装置具有以下结构(第6-1的结构)，即，该液晶驱动装置还具有用于在将液晶元件的元件电容放电时对蓄积在上述元件电容中的一部分电荷进行储存的储能用电容器，在对上述液晶元件的元件电容进行充电时，将储存在上述储能用电容器中的电荷的一部分再次用于上述元件电容的充电。
(发明效果)
通过对本说明书中所公开的多个技术特征分别单独实施，或进行任意的组合后实施，能提高液晶驱动装置(液晶驱动IC)的产品价值。
附图说明
图1是表示涉及第1技术特征的液晶驱动装置的一个实施方式的框图。
图2是表示灰阶电压生成电路a10的第1构成例的框图。
图3是表示上限电压设定值SH与输入电压VH1以及输出电压VH2的关系的图。
图4是表示下限电压设定值SL与输入电压VL1以及输出电压VL3的关系的图。
图5是用于说明在VL4切换时产生的问题(线性崩溃)的图。
图6是表示灰阶电压生成电路a10的第2构成例的框图。
图7是用于说明TL1，TL2切换控制的效果(线性维持)的图。
图8是表示电压放大电路的一个现有技术例的框图。
图9是表示涉及第2技术特征的液晶显示装置的第1实施方式的示意图。
图10是表示液晶驱动装置b1进行的极性反相控制的一个例子的时序图。
图11A是表示晶体管A3(k)的布局例的上表面图。
图11B是晶体管A3(k)的γ-γ’剖面图。
图12A是表示晶体管B3(k)的布局例的上表面图。
图12B是晶体管B3(k)的δ-δ’剖面图。
图13是表示涉及第2技术特征的液晶显示装置的第2实施方式的示意图。
图14是表示液晶显示装置的一个现有技术例的示意图。
图15是表示极性反相控制的一个现有技术例的时序图。
图16是表示涉及第3技术特征的液晶显示装置的构成例的框图。
图17是表示电源电路c10的构成例的电路框图。
图18是表示驱动控制部X1的构成例的电路框图。
图19是用于说明驱动控制部X1的工作的时序图。
图20是表示时基误差(jitter)取消部X2的构成例的电路框图。
图21是用于说明时基误差取消部X2的工作的时序图。
图22是表示过电压检测电路X31的构成例的电路框图。
图23是表示通电复位部Z2的构成例的电路框图。
图24是用于说明通电复位部Z2的工作的时序图。
图25是用于说明触发器多段化的意义的时序图。
图26是用于说明触发器更新处理的意义的时序图。
图27是表示电源电路的一个现有技术例的电路框图。
图28是表示适用本发明的液晶显示装置的整体构成的框图。
图29是表示源极驱动电路xA3的一个构成例的框图。
图30是表示源极驱动部xB9的一个构成例的框图。
图31是表示源极驱动部xB9的周边结构的框图。
图32是表示涉及第4技术特征的液晶驱动装置的构成例的电路框图。
图33是用于说明公共电压VCOM的生成工作的图表。
图34是用于说明公共电压VCOM的生成工作的时序图。
图35是表示涉及第5技术特征的液晶驱动装置的构成例的电路框图。
图36A是表示公共电压生成电路的第1现有技术例的电路框图。
图36B是表示公共电压生成电路的第2现有技术例的电路框图。
图37是表示涉及第6技术特征的液晶驱动装置的构成例的电路框图。
图38是用于说明公共电压VCOM的生成工作的时序图。
图39是表示公共电压生成电路的一个现有技术例的电路框图。
图40是表示现有技术中的公共电压VCOM的工作情况的波形图。
具体实施方式
(关于整体构成)
首先，关于适用本发明(后面要提到的各种技术特征)的液晶显示装置或液晶驱动装置(液晶驱动IC)的整体结构，参照附图进行详细说明。
图28是表示适用本发明的液晶显示装置的整体构成的框图。如图28所示，本构成例的液晶显示装置(或已安装它的便携式电话终端等的应用)具有：液晶显示面板xA1；多路复用器xA2；和源极驱动电路xA3；栅极驱动电路xA4；外部DC/DC转换器xA5；MPU(Micro Processing Unit)xA6；和影像源极xA7。
液晶显示面板xA1是使用根据从源极驱动电路xA3通过多路复用器xA2所提供的显示数据(模拟电压信号)的电压值而使光透过率发生变化的液晶元件作为像素的TFT(Thin Film Transistor)方式的影像输出单元。
多路复用器xA2通过根据从源极驱动电路xA3输入的定时信号，将从源极驱动电路xA3输出的n系统的显示数据分别分配给z系统(z是1以上的整数)，从而生成(n×z)系统的显示数据，并将该显示数据提供给液晶显示面板xA1。
源极驱动电路xA3将从影像源极xA7输入的数字形式的显示数据转换成模拟形式的显示数据(模拟电压信号)，并通过多路复用器xA2将该模拟形式的显示数据提供给液晶显示面板xA1的各像素(正确地讲，与液晶显示面板xA1的各像素连接的有源元件的源极端子)。另外，源极驱动电路xA3具有：从MPUxA6接收命令等的输入的功能；向液晶显示装置各部(多路复用器xA2等)提供功率的功能；进行液晶显示装置各部(多路复用器xA2、栅极驱动电路xA4和外部DC/DC转换器xA5)的定时控制的功能；以及向液晶显示面板xA1提供公共电压的功能。
栅极驱动电路xA4根据从源极驱动电路xA3输入的定时信号进行液晶显示面板xA1的垂直扫描控制。
外部DC/DC转换器xA5根据从源极驱动电路xA3输入的定时信号生成栅极驱动电路xA4的驱动所需的电源电压。
MPUxA6是总体控制安装了液晶显示装置的设备整体的主体，并针对源极驱动电路xA3，提供各种命令或时钟信号、以8种颜色显示模式使用的简易显示数据等。
影像源极xA7针对源极驱动电路xA3，提供以通常显示模式使用的显示数据或时钟信号。
图29是表示源极驱动电路xA3的一个构成例的框图。源极驱动电路xA3是一种半导体装置(即源极驱动IC)，其具有：MPU接口xB1；命令解码器xB2；数据寄存器xB3；部分显示数据用RAM(Ranom AccessMemory)xB4；数据控制部xB5；显示数据接口xB6；图像处理部xB7；数据锁存部xB8；源极驱动部xB9；OTPROM(One Time Programmable ReadOnly Memory)xB10；控制用寄存器xB11；地址计数器(RAM控制器)xB12；定时生成器xB13；振荡器xB14；公共电压生成部xB15；多路复用器用定时生成器xB16；栅极驱动器用定时生成器xB17；外部DC/DC用定时生成器xB18；以及液晶显示装置用电源电路xB19。
MPU接口xB1在与MPUxA6之间进行各种命令或时钟信号、以8种颜色显示模式使用的简易显示数据等的交换。
命令解码器xB2进行经由MPU接口xB1获取到的命令或简易显示数据等的解码处理。
数据寄存器xB3将经由MPU接口xB1获取到的各种设定数据或从OTPROMxB10读出的初始设定数据暂时保存。
部分显示数据用RAMxB4作为简易显示数据的展开目标而使用。
数据控制部xB5进行在部分显示数据用RAMxB4中所展开的简易显示数据的引导控制。
显示数据接口xB6在与影像源极xA7之间进行以通常显示模式使用的显示数据或时钟信号的交换。
图像处理部xB7针对经由显示数据接口xB6输入的显示数据，实施规定的图像处理(亮度动态范围修改或颜色修改、各种噪声的除去修改等)。
数据锁存部xB8将经由图像处理部xB7输入的显示数据或经由数据控制部xB5输入的简易显示数据锁存。
源极驱动部xB9根据经由数据锁存部xB8输入的显示数据或简易显示数据进行液晶显示面板xA1的驱动控制。
OTPROMxB10将应该保存在数据寄存器xB3的初始设定数据非易失性地保存。并且，在OTPROMxB10中只能进行1次数据写入。
控制用寄存器xB11将由命令解码器xB2获取到的命令或简易显示数据等暂时保存。
地址计数器xB12根据由定时生成器xB13生成的定时信号，将暂时保存在控制用寄存器xB11中的简易显示数据读出，并将其写入部分显示数据用RAMxB4。
定时生成器xB13根据从振荡器xB14输入的内部时钟信号生成整个液晶显示装置的同步控制所需的定时信号，提供给源极驱动电路xA3的各部分(数据锁存部xB8、地址计数器xB12、公共电压生成部xB15、多路复用器用定时生成器xB16、栅极驱动器用定时生成器xB17、外部DC/DC用定时生成器xB18、以及液晶显示装置用电源电路xB19)。
振荡器xB14生成规定频率的内部时钟信号，并将其提供给定时生成器xB13。
公共电压生成部xB15根据从定时生成器xB13输入的定时信号生成公共电压，并将该公共电压提供给液晶显示面板xA1。
多路复用器用的定时生成器xB16根据从定时生成器xB13输入的定时信号生成多路复用器用的定时信号，并将该信号提供给多路复用器xA2。
栅极驱动器用定时生成器xB17根据从定时生成器xB13输入的定时信号生成栅极驱动器用定时信号，并将该信号提供给栅极驱动电路xA4。
外部DC/DC用定时生成器xB18根据从定时生成器xB13输入的定时信号生成外部DC/DC用的定时信号，并将该信号提供给外部DC/DC转换器xA5。
液晶显示装置用电源电路xB19根据从定时生成器xB13输入的定时信号生成液晶显示装置用的电源电压(例如，正电源电压VSP和负电源电压VSN)，并将该电压提供给液晶显示装置的各部分(多路复用器xA2、栅极驱动电路xA4以及源极驱动部xB9)。并且，作为液晶显示装置用电源电路xB19能使用开关式稳压器等。
图30是表示源极驱动部xB9的一个构成例的框图。如图所示，本构成例的源极驱动部xB9在液晶显示面板xA1的驱动时，进行向液晶元件施加的输出信号的极性反相控制，并具有：电平移位电路xC1(1)～xC1(n)；数字/模拟转换电路xC2(1)～xC2(n)；源极放大电路xC3(1)～xC3(n)；极性反相控制用通路开关器xC4(1)～xC4(n)；8种颜色显示模式用通路开关器xC5(1)～xC5(n)；输出端子xC6(1)～xC6(n)；电阻梯xC7；选择器xC8～xC11；放大器xC12～xC15；第1灰阶电压生成部xC16，第2灰阶电压生成部xC17，以及输出电容器xC18～xC21。
电平移位电路xC1(1)～xC1(n)分别将从数据锁存部xB8输入的m比特的显示数据进行电平移位而向后级传递。具体而言，奇数列的电平移位电路xC1(i)(i＝1，3，5，...(n-1)，以下也相同)是将输入信号转换成在接地电位与正电位之间被脉冲驱动的输出信号的正极性的电平移位电路。另一方面，偶数列的电平移位电路xC1(j)(j＝(i+1)＝2，4，6，...n，以下也相同)是将输入信号转换成在接地电位与负电位之间被脉冲驱动的输出信号的负极性的电平移位电路。并且，电平移位电路xC1(1)～xC1(n)是将m个的电平移位电路并联连接的，以便可以分别并行地接收m比特的显示数据。
数字/模拟转换电路xC2(1)～xC2(n)将分别经由电平移位电路xC1(1)～xC1(n)输入的m比特的显示数据转换成模拟信号并输出。
具体而言，奇数列的数字/模拟转换电路xC2(i)在接地电位与正电位之间被驱动，并将数字形式的显示数据转换成模拟形式的显示数据(正极性电压)。并且，从第1灰阶电压生成部xC16向数字/模拟转换电路xC2(i)输入2m灰阶的第1灰阶电压(正极性)。即，由数字/模拟转换电路xC2(i)生成的模拟形式的显示数据成为根据从电平移位电路xC1(i)输入的数字形式的显示数据(m比特)而选择了2m灰阶的第1灰阶电压(正极性)中的任意一个的数据。
另一方面，偶数列的数字/模拟转换电路xC2(j)在接地电位与负电位之间被驱动，并将数字形式的显示数据转换成模拟形式的显示数据(负极性电压)。并且，从第2灰阶电压生成部xC17向数字/模拟转换电路xC2(j)输入2m灰阶的第2灰阶电压(负极性)。即，由数字/模拟转换电路xC2(j)生成的模拟形式的显示数据成为根据从电平移位电路xC1(j)输入的数字形式的显示数据(m比特)而选择了2m灰阶的第2灰阶电压(负极性)中的任意一个的数据。
源极放大电路xC3(1)～xC3(n)将在数字/模拟转换电路xC2(1)～xC2(n)分别生成的模拟形式的显示数据放大并向后级输出。具体而言，奇数列的源极放大电路xC3(i)在接地电位和正电位之间被驱动，且增强从数字/模拟转换电路xC2(i)输入的显示数据(正极性信号)的电流能力并向后级进行输出。另一方面，偶数列的源极放大电路xC3(j)在接地电位和负电位之间被驱动，且增强从数字/模拟转换电路xC2(j)输入的显示数据(负极性信号)的电流能力并向后级进行输出。
极性反相控制用通路开关器xC4(1)～xC4(n)在彼此相邻的输出端子xC6(i)和输出端子xC6(j)之间，为了分别各共享1组正极性电路(xC1(i)～xC3(i))及负极性电路(xC1(j)～xC3(j))，而对源极放大电路xC3(i)以及xC3(j)与输出端子xC6(i)以及xC6(j)的连接关系进行切换。
例如，在第1帧中，进行极性反相控制用通路开关器xC4(1)～xC4(n)的接通/断开控制，以便将源极放大电路xC3(i)与输出端子xC6(i)连接，并且将源极放大器xC3(j)与输出端子xC6(j)连接。通过进行这种开关控制，在第1帧中，选择在奇数列的源极放大器xC3(i)生成的正极性的模拟信号作为从奇数列的输出端子xC6(i)向液晶元件输出的输出信号；选择在偶数列的源极放大器xC3(j)生成的负极性的模拟信号作为从偶数列的输出端子xC6(j)向液晶元件输出的输出信号。
接下来，在紧接着第1帧的第2帧中，进行极性反相控制用通路开关器xC4(1)～xC4(n)的接通/断开控制，以便将源极放大电路xC3(i)与输出端子xC6(j)连接，并且将源极放大器xC3(j)与输出端子xC6(i)连接。通过进行这种开关控制，在第2帧中，选择在偶数列的源极放大器xC3(j)生成的负极性的模拟信号作为从奇数列的输出端子xC6(i)向液晶元件输出的输出信号；选择在奇数列的源极放大器xC3(i)生成的正极性的模拟信号作为从偶数列的输出端子xC6(j)向液晶元件输出的输出信号。
如果是进行这种极性反相控制的构成，则由于不对液晶元件持续性地施加一个方向的电压，因此，可以抑制液晶元件的退化。
另外，如果是进行上述极性反相控制的构成，则由于能将液晶显示面板xA1的公共电压(对所有的液晶元件的对电极共通施加的电压)固定为接地电位，因此，不需要对液晶显示面板xA1的对电容进行充放电，可以实现消耗电力的降低。
另外，如果是进行上述极性反相控制的构成，则由于在彼此相邻的输出端子xC6(i)与输出端子xC6(j)之间分别各共享1组正极性电路(xC1(i)～xC3(i))和负极性电路(xC1(j)～xC3(j))，因此，可以帮助实现源极驱动电路xA3的小型化(缩小芯片面积)。
8种颜色显示模式用通路开关器xC5(1)～xC5(n)在8种颜色显示模式时(根据从MPUxA6输入的简易显示数据进行影像显示的工作模式)，在从输出端子xC6(1)～xC6(n)中只输出高电平/低电平的二进制电压而不是2m灰阶的灰阶电压时使用。具体而言，奇数列的8种颜色显示模式用通路开关器xC5(i)具有：连接在源极放大器xC3(i)的输出端与正电位的施加端之间的第1通路开关器；和连接在源极放大器xC3(i)的输出端与接地电位的施加端之间的第2通路开关器，为了根据简易显示数据将正电位和接地电位的任意一方输出，排他性地(互补性地)进行第1、第2通路开关器的接通/断开控制。另外，偶数列的8种颜色显示模式用通路开关器xC5(j)具有：连接在源极放大器xC3(j)的输出端与负电位的施加端之间的第3通路开关器；和连接在源极放大器xC3(j)的输出端与接地电位的施加端之间的第4通路开关器，为了根据简易显示数据将负电位和接地电位的任意一方输出，排他性地(互补性地)进行第1、第2通路开关器的接通/断开控制。并且，在8种颜色显示模式时，切断对电平移位电路xC1(1)～xC1(n)、数字/模拟转换电路xC2(1)～xC2(n)以及源极放大电路xC3(1)～xC3(n)提供电源，并停止各自的工作。根据这种构成，在8种颜色显示模式时可减少不必要的功率消耗。
输出端子xC6(1)～xC6(n)是用于从源极驱动电路xA3向多路复用器xA2提供n系统的输出信号的外部端子。
电阻梯xC7通过将规定的基准电压(Vref)进行电阻分割而生成多个分压电压。
选择器xC8～xC11分别选择在电阻梯xC7生成的多个分压电压中的任意一个。并且，选择器xC8所选择的分压电压和选择器xC9所选择的分压电压具有彼此不同的电压值。另外，选择器xC10所选择的分压电压和选择器xC11所选择的分压电压也具有彼此不同的电压值。
放大器xC12以及xC13都在接地电位与正电位之间被驱动，且将从选择器xC8以及xC9分别输入的分压电压放大，并生成正极性的第1、第2放大电压。放大器xC14以及xC15都在接地电位与负电位之间被驱动，且将从选择器xC10以及xC11分别输入的分压电压放大，并生成负极性的第3、第4放大电压。
第1灰阶电压生成部xC16生成在从放大器xC12输入的正极性的第1放大电压与从放大器xC13输入的正极性的第2放大电压之间离散性地变化的2m灰阶的第1灰阶电压(正极性)。
第2灰阶电压生成部xC17生成在从放大器xC14输入的负极性的第3放大电压与从放大器xC15输入的负极性的第4放大电压之间离散性地变化的2m灰阶的第2灰阶电压(负极性)。
输出电容器xC18～xC21分别与放大器xC12～xC15的输出端连接，并将第1～第4放大电压平滑化。
图31是表示源极驱动部xB9的周边结构的框图。来自显示数据接口xB6以及来自部分显示数据用RAMxB4的显示数据(6通道的RGB数据)经由选择器xD1被适当地分配给数据锁存部xB8(i)以及xB8(j)。在包含于数据锁存部xB8(i)以及xB8(j)的各输出中的6通道的RGB数据中，分别只有任意的1通道的RGB数据被经由选择器xD2(i)以及xD2(j)选择输出给数字/模拟转换电路xC2(i)以及xC2(j)。
从第1灰阶电压生成部xC16向数字/模拟转换电路xC2(i)输入了256灰阶的第1灰阶电压VP0～VP255(正极性)，且将数字形式的显示数据转换成模拟形式的显示数据(正极性电压)，并向源极放大电路xC3(i)输出。另一方面，从第2灰阶电压生成部xC17向数字/模拟转换电路xC2(j)输入了256(＝28)灰阶的第2灰阶电压VN0～VN255(负极性)，且将数字形式的显示数据转换成模拟形式的显示数据(负极性电压)，并向源极放大电路xC3(j)输出。
源极放大电路xC3(i)增强从数字/模拟转换电路xC2(i)输入的显示数据(正极性信号)的电流能力，并向设置在后级的选择器xC4的第1输入端进行输出。另一方面，源极放大电路xC3(j)增强从数字/模拟转换电路xC2(j)输入的显示数据(负极性信号)的电流能力，并向设置在后级的选择器xC4的第2输入端进行输出。并且，向源极放大电路xC3(i)以及xC3(j)中分别输入了放大启用信号和偏压电流。
选择器xC4在彼此相邻的输出端子(在图31中都没有表示)的相互之间，适当地切换源极放大电路xC3(i)以及xC3(j)的输出目标。
(关于第1技术特征)
以下要说明的第1技术特征涉及具有稳压器放大器的电压放大电路以及使用它的灰阶电压生成电路以及像素驱动装置(液晶驱动装置)。
并且，在对照上述附图的情况下，第1技术特征涉及图28的源极驱动电路xA3，更具体讲，可认为涉及图29的源极驱动部xB9，更涉及图30的第1灰阶电压生成部xC16以及第2灰阶电压生成部xC17以及其周边电路。
图1是表示涉及第1技术特征的液晶驱动装置的一个实施方式的框图。本实施方式的液晶驱动装置a1是将从图中没有表示的影像源输入的x系统的数字像素信号DP1～DPx(m比特)转换为模拟像素信号AP1～APx，并将其提供给液晶显示面板a2的各像素(在液晶显示面板a2是有源矩阵型的情况下，与液晶显示面板a2的各像素连接的有源元件的源极端子)的装置，且具有：灰阶电压生成电路a10；x系统的数字/模拟转化器a20-1～a20-x；和x系统的缓冲器a30-1～a30-x。
灰阶电压生成电路a10向数字/模拟转换器a20-1～a20-x提供n系统(其中，n＝2m-1)的灰阶电压VG0～VGn。并且，关于灰阶电压生成电路a10的内部结构或工作在后面将进行说明。
数字/模拟转化器a20-1～a20-x将数字像素信号DP1～DPx转换成模拟像素信号AP1～APx。
缓冲器a30-1～a30-x增强模拟像素信号AP1～APx的电流能力，并提供给液晶显示器面板a2。
液晶显示器面板a2是使用根据模拟像素信号AP1～APx的电压值而使光透过率发生变化的液晶元件作为像素的影像输出装置。
图2是表示灰阶电压生成电路a10的第1构成例的框图。本构成例的灰阶电压生成电路a10具有：电阻梯100；上限电压设定电路200；和下限电压设定电路300。
电阻梯100对在一端施加的上限电压VH2与在另一端施加的下限电压VL2之间进行分压，从而生成n系统的灰阶电压VG0～VGn。并且，本实施方式的灰阶电压生成电路a10构成为：使其能够根据后面要提到的上限电压设定值SH以及下限电压设定值SL而对上限电压VH2和下限电压VL2进行任意调整。由于具有这种构成，因此可根据针对每种液晶显示器面板a2而不同伽玛特性，进行灰阶电压VG0～VGn的优化(伽玛校正)。
上限电压设定电路200是根据上限电压设定值SH(例如，7比特)来生成上限电压VH2(例如4～6V)的单元，且具有：SH寄存器201；VH1生成部202；运算放大器203；以及反馈电阻部204。
SH寄存器201保存从电路外部输入的上限电压设定值SH。
VH1生成部202根据保存在SH寄存器201中的上限电压设定值SH，从电源电压VR(例如1.5V)生成输入电压VH1(例如0.8～1.2V)。
运算放大器203将输入电压VH1放大以使输入电压VH1与反馈电压VH3一致，且生成输出电压VH2，并将其作为上限电压VH2而施加到电阻梯100的一端。
反馈电阻部204对在一端施加的输出电压VH2与在另一端施加的接地电压GND之间进行分压，从而生成反馈电压VH3。
在由上述结构构成的上限电压设定电路200中，通过反馈电阻部204设定的反馈增益α是固定的，在输入电压VH1与输出电压VH2之间，下列公式(2)成立。
VH2＝α×VH1...(2)
如上所述，在本构成例的灰阶电压生成电路a10中，上限电压设定电路200与后面要提到的下限电压设定电路300不同，且采用了与现有技术例的电压放大电路(参照上述图8)同等的构成。这是因为，在生成输出电压VH2时，无需将输入电压VH1降低到接地电压GND的附近，相对于接地电压GND的波动或噪声等，工作变得不稳定的可能性很小。
并且，图3是表示上限电压设定值SH与输入电压VH1以及输出电压VH2的关系的图，举例表示了设定成反馈增益α＝5时的相关关系。在该情况下，通过将与上限电压设定值SH对应的输入电压VH1的可变区域设为0.8～1.2V，能够将输出电压VH2的可变区域设定为4～6V。
下限电压设定电路300是根据下限电压设定值SL(例如7比特)生成下限电压VL2(例如0.2～3.375V)的单元，且具有：SL寄存器301；VL1生成部302；运算放大器303；反馈电阻部304；选择器控制部305；以及选择器306。
SL寄存器301保存从电路外部输入的下限电压设定值SL。
VL1生成部302根据保存在SL寄存器301中的下限电压设定值SL，从电源电压VR(例如1.5V)生成输入电压VL1(例如0.205～0.675(VL4＝GND时)以及1.24～1.4V(VL4＝VR时))。并且，VL1生成部302的构成为：在下限电压设定值SL的整个可变区域内，生成输入电压VL1，以使相对于下限电压设定值SL输出电压VL2呈线性变化，并根据选择器306的选择状态(是否作为基准电压VL4而选择了接地电压GND和电源电压VR中的任一个)，使输入电压VL1的可变区域变成不连续(参照后面的图4)。
运算放大器303将输入电压VL1放大以使输入电压VL1与反馈电压VL3一致，并生成输出电压VL2，且将其作为下限电压VL2施加给电阻梯100的另一端。
反馈电阻部304对在一端施加的输出电压VL2与在另一端施加的基准电压VL4之间进行分压，从而生成反馈电压VL3。
选择器控制部305根据下限电压设定值SL生成选择器控制信号SS。更具体讲，选择器控制部305在下限电压设定值SL为规定值SLz(在本构成例中，SLz＝32d(0100000b))以上时，将选择器控制信号SS设为高电平；在下限电压设定值SL小于规定值SLz时，将选择器控制信号SS设为低电平。并且，在本构成例的选择器控制部305中，通过对下限电压设定值SL的上位2比特份(SL<7>和SL<6>进行逻辑或运算，能够生成选择器控制信号SS。
选择器306根据选择器控制信号SS从多个候补(接地电压GND/电源电压VR)中选择基准电压VL4。更具体说明的话，选择器306在下限电压设定值SL为规定值SLz以上并且选择器控制信号SS被设为高电平时，选择第1基准电压(在本构成例中为接地电压GND)；在下限电压设定值SL小于规定值SLz并且选择器控制信号SS被设为低电平时，选择比第1基准电压高的第2基准电压(在本构成例中为电源电压VR)。
在由上述结构构成的下限电压设定电路300中，虽然通过反馈电阻部304设定的反馈增益α与上述上限电压设定电路200同样是固定的，但是，根据是选择接地电压GND还是电源电压VR作为基准电压VL4，能切换针对反馈电压VL3的电压偏移的有无。
即，在选择接地电压GND作为基准电压VL4的情况下，在输入电压VL1与输出电压VL2之间下列公式(3)成立；在选择电源电压VR作为基准电压VL4的情况下，在输入电压VL1与输出电压VL2之间下列公式
(4)成立。并且，下列公式(4)中的参数β是偏移增益。
VL2＝α×VL1...(3)
VL2＝α×VL1-β×VR...(4)
图4是表示下限电压设定值SL与输入电压VL1以及输出电压VL2的关系的图，举例表示了设定为反馈增益α＝5、偏移增益β＝4时的相关关系。
在下限电压设定值SL为规定值SLz(＝32d)以上且选择器控制信号SS被设定为高电平时，选择接地电压GND作为基准电压VL4。在这种情况下，根据上述公式(3)，通过将与下限电压设定值SL(＝32d～127d)对应的输入电压VL1的可变区域设为0.205～0.675V，能将输出电压VL2的可变区域设定为1.025～3.375V。
另外，在下限电压设定值SL低于规定值SLz(＝32d)且选择器控制信号SS被设为低电平时，选择电源电压VR作为基准电压VL4，并提供针对反馈电压VL3的电压偏移。在这种情况下，根据上述公式(4)，通过将与下限电压设定值SL(＝0d～31d)对应的输入电压VL1的可变区域设为1.24～1.4V，能将输出电压VL2的可变区域设定为0.2～1V。即，在VL1生成部302中，由于即使在生成1V以下的低输出电压VL2的情况下，也无需将输入电压VL1降低到0.2V以下，因此，针对接地电压GND的波动或噪声等而使工作变得不稳定的可能性很小。
如上所述，根据本构成例的下限电压设定电路300，能够稳定地根据可变区域受到限制的输入电压VL1而生成具有所希望的可变区域(总计0.2～3.375V)的输出电压VL2。
另外，关于本发明中新设置的选择器控制部305或选择器306，由于仅仅通过增加逻辑与运算器或模拟开关等少数的电路元件就能容易地实现，因此，与对反馈增益α进行可变控制的结构相比，不会导致部件数量的增加或控制的复杂化。
图5是用于说明在VL4切换时产生的问题(线性崩溃)的图。如图5所示，在从多个候补(接地电压GND/电源电压VR)中选择了基准电压VL4的情况下，在该切换前后针对下限电压设定值SL的输出电压VL2的线性有可能崩溃。作为产生这种线性崩溃的主要原因，虽然可举出涉及基准电压VL4的切换控制的电路系统的偏移偏差(电源电压VR的偏差、形成反馈电阻部304的电阻元件的电阻值偏差以及形成选择器306的开关元件的通电电阻值偏差等)这一原因，但是要消除所有这些因素是极为困难的。
以下，对用于克服上述技术问题的追加构成进行详细的说明。
图6是表示灰阶电压生成电路a10的第2构成例的框图。如图6所示，本构成例的灰阶电压生成电路a10与上述第1构成例具有大致相同的结构。因此，对于与上述第1构成例相同的构成要素，标注与图2相同的符号，并省略重复的说明，以下，对本构成例的特征部分进行重点说明。
本构成例的灰阶电压生成电路a10由新的非易失性存储器307，TL1寄存器308，TL2寄存器309和第2选择器310构成。
非易失性存储器307非易失性地存储成为由第2选择器310选择出的选择候补的多个修整表(trimming table)(在本构成例中为第1修整表TL1和第2修整表TL2)。并且，作为非易失性存储器307，可使用OTPROM(OneTime Programmable Read Only Memory)或EEPROM(Electrically ErasablePROM)或闪存等。另外，保存在非易失性存储器307中的第1修整表TL1或第2修整表TL2在液晶驱动装置a1的启动顺序中自动地进行读出工作。
TL1寄存器308在液晶驱动装置a1的启动时(进一步讲，在下限电压设定电路300的启动时)保存从非易失性存储器307读出的第1修整表TL1。并且，第1修整表TL1是以在选择了接地电压GND作为基准电压VL4的状态下使反馈电阻部304的分压比成为最合适的方式组合的修整表。
TL2寄存器309在液晶驱动装置a1的启动时(进一步讲，在下限电压设定电路300的启动时)保存从非易失性存储器307读出的第2修整表TL1。并且，第2修整表TL2是以在选择了电源电压VR作为基准电压VL4的状态下使反馈电阻部304的分压比成为最合适的方式组合的修整表。
第2选择器310根据选择器控制信号SS，从多个候补(在本构成例中是第1修整表TL1和第2修整表TL2)中选择应该提供给反馈电阻部304的修整表。更具体说明的话，第2选择器310在下限电压设定值SL为规定值SLz以上并且选择器控制信号SS被设为高电平时，选择第1修整表；在下限电压设定值SL低于规定值SLz并且选择器控制信号SS被设为低电平时，选择第2修整表TL2。
反馈电阻部304根据由第2选择器310选择的修整表对自身的分压比进行微调整。
如上所述，如果是分别准备了：以在选择了接地电压GND作为基准电压VL4的状态下使反馈电阻部304的分压比成为最合适的方式组合的第1修整表TL1；和以在选择了电源电压VR作为基准电压VL4的状态下使反馈电阻部304的分压比成为最合适的方式组合的第2修整表TL2，并同时进行基准电压VL4的切换和修整表的切换的构成，则能够在基准电压VL4的切换前后，维持针对下限电压设定值SL的输出电压VL2的线性。
图7是用于说明由第1修整表TL1和第2修整表TL2的切换控制所能带来的效果(线性维持)的图。
另外，如上所述，本构成例的下限电压设定电路300的构成为：在液晶驱动装置a1的启动顺序中，将保存在非易失性存储器307中的第1修整表TL1以及第2修整表TL2分别事先读入到TL1寄存器308以及TL2寄存器309中。根据这种构成，能够在不耽误基准电压VL4的切换控制的情况下实施修整表的切换控制。
并且，在上述的实施方式中，虽然作为对在液晶驱动中所使用的灰阶电压的下限值进行设定的手段，对适用涉及第1技术特征的电压放大电路的构成进行了举例说明，但是，第1技术特征的适用对象不局限于此，在供其他用途(例如液晶以外的像素驱动)使用的电压放大电路中也可广泛应用。
另外，只要不脱离本发明的主要技术宗旨的范围，除了上述实施方式，第1技术特征的构成可进行各种变更。
(关于第2技术特征)
以下要说明的第2技术特征涉及进行点(dot)反相方式或位(colum)反相方式等向液晶元件施加的输出信号的极性反相控制的液晶驱动装置以及使用该装置的液晶显示装置。
并且，在对照上述附图的情况下，第2技术特征涉及图28的源极驱动电路xA3，更具体讲，可以说涉及图29的源极驱动部xB9，进一步讲，更涉及图30的源极放大电路xC3(i)以及xC3(j)或其周边电路。
首先，对涉及第2技术特征的液晶显示装置的第1实施方式进行详细说明。图9是表示涉及第2技术特征的液晶显示装置的第1实施方式的示意图。本实施方式的液晶显示装置具有液晶驱动装置b1和TFT方式的液晶显示面板b2。
液晶驱动装置b1是将从图中没有表示的影像源输入的x系统的输入信号I(k)(其中，k＝1、2、...、x，以下相同)转换成输出信号O(k)，并将其提供给液晶显示面板b2的各像素(更正确地讲，与液晶显示面板b2的各像素连接的有源元件的源极端子)的半导体装置(即，源极驱动IC)。
另外，液晶驱动装置b1是在液晶显示面板b2的驱动时，进行向x列的液晶元件施加的输出信号O(k)的极性反相控制的装置，如图9所示，是将以下的部件集成化而成：数字/模拟转换器A1(k)以及B1(k)；源极放大器A2(k)以及B2(k)；P沟道型MOS场效应晶体管A3(k)以及B4(k)；和N沟道型MOS场效应晶体管A4(k)以及B3(k)。
数字/模拟转换器A1(k)在接地电压GND(相当于基准电压)与高于其的正电源电压VDD(相当于第1电源电压，例如+6V)之间被驱动，且将数字形式的输入信号I(k)转换成模拟形式的正极性电压。并且，在数字/模拟转换器A1(k)生成的正极性电压根据输入信号I(k)的数据值成为在接地电压GND与正电源电压VDD之间离散性地变化的灰阶电压。
数字/模拟转换器B1(k)在接地电压GND与低于其的负电源电压VEE(相当于第2电源电压，例如-6V)之间被驱动，且将数字形式的输入信号I(k)转换成模拟形式的负极性电压。并且，在数字/模拟转换器B1(k)生成的负极性电压根据输入信号I(k)的数据值成为在接地电压GND与负电源电压VEE之间离散性地变化的灰阶电压。
源极放大器A2(k)是在接地电压GND与正电源电压VDD之间被驱动，且增强从数字/模拟转换器A1(k)输入的正极性电压的电流能力并进行输出的第1放大器。
源极放大器B2(k)是在接地电压GND与负电源电压VEE之间被驱动，且增强从数字/模拟转换器B1(k)输入的负极性电压的电流能力并进行输出的第2放大器。
晶体管A3(k)是连接于源极放大器A2(k)的输出端和外部端子T(k)之间的第1开关。晶体管A3(k)的漏极与源极放大器A2(k)的输出端连接。晶体管A3(k)的源极与外部端子T(k)连接。晶体管A3(k)的栅极与图中没有表示的极性反相控制部连接。晶体管A3(k)的背栅极与正电源电压VDD的施加端连接。
晶体管B3(k)是连接于源极放大器B2(k)的输出端和外部端子T(k)之间的第2开关。晶体管B3(k)的漏极与源极放大器B2(k)的输出端连接。晶体管B3(k)的源极与外部端子T(k)连接。晶体管B3(k)的栅极与图中没有表示的极性反相控制部连接。晶体管B3(k)的背栅极与负电源电压VEE的施加端连接。
并且，晶体管A3(k)以及晶体管B3(k)由于对各自的栅极-源极之间或栅极-漏极之间施加非常大的电位差(最大是VDD-VEE)，因此，需要使用元件尺寸大的高耐压元件(例如，20V的耐压元件)。
晶体管A4(k)是连接于源极放大器A2(k)的输出端与接地电压GND的施加端之间的第3开关。晶体管A4(k)的漏极与源极放大器A2(k)的输出端连接。晶体管A4(k)的源极与接地电压GND的施加端连接。晶体管A4(k)的栅极与图中没有表示的极性反相控制部连接。
晶体管B4(k)是连接于源极放大器B2(k)的输出端与接地电压GND的施加端之间的第4开关。晶体管B4(k)的漏极与源极放大器B2(k)的输出端连接。晶体管B4(k)的源极与接地电压GND的施加端连接。晶体管B4(k)的栅极与图中没有表示的极性反相控制部连接。
体二极管A5(k)寄生在晶体管A3(k)源极-背栅极之间。体二极管A5(k)的阳极与晶体管A3(k)的源极连接。体二极管A5(k)的阴极与晶体管A3(k)的背栅极连接。即，体二极管A5(k)连接于外部端子T(k)与正电源电压VDD的施加端之间。因此，通过对晶体管A3(k)的布局进行设置，可以将寄生在其中的体二极管A5(k)沿用为外部端子T(k)的静电保护二极管(正浪涌保护元件)。另外，关于晶体管A3(k)的布局，在后面将进行详细说明。
体二极管B5(k)寄生在晶体管B3(k)源极-背栅极之间。体二极管B5(k)的阴极与晶体管B3(k)的源极连接。体二极管B5(k)的阳极与晶体管B3(k)的背栅极连接。即，体二极管B5(k)连接于外部端子T(k)与负电源电压VEE的施加端之间。因此，通过对晶体管B5(k)的布局进行设置，可以将寄生在其中的体二极管B5(k)沿用为外部端子T(k)的静电保护二极管(负浪涌保护元件)。另外，关于晶体管B3(k)的布局，在后面将进行详细说明。
液晶显示面板b2是使用根据输出信号O(k)的电压值而使光透过率发生变化的x列的液晶元件作为像素的影像输出单元。
在由上述结构构成的液晶驱动装置b1中，采用了通过使晶体管A3(k)以及B3(k)互补性地导通/截止而进行从外部端子T(k)向液晶元件施加的输出信号O(k)的极性反相控制的液晶驱动方式(点反相方式或位反相方式等)。
图10是表示通过液晶驱动装置b1进行的极性反相控制的一个例子的时序图，从图的上方按顺序分别表述了：输出信号O(k)的电压电平、RGB的选择状态、输出信号O(k)的极性状态(正极性(POS)帧或负极性(NEG)帧)、晶体管A3(k)的栅极电压、晶体管A4(k)的栅极电压、晶体管B3(k)的栅极电压、以及晶体管B4(k)的栅极电压。
如图10所示，在正极性帧(时刻t11～t12)中，晶体管A3(k)被导通，晶体管B3(k)被截止。即，作为输出信号O(k)，选择利用源极放大器A2(k)生成的正极性的模拟信号。另一方面，在负极性帧(时刻t12～t13)中，晶体管A3(k)被导通，晶体管B3(k)被截止。即，作为输出信号O(k)，选择利用源极放大器B2(k)生成的负极性的模拟信号。
如果是这种进行输出信号O(k)的极性反相控制的构成，则由于不对液晶元件持续地施加一个方向的电压，因此，可以控制液晶元件的退化。
另外，如果是上述的进行输出信号O(k)的极性反相控制的构成，则由于能将液晶显示面板b2的公共电压COM(对所有的液晶元件的对置电极共同施加的电压)固定为接地电压GND，因此，不需要对液晶显示面板b2的对置电容进行充放电，就能够实现消耗电力的降低。
另外，在使输出信号O(k)从正极性反相为负极性的时刻(时刻t12)，在晶体管A3(k)被截止且晶体管B3(k)被导通之前，只在规定的导通期间Ton内晶体管A4(k)被导通；在使输出信号O(k)从负极性反相为正极性的时刻(时刻t11、t13)，在晶体管B3(k)被截止且晶体管A3(k)被导通之前，只在规定的导通期间Ton内晶体管B4(k)被导通。
通过这样做，在进行输出信号O(k)的极性反相时，如果是将输出信号O(k)暂时设定成接地电压GND的构成的话，则能够将在输出信号O(k)的极性反相时产生的电位差抑制得很小，从而降低液晶元件的驱动电流。
另外，在本实施方式的液晶驱动装置b1中，通过在与现有技术(比较参照图10中的实线和虚线)不同的时刻导通用于电荷共享(GND短路用)的晶体管A4(k)以及B4(k)，能够在源极放大器一侧而不是晶体管A3(k)以及B3(k)一侧，设置晶体管A4(k)以及B4(k)。因此，关于晶体管A4(k)以及B4(k)，在其栅极-源极之间施加的电位差最大时也能被抑制为(VDD-GND)或(GND-VEE)。其结果是，作为晶体管A4(k)以及B4(k)，由于只要使用元件尺寸比高耐压元件(例如，20V耐压元件)小的中耐压元件(例如，7V耐压元件)即可，因此，可以实现液晶驱动装置b1的小型化(芯片面积缩小)。
并且，在图10中，虽然晶体管A4(k)以及B4(k)的导通期间Ton都被夸张地描述成较长，但是在实际的设定中，例如，可以设置成输出信号O(k)从正电源电压VDD或负电源电压VEE成为接地电压GND为止所需要的期间，晶体管A4(k)以及B4(k)的导通期间Ton与1帧期间相比成为十分短的期间。
接下来，对为了将体二极管A5(k)以及B5(k)分别沿用为外部端子T(k)的静电保护二极管而应该下功夫研究的晶体管A3(k)以及B3(k)的元件布局进行详细说明。
图11A是表示晶体管A3(k)的布局例的上表面图，图11B是晶体管A3(k)的γ-γ’剖面图。在P型半导体的P衬底11内形成了N型半导体的N阱12。在N阱12内形成了P型半导体的第1源极区域13a以及第2源极区域13b和P型半导体的漏极区域14。第1源极区域13a和第2源极区域13b在漏极区域14的两侧分离设置，都与外部端子T(k)共同连接。即，在本布局例的晶体管A3(k)中，与外部端子T(k)直接连接的第1源极区域13a以及第2源极区域13b以成为晶体管A3(k)的外侧的方式配置。在P衬底11的表面上，在第1源极区域13a与漏极区域14之间，以及在第2源极区域13b与漏极区域14之间，分别形成了栅极15a以及15b。另外，在N阱12内以将漏极区域14、第1源极区域13a以及第2源极区域13b包围的方式形成了N型半导体即背栅极的接触区域16。并且，漏极区域14、第1源极区域13a以及第2源极区域13b和背栅极的接触区域16是以分别隔开规定的区域间距离Lx1(例如2～4μm)的方式形成的。在第1源极区域13a以及第2源极区域13b与背栅极的接触区域16之间的连接处，寄生有体二极管A5(k)。
图12A是表示晶体管B3(k)的布局例的上表面图，图12B是晶体管B3(k)的δ-δ’剖面图。在P型半导体的P衬底21内形成了N型半导体的第1源极区域23a以及第2源极区域23b和N型半导体的漏极区域24。第1源极区域23a和第2源极区域23b在漏极区域24的两侧分离设置，都与外部端子T(k)共同连接。即，在本布局例的晶体管B3(k)中，与外部端子T(k)直接连接的第1源极区域23a以及第2源极区域23b以成为晶体管B3(k)的外侧的方式配置。在P衬底21的表面上，在第1源极区域23a与漏极区域24之间，以及在第2源极区域23b与漏极区域24之间，分别形成了栅极25a以及25b。另外，在P衬底21内，以将漏极区域24、第1源极区域23a以及第2源极区域23b包围的方式形成了作为P型半导体即背栅极的接触区域26。并且，漏极区域24、第1源极区域23a以及第2源极区域23b和背栅极的接触区域26是以分别隔开规定的距离Lx2(例如2～4μm)的方式形成的。在第1源极区域23a以及第2源极区域23b与背栅极的接触区域26之间的连接处，寄生有体二极管B5(k)。
上述晶体管A3(k)以及B3(k)的元件布局的第1特点是：将区域间距离Lx1、Lx2设计成十分大的值。在形成通常的晶体管的情况下，一般将上述的区域间距离Lx1、Lx2设计成1.2～1.5μm，但是如果将体二极管A5(k)以及B5(k)沿用为静电保护二极管，则优选将上述的区域间距离Lx1、Lx2设计成2～4μm(与形成二极管的情况程度相同的区域间距离)。通过设置成这种构成，能够有效地防止电流向体二极管A5(k)以及B5(k)集中。
另外，上述晶体管A3(k)以及B3(k)的元件布局的第2特点是：与外部端子T(k)直接连接的第1源极区域13a以及23a和第2源极区域13b以及23b分别以成为晶体管A3(k)以及B3(k)的外侧的方式配置。通过采用这种元件布局，能够分别争取晶体管A3(k)的源极与背栅极的连接处面积以及晶体管B3(k)的源极与背栅极的连接处面积，因此，能够提高在这些连接处寄生的体二极管的静电保护能力。
如上所述，在液晶驱动装置b1中，由于能将体二极管A5(k)以及B5(k)分别沿用为外部端子T(k)的静电保护二极管，因此，无需设计现有技术中的静电保护二极管E5(k)以及F5(k)(参照图14)，从而能有助于实现液晶驱动装置b1的小型化(缩小芯片面积)。
接下来，对涉及第2技术特征的液晶显示装置的第2实施方式进行详细说明。图13是表示涉及第2技术特征的液晶显示装置的第2实施方式的示意图。参照图13可知，本实施方式的液晶显示装置具有与上述第1实施方式大致相同的结构。因此，关于与第1实施方式相同的构成要素，标注与图9相同的附图标记并省略重复的说明，以下，只对第2实施方式所特有的构成要素进行重点说明。
在上述的第1实施方式中，虽然构成为具有针对x个的外部端子T(k)(其中，k＝1，2，...，x)分别各包括1组正极性电路(A1(k)～A5(k))和负极性电路(B1(k)～B5(k))，但是，第2实施方式中的构成为：在彼此相邻的第1外部端子T(i)与第2外部端子T(i+1)(其中，i＝1，3，5，...，(x-1)，以下相同)之间，共享各1组的正极性电路(A1(j)～A5(j))和负极性电路(B1(j)～B5(j))(其中，j＝{(i+1)/2}＝1、2、3...、(x/2)，以下相同)。并且，x是2以上的偶数。
更具体讲，本实施方式的液晶驱动装置b1’是将以下的部件集成而成：数字/模拟转换器A1(j)以及B1(j)；源极放大器A2(j)以及B2(j)；P沟道型MOS场效应晶体管A3(j)以及B4(j)；N沟道型MOS场效应晶体管A4(j)以及B3(j)，而且，还集成有：P沟道型MOS场效应晶体管A3’(j)和N沟道型MOS场效应晶体管B3’(j)。
数字/模拟转换器A1(j)在接地电压GND与正电源电压VDD之间被驱动，且将数字形式的输入信号IA(j)转换成模拟形式的正极性电压。并且，通过数字/模拟转换器A1(j)生成的正极性电压根据输入信号IA(j)的数据值成为在接地电压GND与正电源电压VDD之间离散性地变化的灰阶电压。
数字/模拟转换器B1(j)在接地电压GND与负电源电压VEE之间被驱动，且将数字形式的输入信号IB(j)转换成模拟形式的负极性电压。并且，通过数字/模拟转换器B1(j)生成的负极性电压根据输入信号IB(j)的数据值成为在接地电压GND与负电源电压VEE之间离散性地变化的灰阶电压。
源极放大器A2(j)是在接地电压GND与正电源电压VDD之间被驱动，且增强从数字/模拟转换器A1(j)输入的正极性电压的电流能力并进行输出的第1放大器。
源极放大器B2(j)是在接地电压GND与负电源电压VEE之间被驱动，且增强从数字/模拟转换器B1(j)输入的负极性电压的电流能力并进行输出的第2放大器。
晶体管A3(j)是连接于源极放大器A2(j)的输出端与第1外部端子T(j)之间的第1开关。晶体管A3(j)的漏极与源极放大器A2(j)的输出端连接。晶体管A3(j)的源极与第1外部端子T(i)连接。晶体管A3(j)的栅极与图中没有表示的极性反相控制部连接。晶体管A3(j)的背栅极与正电源电压VDD的施加端连接。
晶体管B3(j)是连接于源极放大器B2(j)的输出端与第1外部端子T(i)之间的第2开关。晶体管B3(j)的漏极与源极放大器B2(j)的输出端连接。晶体管B3(j)的源极与第1外部端子T(i)连接。晶体管B3(j)的栅极与图中没有表示的极性反相控制部连接。晶体管B3(j)的背栅极与负电源电压VEE的施加端连接。
并且，晶体管A3(j)以及B3(j)由于对各自的栅极-源极之间或栅极-漏极之间施加非常大的电位差(最大是VDD-VEE)，因此，需要使用元件尺寸大的高耐压元件(例如，20V的耐压元件)。
晶体管A4(j)是连接于源极放大器A2(j)的输出端与接地电压GND的施加端之间的第3开关。晶体管A4(j)的漏极与源极放大器A2(j)的输出端连接。晶体管A4(j)的源极与接地电压GND的施加端连接。晶体管A4(j)的栅极与图中没有表示的极性反相控制部连接。
晶体管B4(j)是连接于源极放大器B2(j)的输出端与接地电压GND的施加端之间的第4开关。晶体管B4(j)的漏极与源极放大器B2(j)的输出端连接。晶体管B4(j)的源极与接地电压GND的施加端连接。晶体管B4(j)的栅极与图中没有表示的极性反相控制部连接。
另外，在本实施方式追加的晶体管A3’(j)是连接于源极放大器A2(j)的输出端与第2外部端子T(i+1)之间的第5开关。晶体管A3’(j)的漏极与源极放大器A2(j)的输出端连接。晶体管A3’(j)的源极与第2外部端子T(i+1)连接。晶体管A3’(j)的栅极与图中没有表示的极性反相控制部连接。晶体管A3’(j)的背栅极与正电源电压VDD的施加端连接。
另外，在本实施方式追加的晶体管B3’(j)是连接于源极放大器B2(j)的输出端与第2外部端子T(i+1)之间的第6开关。晶体管B3’(j)的漏极与源极放大器B2(j)的输出端连接。晶体管B3’(j)的源极与第2外部端子T(i+1)连接。晶体管B3’(j)的栅极与图中没有表示的极性反相控制部连接。晶体管B3’(j)的背栅极与负电源电压VEE的施加端连接。
并且，晶体管A3’(j)以及B3’(j)由于对各自的栅极-源极之间或栅极-漏极之间施加非常大的电位差(最大为VDD-VEE)，因此，需要使用元件尺寸大的高耐压元件(例如，20V耐压元件)。
体二极管A5(j)寄生在晶体管A3(j)的源极-背栅极之间。体二极管A5(j)的阳极与晶体管A3(j)的源极连接。体二极管A5(j)的阴极与晶体管A3(j)的背栅极连接。即，体二极管A5(j)连接于第1外部端子T(i)与正电源电压VDD的施加端之间。因此，通过对晶体管A3(j)的布局进行设置，能够将寄生在其中的体二极管A5(j)沿用为第1外部端子T(i)的静电保护二极管(正浪涌保护元件)。另外，关于晶体管A3(j)的布局，由于与上述内容相同，因此省略其详细说明。
体二极管B5(j)寄生在晶体管B3(j)的源极-背栅极之间。体二极管B5(j)的阴极与晶体管B3(j)的源极连接。体二极管B5(j)的阳极与晶体管B3(j)的背栅极连接。即，体二极管B5(j)连接于第1外部端子T(i)与负电源电压VEE的施加端之间。因此，通过对晶体管B3(j)的布局进行设置，能够将寄生在其中的体二极管B5(j)沿用为第1外部端子T(i)的静电保护二极管(负浪涌保护元件)。另外，关于晶体管B3(j)的布局，由于与上述内容相同，因此省略其详细说明。
另外，在本实施方式追加的晶体管A3’(j)的源极-背栅极之间寄生有体二极管A5’(j)。体二极管A5’(j)的阳极与晶体管A3’(j)的源极连接。体二极管A5’(j)的阴极与晶体管A3’(j)的背栅极连接。即，体二极管A5’(j)连接于第2外部端子T(i+1)与正电源电压VDD的施加端之间。因此，通过对晶体管A3’(j)的布局进行设置，能够将寄生在其中的体二极管A5’(j)沿用为第2外部端子T(i+1)的静电保护二极管(正浪涌保护元件)。另外，关于晶体管A3’(j)的布局，由于与晶体管A3(j)相同，因此省略其详细说明。
另外，在本实施方式追加的晶体管B3(j)的源极-背栅极之间寄生有体二极管B5’(j)。体二极管B5’(j)的阴极与晶体管B3’(j)的源极连接。体二极管B5’(j)的阳极与晶体管B3’(j)的背栅极连接。即，体二极管B5’(j)连接于第2外部端子T(i+1)与负电源电压VEE的施加端之间。因此，通过对晶体管B3’(j)的布局进行设置，能够将寄生在其中的体二极管B5’(j)沿用为第2外部端子T(i+1)的静电保护二极管(负浪涌保护元件)。另外，关于晶体管B3’(j)的布局，由于与晶体管B3(j)相同，因此省略其详细说明。
在由上述结构构成的液晶驱动装置b1’中构成为，通过使晶体管A3(j)和晶体管A3’(j)、以及晶体管B3(k)和晶体管B3’(k)各自互补性地导通/截止，从而以与从第1外部端子T(i)向液晶元件施加的输出信号O(i)相反的极性进行从第2外部端子T(i+1)向液晶元件施加的输出信号O(i+1)的极性反相控制。
例如，在第1帧中，应该从第1外部端子T(i)输出的像素信号被作为输入信号IA(j)而输入到数字/模拟转换器A1(j)；应该从第2外部端子T(i+1)输出的像素信号被作为输入信号IB(j)而输入到数字/模拟转换器B1(j)。
另外，在上述第1帧中，晶体管A3(j)以及B3’(j)被导通，晶体管A3’(j)以及B3(j)被截止。
通过这样的开关控制，在上述的第1帧中，作为从第1外部端子T(i)向液晶元件输出的输出信号O(i)而选择利用源极放大器A2(j)生成的正极性的模拟信号；作为从第2外部端子T(i+1)向液晶元件输出的输出信号O(i+1)而选择利用源极放大器B2(j)生成的负极性的模拟信号。
接下来，在紧接着上述第1帧的第2帧中，应该从第1外部端子(i)输出的像素信号被作为输入信号IB(j)而输入到数字/模拟转换器B1(j)；应该从第2外部端子T((i+1)输出的像素信号被作为输入信号IA(j)而输入到数字/模拟转换器A1(j)。
另外，在上述第2帧中，第2晶体管A3(j)以及B3’(j)被截止，晶体管A3’(j)以及B3(j)被导通。
通过这样的开关控制，在上述的第2帧中，作为从第1外部端子T(i)向液晶元件输出的输出信号O(i)而选择利用源极放大器B2(j)生成的负极性的模拟信号；作为从第2外部端子T(i+1)向液晶元件输出的输出信号O(i+1)而选择利用源极放大器A2(j)生成的正极性的模拟信号。
如上所述，如果是第2实施方式的液晶驱动装置b1’，则由于在彼此相邻的第1外部端子T(i)与第2外部端子T(i+1)之间可共享正极性电路(A1(j)～A5(j))和负极性电路(B1(j)～B5(j))各一组，因此，能有助于实现液晶驱动装置b1’的小型化(芯片面积缩小)。
并且，只要不脱离本发明的主要技术宗旨的范围，除了上述实施方式，第2技术特征的构成可进行各种变更。
例如，在上述实施方式中，虽然对将第1电源电压设为正电源电压，且将第2电源电压设为负电源电压VEE，并将基准电压设为接地电压GND的构成通过举例进行了说明，但是，第2技术特征的构成不局限于此。
并且，在上述的实施方式中，虽然作为驱动TFT方式的液晶显示面板的手段，给出了使用涉及第2技术特征的液晶驱动装置的构成进行了说明，但是，第2技术特征的适用对象不局限于此，例如，也能很合适地使用涉及第2技术特征的液晶驱动装置作为驱动STN(Super Twisted Nematic)方式的液晶显示面板的手段。
(关于第3技术特征)
以下要说明的第3技术特征涉及电源电路以及使用该电源电路的液晶驱动装置。
并且，在对照上述附图的情况下，第3技术特征涉及图28的源极驱动电路xA3，更具体讲，可以说涉及图29的LCD电源电路xB19以及其周边电路。
图16是表示涉及第3技术特征的液晶显示装置的构成例的框图。如图16所示，本构成例的液晶显示装置具有液晶驱动装置c1和TFT(ThinFilm Transistor)方式的液晶显示面板c2。
液晶驱动装置c1是根据从图中没有表示的主机装置(个人计算机等)输入的命令或数据来进行液晶显示面板c2的驱动控制的半导体集成电路装置，例如具有：电源电路c10、逻辑电路c20、源极驱动器c30、栅极驱动器c40和TFT控制器c50。
电源电路c10接收所提供的电源电压VDD进行工作，并生成规定的正升压电压VSP以及负升压电压VSN。并且，关于电源电路c10的内部构成以及工作，后面将进行详细说明。
逻辑电路c20接收所提供的逻辑电源电压VDDL进行工作，并根据从主机装置输入的命令或数据对液晶驱动装置c1的各部分进行总体控制。特别是对于电源电路c10，发挥作为进行启用信号EN或时钟信号CLK的送出的主体的功能。
源极驱动器c30接收所提供的正升压电压VSP以及负升压电压VSN进行工作，且将从逻辑电路c20输入的数字影像信号转换成模拟影像信号，并将其提供给液晶显示面板c2的各像素(更正确地讲，与液晶显示面板c2的各像素连接的有源元件的源极端子)。并且，源极驱动器c30的构成为：在液晶显示面板c2的驱动时进行向液晶元件施加的源极信号的极性反相控制。根据这种构成，由于不用向液晶元件持续地施加一个方向的电压，因此能够抑制液晶元件的退化。
栅极驱动器c40接收所提供的正升压电压VSP以及负升压电压VSN进行工作，且根据从逻辑电路c20输入的同步信号生成液晶显示面板c2的垂直扫描信号，并将其提供给液晶显示面板c2的各像素(更正确地讲，与液晶显示面板c2的各像素连接的有源元件的栅极端子)。
TFT控制器c50根据从逻辑电路c20输入的同步信号生成搭载于液晶显示面板c2一侧的电路要素(将从液晶驱动装置c1输入的多个源极信号进一步分别分配到多个系统的多路复用器等)的控制信号。
液晶显示面板c2是使用根据从液晶驱动装置c1输入的源极信号的电压值而使光透过率发生变化的多列液晶元件作为像素的影像输出单元。
图17是表示电源电路c10的构成例的电路框图。本构成例的电源电路c10具有第1反馈控制电路X、第2反馈控制电路Y和复位电路Z。并且，在电源电路c10中，作为形成开关式稳压器的分立部件，外部连接有：输出晶体管M1以及M2；电感器L1以及L2；二极管D1以及D2；和电容器C1以及C2。
输出晶体管M1(P沟道型MOS(Metal Oxide Semiconductor)场效应晶体管)的源极与电源电压VDD的输入端连接。输出晶体管M1的漏极与电感器L1的第1端和二极管D1的阴极连接。输出晶体管M1的栅极与第1栅极信号G1的输出端(后面要提到的逻辑与非运算器Z4的输出端)连接。电感器L1的第2端与接地端连接。二极管D1的阳极与负升压电压VSN的输出端和电容器C1的第1端连接。电容器C1的第2端与接地端连接。
如果使输出晶体管M1的状态为导通，则在电感器L1中，经由输出晶体管M1，流动从电源电压VDD的输入端朝向接地端的开关电流，该电能量被蓄积。此时，由于作为同步整流元件的二极管D1成为反向偏压状态，因此，电流不会从电容器C1流向输出晶体管M1。另一方面，如果使输出晶体管M1的状态成为截止，则由于在电感器L1生成的逆起电压的缘故，蓄积在电感器L1中的电能量被释放出。此时，由于二极管D1成为正向偏压状态，因此，电流经由电容器C1被从接地端引入。通过反复进行上述输出晶体管M1的导通/截止工作，能从电容器C1的第1端输出负升压电压VSN。
输出晶体管M2(N沟道型MOS场效应晶体管)的漏极与电感器L2的第1端和二极管D2的阳极连接。输出晶体管M2的源极与接地端连接。输出晶体管M2的栅极与第2栅极信号G2的输出端(后面要提到的逻辑与运算器Z5的输出端)连接。二极管D2的阴极与正升压电压VSP的输出端和电容器C2的第1端连接。电容器C2的第2端与接地端连接。
如果使输出晶体管M2的状态为导通，则在电感器L2中，经由输出晶体管M2，流动从电源电压VDD的输入端朝向接地端的开关电流，且该电能量被蓄积。此时，由于作为同步整流元件的二极管D2成为反向偏压状态，因此，电流不会从电容器C2流向输出晶体管M2。另一方面，如果使输出晶体管M2的状态成为截止，则由于在电感器L2生成的逆起电压的缘故，蓄积在电感器L2中的电能量被释放出。此时，由于二极管D2成为正向偏压状态，因此，电流通过电容器C2流入接地端。通过反复进行上述输出晶体管M2的导通/截止工作，能从电容器C2的第1端输出正升压电压VSP。
第1反馈控制电路X是以从电源电压VDD生成所希望的负升压电压VSN的方式生成输出晶体管M1的反馈控制信号SX3的电路块，例如具有：驱动控制部X1、时基误差消除部X2和过电压保护部X3。
驱动控制部X1进行反馈控制信号SX1的PWM(Pulse WidthModulation：脉冲宽度调制)控制，以使被反馈输入的负升压电压VSN与规定的目标值成为一致。并且，关于驱动控制部X1的内部构成以及工作，在后面将进行详细说明。
时基误差消除部X2实施反馈控制信号SX1的时基误差成分或间歇颤动(chattering)成分的除去处理，且将时基误差消除处理完成后的反馈控制信号SX2输出。另外，关于时基误差消除部X2的内部构成以及工作，在后面将进行详细说明。
过电压保护部X3是监视负升压电压VSN进行过电压保护工作的电路块，例如具有：过电压检测电路X31和逻辑与运算器X32。过电压检测电路X31的输入端与负升压电压VSN的输入端连接。过电压检测电路X31的输出端与逻辑与运算器X32的第1输入端连接。逻辑与运算器X32的第2输入端与时基误差消除部X2的输出端连接。逻辑与运算器X32的输出端作为最终的反馈控制信号SX3的输出端，而与复位电路Z的第1输入端(后面要提到的逻辑与非运算器Z4的第2输入端)连接。另外，关于过电压检测电路X31的内部构成以及工作，在后面将进行详细说明。
第2反馈控制电路Y是以从电源电压VDD生成所希望的正升压电压VSP的方式生成输出晶体管M2的反馈控制信号SY3的电路块，例如具有：驱动控制部Y1、时基误差消除部Y2和过电压保护部Y3。
驱动控制部Y1进行反馈控制信号SY1的PWM控制，以使被反馈输入的正升压电压VSP与规定的目标值成为一致。另外，关于驱动控制部Y1的内部构成以及工作，在后面将进行详细说明。
时基误差消除部Y2实施反馈控制信号SY1的时基误差成分或间歇颤动成分的除去处理，且将时基误差消除处理完成后的反馈控制信号SY2输出。另外，关于时基误差消除部Y2的内部构成以及工作，在后面将进行详细说明。
过电压保护部Y3是监视正升压电压VSP进行过电压保护工作的电路块，例如具有：过电压检测电路Y31和逻辑与运算器Y32。过电压检测电路Y31的输入端与正升压电压VSP的输入端连接。过电压检测电路Y31的输出端与逻辑与运算器Y32的第1输入端连接。逻辑与运算器Y32的第2输入端与时基误差消除部Y2的输出端连接。逻辑与运算器Y32的输出端作为最终的反馈控制信号SY3的输出端，而与复位电路Z的第2输入端(后面要提到的逻辑与运算器Z5的第2输入端)连接。另外，关于过电压检测电路Y31的内部构成以及工作，在后面将进行详细说明。
复位电路Z是至少在从向电源电路c10接通电源时刻开始到经过规定期间T为止的期间内使输出晶体管M1和M2强制性地处于截止状态的电路块，例如具有：电平移位器Z1；通电复位部Z2；内部复位信号生成部(逻辑与运算器)Z3；逻辑与非运算器Z4；和逻辑与运算器Z5。
电平移位器Z1的输入端与输入外部复位信号RO的外部端子连接。电平移位器Z1的输出端与内部复位信号生成部Z3的第1输入端连接。通电复位部Z2的输出端与内部复位信号生成部Z3的第2输入端连接。内部复位信号生成部Z3的输出端与逻辑与非运算器Z4的第1输入端以及逻辑与运算器Z5的第1输入端分别连接。逻辑与非运算器Z4的第2输入端与第1反馈控制电路X的输出端(逻辑与运算器X32的输出端)连接。逻辑与非运算器Z4的输出端作为第1栅极信号G1的输出端，而与输出晶体管M1的栅极连接。逻辑与运算器Z5的第2输入端与第2反馈控制电路Y的输出端(逻辑与运算器Y32的输出端)连接。逻辑与运算器Z5的输出端作为第2栅极信号G2的输出端，而与输出晶体管M2的栅极连接。
电平移位器Z1将外部复位信号RO转换成恰当的电压电平(适于向内部复位信号生成部Z3输入的电压电平)，并生成电平移位处理完成后的外部复位信号R1。
通电复位部Z2至少在从向电源电路c10接通电源时刻开始到经过规定期间T为止的期间内生成成为低电平(复位逻辑)的通电复位信号R2。另外，关于通电复位部Z2的内部构成以及工作，在后面将进行详细的说明。
内部复位信号生成部Z3通过进行电平移位处理完成后的外部复位信号R1与通电复位信号R2的逻辑与运算而生成内部复位信号R3。即，内部复位信号R3在电平移位处理完成后的外部复位信号R1和通电复位信号R2的至少一方为低电平(复位逻辑)时成为低电平(复位逻辑)；只在双方为高电平(复位解除逻辑)时成为高电平(复位解除逻辑)。
逻辑与非运算器Z4通过进行从第1反馈控制电路X输入的反馈控制信号SX3与内部复位信号R3的逻辑与运算而生成第1栅极信号G1。即，第1栅极信号G1在反馈控制信号SX3和内部复位信号R3的至少一方为低电平时成为高电平(输出禁止逻辑)；只在双方为高电平时成为低电平(输出许可逻辑)。
逻辑与运算器Z5通过进行从第2反馈控制电路Y输入的反馈控制信号SY3与内部复位信号R3的逻辑与运算而生成第2栅极信号G2。即，第2栅极信号G2在反馈控制信号SY3和内部复位信号R3的至少一方为低电平时成为低电平(输出禁止逻辑)；只在双方为高电平时成为高电平(输出许可逻辑)。
如上所述，复位电路Z的构成为：在内部复位信号R3为低电平(复位逻辑)时，禁止与反馈控制信号SX3以及SY3相应的输出晶体管M1以及M2的导通/截止控制，并使输出晶体管M1以及M2强制性地处于截止状态；另一方面，在内部复位信号R3为高电平(复位解除逻辑)时，许可与反馈控制信号SX3以及SY3相应的输出晶体管M1以及M2的导通/截止控制。
如果进一步深入叙述的话，则复位电路Z具有以下构成，即：在通电复位信号R2为低电平(复位逻辑)时，禁止与反馈控制信号SX3以及SY3相应的输出晶体管M1以及M2的导通/截止控制，并使输出晶体管M1以及M2强制性地处于截止状态。
通过采用这种构成，毋庸置疑，在外部复位信号RO为低电平(复位逻辑)的情况下，即使在外部复位信号RO为高电平(复位解除逻辑)时，也能至少在从向电源电路c10接通电源时开始到经过规定期间T为止的期间内，根据通电复位信号R2使输出晶体管M1以及M2强制性地处于截止状态，因此，万一当反馈控制信号SX3以及SY3为逻辑不确定的状态下也能将意想不到的过电流的产生防患于未然。
另外，在本构成例的电源电路c10中，第1反馈控制电路X和第2反馈控制电路Y共享复位电路Z。根据这种构成，即使在生成多个系统的输出电压(在本构成例中为正升压电压VSP和负升压电压VSN这2个系统)的情况下，也无需设置多个复位电路Z，因此，不用增加不必要的电路规模，从而能有助于实现芯片的小型化或成本降低。
图18是表示驱动控制部X1的构成例的电路框图。本构成例的驱动控制部X1具有：电阻X11；电容器X12；运算放大器X13；比较器X14；振荡器X15和逻辑与运算器X16。并且，驱动控制部Y1由与驱动控制部X1相同的结构构成，且将附图标记中的“X”替换成“Y”，将负升压电压VSN替换成正升压电压VSP，并省略重复的说明。
电阻X11的第1端与负升压电压VSN的输入端连接。电阻X11的第2端与电容器X12的第1端和运算放大器X13的反相输入端(-)连接。运算放大器X13的非反相输入端(+)与参考电压Vref的输入端连接。运算放大器X13的输出端(误差信号Sa的输出端)与电容器X12的第2端和比较器X14的非反相输入端(+)连接。比较器X14的反相输入端(-)与振荡器X15的第1输出端(三角波信号Sb的输出端)连接。比较器X14的输出端(PWM信号Sc的输出端)与逻辑与运算器X16的第1输入端连接。逻辑与运算器X16的第2输入端与振荡器X15的第2输出端(最大占空比脉冲信号Sd的输出端)连接。逻辑与运算器X16的输出端作为反馈控制信号SX1的输出端，而与图中没有表示的时基误差消除部X2的输入端连接(参照图17)。并且，在上述比较器X14以及振荡器X15中从图中没有表示的逻辑电路c20输入启用信号EN，并控制其工作的可否。
图19是用于说明驱动控制部X1的工作的时序图，按照从上开始的顺序显示了：误差信号Sa；三角波信号Sb；PWM信号Sc；最大占空脉冲信号Sd以及反馈控制信号SX1。
运算放大器X13将负升压电压VSN与参考电压Vref(相当于负升压电压VSN的目标值)的差分放大，并生成误差信号Sa。即，误差信号Sa的电压电平根据针对负升压电压VSN的目标值的背离度而变动。更具体讲，负升压电压VSN离目标值越远，误差信号Sa的电压电平变得越高。
振荡器X15生成具有规定的振荡频率的三角波信号Sb和最大占空比脉冲信号Sd。并且，三角波信号Sb被施加到比较器X14的第2输入端，最大占空脉冲信号Sd被施加到逻辑与运算器X16的第2输入端。
比较器X14对误差信号Sa和三角波信号Sb进行比较后生成PWM信号Sc。即，PWM信号Sc的占空比(输出晶体管M1的导通期间占单位期间的比)根据误差信号Sa与三角波信号Sb的相对高低而逐次变动。具体而言，负升压电压VSN离该目标值越远，PWM信号Sc的占空比(在图19中为高电平期间)变得越大；随着负升压电压VSN越接近该目标值，PWM信号Sc的占空比变得越小。通过根据该PWM信号Sc进行输出晶体管M1的导通/截止控制，能够使负升压电压VSN与该目标值一致。
并且，逻辑与运算器X16通过进行PWM信号Sc和最大占空比脉冲信号Sd的逻辑与运算而生成反馈控制信号SX1。即，反馈控制信号SX1在PWM信号Sc和最大占空脉冲信号Sd的至少一方为低电平时成为低电平；只在双方为高电平时成为高电平。根据这种构成，能够限制反馈控制信号SX1的最大占空比，因此，能很容易地实现接通电源时的平稳启动控制。
图20是表示时基误差消除部X2的构成例的电路框图。本构成例的时基误差消除部X2具有：D触发器X21；反相器X22；逻辑与非运算器X23以及X24；和滤波电路X25。
D触发器X21的数据端与电源电压VDD的输入端连接。D触发器X21的时钟端与反馈控制信号SX1的输入端连接。D触发器X21的输出端与时基误差消除处理完成后的反馈控制信号SX2的输出端和反相器X22的输入端分别连接。反相器X22的输出端(反相反馈控制信号SX2B的输出端)与逻辑与非运算器X23的第1输入端连接。逻辑与非运算器X23的第2输入端与反馈控制信号SX1的输入端连接。逻辑与非运算器X23的输出端与滤波电路X25的输入端连接。滤波电路X25的输出端与逻辑与非运算器X24的第1输入端连接。逻辑与非运算器X24的第2输入端与反相启用信号ENB(启用信号EN的逻辑反相信号)的输入端连接。逻辑与非运算器X24的输出端与D触发器X21的复位端连接。
图21是用于说明由上述结构构成的时基误差消除部X2的工作的时序图，按照从上开始的顺序描述了：反馈控制信号SX1；时基误差消除处理完成后的反馈控制信号SX2；反相反馈控制信号SX2B；滤波器输入信号FI；滤波器输出信号FO以及复位信号RST。并且，虽然在本图中没有表示，但反相启用信号ENB被设为低电平(启用逻辑)。
时基误差消除处理完成后的反馈控制信号SX2将反馈控制信号SX1的上升沿作为触发器而提升为高电平；将复位信号RST的下降沿作为触发器而降低为低电平。复位信号RST是反相启用信号ENB与滤波器输出信号FO的逻辑与非信号，在反相启用信号ENB被设为低电平的情况下，在滤波器输出信号FO达到规定的高电平电位VH(由逻辑与非运算器X24识别为高电平的阈值电位)时，降低为低电平。滤波器输出信号FO从滤波器输入信号FI的上升开始经过规定时间t(基于滤波器电路X25的时间常数)而达到高电平电位VH。不过，当滤波器输入信号FI在从其上升开始经过规定时间t之前降低为低电平电位时，滤波器输出信号FO不会到达规定的高电平电位VH，而再次降低为低电平。滤波器输入信号FI是反馈控制信号SX1与反相反馈控制信号SX2B的逻辑与非运算信号，如果反馈控制信号SX1和反相反馈控制信号SX2B都是低电平，则成为高电平，在其他情况下成为低电平。
通过上述一系列的工作，可以对反馈控制信号SX1实施时基误差消除处理。例如，在图21中，关于时基误差消除处理完成后的反馈控制信号SX2，描述了除去反馈控制信号SX1的间歇颤动的情况。
并且，在图21中，虽然在反馈控制信号SX1与时基误差消除处理完成后的反馈控制信号SX2之间占空比看上去有很大变动，但这是为了易于图示，实际的规定期间t只要设定成短到不会对占空比产生影响即可。
图22是表示过电压检测电路X31的构成例的电路框图。本构成例的过电压检测电路X31具有：比较器X311；逻辑与运算器X312；和电阻X313以及X314。并且，过电压检测电路Y31由与过电压检测电路X31相同的结构构成，且将附图标记中的“X”部分替换成“Y”，将负升压电压VSN替换成正升压电压VSP，并省略重复的说明。
电阻X313的第1端与负升压电压VSN的输入端连接。电阻X313的第2端与电阻X314的第1端连接。电阻X314的第2端与接地端连接。比较器X311的非反相输入端(+)与电阻X313的第2端和电阻X314的第1端的连接节点(负升压电压VSN的分压电压的施加端)连接。比较器X311的反相输入端(-)与规定的阈值电压Vth的输入端连接。比较器X311的输出端(过电压检测信号DET的输出端)与逻辑与运算器X312的第1输入端连接。逻辑与运算器X312的第2输入端与启用信号EN的输入端连接。逻辑与运算器X312的输出端(过电压保护信号DX的输出端)与图中没有显示的逻辑与运算器X32的第1输入端连接(参照图17)。
在由上述结构构成的过电压检测电路X31中，在负升压电压VSN(更正确地讲，其分压电压)的绝对值变得大于规定的阈值电压Vth的情况下，从比较器X311输出的过电压检测信号DET从高电平降低为低电平。另一方面，从逻辑与运算器X312输出的过电压保护信号DX是过电压检测信号DET与启用信号EN的逻辑与运算信号，如果过电压检测信号DET和启用信号EN中的任意一方是低电平，则成为低电平，只在两个信号都是高电平的情况下成为高电平。
因此，如果负升压电压VSN成为过电压状态，且过电压检测信号DET从高电平降低为低电平，则过电压保护信号DX也降低为低电平，因此，从逻辑与运算器X32(参照图17)输出的最终的反馈控制信号SX3与时基误差消除处理完成后的反馈控制信号SX2无关地被降低为低电平。其结果是，由于能将输出晶体管M1的栅极信号G1固定为高电平，从而使输出晶体管M1强制性地处于截止状态，因此，能立即停止负压升压电压VSN的输出工作。
图23是表示通电复位部Z2的构成例的电路框图。本构成例的通电复位部Z2具有电源监视部Z21和通电复位信号生成部Z22。
电源监视部Z21是生成表示从向电源电路c10接通电源时刻开始是否经过了规定期间T的电源监视信号POW的电路部，具有：电阻Z211以及Z212；N沟道型MOS场效应晶体管Z213以及Z214；电容器Z215以及Z216；和比较器Z217。并且，晶体管Z213以及Z214是即使在栅极-源极间的电压为零时也在漏极-源极之间流过小电流的抑制型。
电阻Z211的第1端与电源电压VDD的输入端连接。电阻Z211的第2端与电阻Z212的第1端和电容器Z215的第1端连接。在该节点处出现第1节点电压V1。电阻Z212的第2端和电容器Z215的第2端都与接地端连接。晶体管Z213的漏极与电源电压VDD的输入端连接。晶体管Z213的源极以及栅极与晶体管Z214的源极及栅极以及电容器Z216的第1端连接。在该节点处出现第2节点电压V2。晶体管Z214的漏极和电容器Z216的第2端都与接地端连接。比较器Z217的非反相输入端(+)与第1节点电压V1的施加端连接。比较器Z217的反相输入端(-)与第2节点电压V2的施加端连接。比较器Z217的输出端与电源监视信号POW的输出端连接。
通电复位信号生成部Z22是电路部，其一方面在经过规定期间T之前，根据电源监视信号POW将通电复位信号R2维持为低电平(复位逻辑)，另一方面在经过规定期间T之后，根据控制第1反馈控制电路X和第2反馈控制电路Y的工作可否的启用信号EN来控制通电复位信号R2的复位解除可否，另外，上述通电复位信号生成部Z22具有：锁存部Z221；逻辑与运算器Z222；和缓冲器Z223。
锁存部Z221是电路部，其一方面按照时钟信号CLK的每个脉冲来读取启用信号EN作为锁存输出信号，另一方面在经过规定期间T之前，根据电源监视信号POW将锁存输出信号FF1以及FF2复位成低电平(禁用逻辑)，另外，上述锁存部Z221通过将多个D触发器Z221a以及Z221b以串联的方式连接而成。
逻辑与运算器Z222是生成通电复位信号R2的逻辑门，该通电复位信号R2在启用信号EN和锁存输出信号FF2的至少一方是低电平(禁用逻辑)时成为低电平(复位逻辑)；只在双方都是高电平(启用逻辑)时成为高电平(复位解除逻辑)。
缓冲器Z223的输入端与启用信号EN的输入端连接。缓冲器Z223的输出端与D触发器Z221a的数据端和逻辑与运算器Z222的第1输入端连接。D触发器Z221a的输出端与D触发器Z221b的数据端连接。D触发器Z221b的输出端与逻辑与运算器Z222的第2输入端连接。D触发器Z221a以及Z221b的时钟端都与时钟信号CLK的输入端连接。D触发器Z221a以及Z221b的复位端都与电源监视信号POW的输入端连接。逻辑与运算器Z222的输出端与通电复位信号R2的输出端连接。
图24是用于说明由上述结构构成的通电复位部Z2的工作的时序图，按照从上开始的顺序，分别描述了：电源电压VDD；第1节点电压V1；第2节点电压V2；电源监视信号POW；启用信号EN；时钟信号CLK；第1锁存输出信号FF1；第2锁存输出信号FF2；以及通电复位信号R2。
在接入针对电源电路c10的电源电压VDD之后，第1节点电压V1根据由电阻Z211及Z212以及电容器Z215构成的RC电路的时间常数而缓缓上升。另一方面，第2节点电压V2以与电源电压VDD相同的方式开始上升，并被钳制在规定值(例如0.6V)。比较器Z217对第1节点电压V1和第2节点电压V2进行比较而生成电源监视信号POW。在第1节点电压V1低于第2节点电压V2的期间，将电源监视信号POW维持在低电平。另一方面，如果在电源电路c10接通电源电压VDD之后经过规定期间T，并且第1节点电压V1变得高于第2电压V2，则电源监视信号POW从低电平转变为高电平。如上所述，由于电源监视部Z21是以完全不依靠逻辑部c20(第1反馈控制电路X以及第2反馈控制电路Y的控制主体)的方式构成的电路，因此，即使在接通电源时逻辑部c20的工作不稳定，在电源监视信号POW的生成工作中也不会产生任何障碍。
形成锁存部Z221的D触发器Z221a以及Z221b在从向电源电路c10接通电源电压VDD开始到经过规定期间T为止的期间内，根据电源监视信号POW而被维持在复位状态，并输出低电平的第1锁存输出信号FF1以及第2锁存输出信号FF2。因此，至少在从向电源电路c10接通电源时开始到经过规定期间T为止的期间内，由于通电复位信号R2一直被维持为低电平，所以，能够根据该通电复位信号R2而使输出晶体管M1以及M2强制性地处于截止状态，从而可以将意想不到的过电流的产生防患于未然。
另一方面，从向电源电路c10接通电源电压VDD开始经过规定期间T之后，电源监视信号POW从低电平上升为高电平，形成锁存部Z221的D触发器Z221a以及Z221b的复位状态被解除。
然后，若启动逻辑部c20(参照图16)后，启用信号EN被提升为高电平(启用逻辑)，并且开始时钟信号CLK的输入，则D触发器Z221a按照时钟信号CLK的每个脉冲来读取启用信号EN，并将第1锁存输出信号FF1输出；D触发器Z221b按照时钟信号CLK的每个脉冲来读取第1锁存输出信号FF1，并将第2锁存输出信号FF2输出。然后，在启用信号EN和第2锁存输出信号FF2都达到高电平时刻(即，在向时钟信号CLK输入2个脉冲时刻)，通电复位信号R2从低电平变成高电平，之后，电源电路c10的复位工作委托给外部复位信号RO。
并且，由于通电复位信号R2是启用信号EN和第2锁存输出信号FF2的逻辑与运算信号，因此，无论锁存部Z221(D触发器Z221a以及Z221b)成为什么样的状态，只要启用信号EN不成为高电平(启用逻辑)，通电复位信号R2就不会成为高电平(复位解除逻辑)。反过来说，如果通电复位信号R2成为高电平(复位解除逻辑)，则启用信号EN一定成为高电平(启用逻辑)，并且应该成为通过第1反馈控制电路X和第2反馈控制电路Y能够恰当地进行输出反馈控制的状态，因此，在输出晶体管M1以及M2中不会发生意想不到的过电流。
图25是用于说明将形成锁存部Z221的D触发器多级化的意义的时序图，与上述图24相同，按照从上开始的顺序分别描述了：电源电压VDD；第1节点电压V1；第2节点电压V2；电源监视信号POW；启用信号EN；时钟信号CLK；第1锁存输出信号FF1；第2锁存输出信号FF2；以及通电复位信号R2。
虽然在上述图24中描述了在从电源电路c10的电源接入时开始到经过规定期间T为止的期间内，逻辑部c20的启动完成，且启用信号EN的逻辑不确定状态被消除的情况，但是，也存在例如根据液晶驱动装置c1的启动顺序(从电源电压VDD生成逻辑电源电压VDDL的情况等)，即使从电源电路c10的电源接入时开始经过规定期间T，逻辑部c20的启动也不会完成，而继续启用信号EN的逻辑不确定状态。
在这种状态下，在时钟信号CLK被重叠有脉冲噪声的情况下，D触发器Z221a会读取逻辑不确定状态的启用信号EN，并将第1锁存输出信号FF1输出。因此，在只在D触发器Z221a中形成锁存部Z221的情况下，成为同处于逻辑不确定状态的启用信号EN和第1锁存输出信号FF1被输入到逻辑与运算器Z222的形式。此时，在同处于逻辑不确定状态的启用信号EN和第1锁存输出信号FF1都为高电平的情况下，通电复位信号R2成为高电平(复位解除逻辑)，因此，无法成为根据通电复位信号R2使输出晶体管M1以及M2而强制性地处于截止状态。
相比之下，如果是图23所示的本构成例的通电复位部Z2，则锁存部Z221具有D触发器Z221a和D触发器Z221b这2级的结构，因此，只要不对时钟信号CLK输入2个脉冲噪声，就不会出现逻辑不确定状态的启用信号EN被作为第2锁存输出信号FF2输出的情况，从而能防止接通电源时的误工作。
并且，若逻辑部c20的启动完成，且针对通电复位部Z2的时钟信号CLK的输入开始，则处于逻辑不确定状态的第1锁存输出信号FF1被读取到D触发器Z221b中，从而第2锁存输出信号FF2被输出，通电复位信号R2成为逻辑不确定状态。但是，在该时刻，逻辑部c20的启动完成，并且成为通过第1反馈控制电路X和第2反馈控制电路Y能够恰当地进行输出反馈控制的状态，因此，通电复位信号R2无论是高电平/低电平中的哪一个，都不会产生特别的问题。
另外，如果作为锁存部Z221而将3级以上的触发器串联连接，则能够更加提高抗脉冲噪声的性能。不过，通电复位信号R2的复位解除会变得更慢，而且电路规模也变大，在这一点上需要注意。
另外，在本构成例的通电复位部Z2中，时钟信号CLK在电源电路10的工作期间被持续向锁存部Z221输入。图26是用于说明通过时钟信号CLK将形成锁存部Z221的触发器的保存数据持续更新的意义的时序图，按照从上开始的顺序分别描述了：启用信号EN；时钟信号CLK；第1锁存输出信号FF1；第2锁存输出信号FF2；以及通电复位信号R2。
如该图所示，在电源电路c10的工作期间，通过对锁存部Z221持续地输入时钟信号CLK，即使万一在第1锁存输出信号FF1以及第2锁存输出信号FF2中产生预料不到的逻辑变动的情况下，也能够在向时钟信号CLK中输入下一个脉冲时，立即刷新第1锁存输出信号FF1以及第2锁存输出信号FF2，因此，不会出现直接对意想不到的逻辑变动进行确定的情况。
另外，在上述实施方式中，虽然通过举例对在安装于液晶驱动装置c1的电源电路c10中应用第3技术特征的构成进行了说明，但第3技术特征的应用对象不局限于此，在供其他用途使用的电源电路中也能够广泛应用。
另外，只要不脱离本发明的主要技术宗旨的范围，除了上述实施方式，第3技术特征的构成可进行各种变更。即，应该理解为：关于所有的技术要点，上述实施方式都只是举例说明，并非进行了限定，本发明的技术范围并不是指上述实施方式的说明，而是根据技术方案所限定的范围，应该理解为包括属于与技术方案书等同的含义以及范围内的所有变更。
例如，在上述实施方式中，虽然通过举例对将电源电路c10的输出形式设为正升压型或负升压型的结构进行了说明，但第3技术特征的结构不局限于此，既可以是仅将正升压电压VSP和负升压VSN中的任意一方输出的结构，也可以采用降压型或升降压型的输出形式。
(关于第4技术特征)
以下要说明的第4技术特征涉及液晶驱动装置(特别是向液晶显示面板提供公共电压的公共电压生成电路)。
并且，在对照上述附图的情况下，第4技术特征涉及图28的源极驱动电路xA3，更具体讲，可以说涉及图29的公共电压生成部xB15或其周边电路。
图32是表示涉及第4技术特征的液晶驱动装置的一个构成例的电路框图。本构成例的液晶驱动装置d1具有针对图中没有表示的液晶显示面板提供公共电压VCOM的公共电压生成电路d10。公共电压生成电路d10的构成为：为了在液晶显示面板的驱动时，进行对形成液晶显示面板的所有液晶元件共同施加的公共电压VCOM的极性反相控制，而在第1电压VCOMH与第2电压VCOML(其中，VCOMH＞VCOML)之间对公共电压VCOM的电压电平(即AC驱动型)进行脉冲驱动，并且，该公共电压生成电路d10具有：电阻梯d11；选择器d12H以及d12L；放大器d13H以及d13L；开关d14H以及d14L；开关d15H以及d15L；开关d16H以及d16L；输出电容器d17H以及d17L；以及控制部d18。并且，关于包括在液晶驱动装置d1中的其他电路块，由于与上述图29相同，因此，省略重复的说明。
电阻梯d11通过将规定的基准电压(Verf)进行电阻分割而生成多个分压电压。
选择器d12H以及d12L分别从电阻梯d11中生成的多个分压电压中选择任意一个。另外，通过选择器d12H选择的分压电压高于通过选择器d12L选择的分压电压。
放大器d13H以及d13L分别将从选择器d12H以及d12L输入的分压电压放大，并生成第1电压VCOMH以及第2电压VCOML。
开关d14H的第1端与公共电压VCOM的输出端连接。开关d14H的第2端经由开关d15H与放大器d13H的输出端连接，另一方面，经由输出电容器d17H与接地端连接。开关d14L的第1端与公共电压VCOM的输出端连接。开关d14L的第2端经由开关d15L与放大器d13L的输出端连接，另一方面，经由输出电容器d17L与接地端连接。开关d16H以及d16L的各第1端分别与放大器d13H以及d13L的输出端连接。开关d16H以及d16L的各第2端都与接地端连接。
控制部d18根据从LCD控制器(总体控制液晶显示装置的主体)输入的指示，进行放大器d13H以及d13L、开关d14H以及d14L、开关d15H以及d15L、和开关d16H以及d16L的接通/断开控制。
图33是用于说明公共电压VCOM的生成工作的表。
在将第1电压VCOMH作为公共电压VCOM进行输出的情况下(参照项目(1))，放大器d13H以及d13L都被接通。另外，开关d14H，d15H以及d15L都被接通，其余的开关d16H，d14L以及d16L都被断开。通过进行这种接通/断开控制，经由开关d15H以及d14H从放大器d13H输出第1电压VCOMH作为公共电压VCOM。此时，在输出电容器d17H中进行电荷的充电。另外，关于放大器d13L以及开关d15L，即使使它们分别断开也不会对工作产生影响。
在保持作为公共电压VCOM而输出的第1电压VCOMH的情况下(参照项目(2))，放大器d13H以及放大器d13L都被断开。另外，开关d14H，d16H以及d16L都被接通，其余的开关d15H，d14L以及d15L都被断开。通过进行这种接通/断开控制，公共电压VCOM根据蓄积在输出电容器d17H中的电荷而被保持为第1电压VCOMH。另外，关于开关d16H以及d16L，即使使它们分别断开也不会对工作产生影响。
在将第2电压VCOML作为公共电压VCOM而输出的情况下(参照项目(3))，放大器d13H以及d13L都被接通。另外，开关d15H，d14L以及d15L都被接通，其余的开关d14H，d16H以及d16L都被断开。通过进行这种接通/断开控制，经由开关d15L以及d14L从放大器d13L输出第2电压VCOML作为公共电压VCOM。此时，在输出电容器d17L中进行电荷的充电。另外，关于放大器d13H以及开关d15H，即使使它们分别断开也不会对工作产生影响。
在保持作为公共电压VCOM而输出的第2电压VCOML的情况下(参照项目(4))，放大器d13H以及放大器d13L都被断开。另外，开关d16H，d14L以及d16L都被接通，其余的开关d14H，d15H以及d15L都被断开。通过进行这种接通/断开控制，公共电压VCOM根据蓄积在输出电容器d17L中的电荷被保持为第2电压VCOML。另外，关于开关d16H以及d16L，即使使它们分别断开也不会对工作产生影响。
在将液晶驱动装置d1关断(shut down)的情况下(参照项目(5))，放大器d13H以及放大器d13L都被断开。另外，所有的开关d14H～d16H以及开关d14L～d16L都被接通。通过进行这种接通/断开控制，蓄积在输出电容器d17H以及d17L中的电荷经由开关d16H以及d17H被向接地端放电。
图34是用于说明公共电压VCOM的生成工作的时序图，按照从上开始的顺序示意性地描述了：液晶显示面板的工作状态；LCD控制器的工作状态；液晶驱动装置d1的工作状态；输出电压(公共电压)；以及消耗功率。另外，以下以在液晶显示面板上持续地显示一个静止画面的情况为例进行说明。
在将液晶显示面板从非显示状态切换为显示状态时，首先，启动液晶驱动装置d1，并进行使用放大器d13H或d13L的公共电压VCOM的输出(参照图33的项目(1)或项目(3))。此时，适当地将与应该显示的静止画面相应的影像信号(源极信号)也提供给液晶显示面板。
另一方面，如果在继续液晶显示面板的显示状态的情况下，从LCD控制器输入转入挂起(suspend)状态的指示，则液晶驱动装置d1将开关d15H或d15L断开，并使放大器d13H或d13L的输出成为高阻抗状态，由此，一边在输出电容器d17H或d17L中保持电荷，一边使公共电压VCOM的生成工作基本上处于关断(参照图33的项目(2)或项目(4))。通过这种工作，能够在保持液晶显示面板的显示状态的情况下，停止公共电压生成电路d10的工作，因此，能够实现大幅度的消耗功率的缩减。
并且，当具有在液晶显示面板一侧保持影像信号(源极信号)的存储器的情况下，由于不仅仅是公共电压生成电路d10，源极驱动部也能完全关断，因此，能够实现进一步的消耗功率的缩减。
然后，为了维持液晶显示面板的显示状态，只要在蓄积于输出电容器d17H或d17L中的电荷自然放电之前，相隔恰当的间隔来再启动液晶驱动装置d1，并使用放大器d13H或d13L进行公共电压VCOM的刷新工作(再充电工作)即可(参照图33的项目(1)或项目(3))。
另一方面，在将液晶显示面板从显示状态切换成非显示状态时，只要通过使开关d16H以及d16L接通，而将输出电容器d17H以及d17中蓄积的电荷向接地端进行放电即可。通过这种工作，可以将液晶显示面板切换成非显示状态，而不会在液晶显示面板中留下不必要的影像。
并且，在图32中，作为用于实现上述工作的手段，虽然以设置了开关d15H以及d15L、和开关d16H以及d16L的结构为例进行了说明，但是，第4技术特征的构成不局限于此，也可以在放大器d13H以及d13L的输出级中具备与这些开关相同的功能(即，实现输出高阻抗的功能以及输出电容器的放电功能)。
(关于第5技术特征)
以下要说明的第5技术特征涉及液晶驱动装置(特别是向液晶显示面板提供公共电压的公共电压生成电路)。
并且，在对照上述附图的情况下，第5技术特征涉及图28的源极驱动电路xA3，更具体讲，可以说涉及图29的公共电压生成部xB15或其周边电路。
图35是表示涉及第5技术特征的液晶驱动装置的一个构成例的电路框图。本构成例的液晶驱动装置e1具有向图中没有表示的液晶显示面板提供公共电压VCOM的公共电压生成电路e10。公共电压生成电路e10除了具有：P沟道型MOS(Metal Oxide Semiconductor)场效应晶体管e11；N沟道型MOS场效应晶体管e12和e13；以及控制部e14之外，还具有N沟道型MOS场效应晶体管e15及e16和背栅极控制部e17作为晶体管e12以及e13的背栅极控制单元，以便在液晶显示面板的驱动时，对以下2种结构任意地进行切换：一种是进行对形成液晶显示面板的所有液晶元件共同施加的公共电压VCOM的极性反相的结构(即AC驱动型)，另外一种是将公共电压VCOM维持为固定值的结构(即DC驱动型)。另外，关于液晶驱动装置e1中所包含的其他电路块，由于与上述附图29相同，因此省略重复的说明。
晶体管e11的源极以及背栅极与第1电压VCOMAC_H(例如+5V)的施加端连接。晶体管e11的漏极与公共电压VCOM的输出端子连接。晶体管e11的栅极与控制部e14连接。并且，晶体管e11相当于图32的开关d14H。
晶体管e12的源极与低于第1电压VCOMAC_H的第2电压VCOMAC_L(例如-0.3～+1.7V)的施加端连接。晶体管e12的漏极与公共电压VCOM的输出端子连接。晶体管e12的栅极与控制部e14连接。并且，晶体管e12相当于图32的开关d14L。
晶体管e13的源极与低于第1电压VCOMAC_H的第3电压VCOMDC(例如0V)的施加端连接。晶体管e13的漏极与公共电压VCOM的输出端子连接。晶体管e13的栅极与控制部e14连接。
控制部e14进行晶体管e11～e13的导通/截止控制。更具体讲，控制部e14在公共电压VCOM的AC驱动时，互补性地(排他性地)使驱动晶体管e11以及e12导通/截止，并使晶体管e13截止。另一方面，控制部e14在公共电压VCOM的DC驱动时，使晶体管e11以及e12都截止，且使晶体管e13导通。
晶体管e15连接于晶体管e12以及e13的各背栅极与第2电压VCOMAC_L的施加端之间。晶体管e15的栅极与背栅极控制部e17连接。晶体管15的背栅极与比第2电压VCOMAC_L或第3电压VCOMDC还低的第4电压VEE(例如-3.5～-5V)的施加端连接。
晶体管e16连接于晶体管e12以及e13的各背栅极与第3电压VCOMDC的施加端之间。晶体管e16的栅极与背栅极控制部e17连接。晶体管16的背栅极与第4电压VEE的施加端连接。
背栅极控制部e17根据第2电压VCOMAC_L和第3电压VCOMDC的高低关系，进行晶体管e15以及e16的导通/截止控制。更具体讲，背栅极控制部e17，当第2电压VCOMAC_L低于第3电压VCOMDC时，使晶体管e15导通，使晶体管e16截止。通过进行这种开关控制，晶体管e12以及e13的背栅极都与第2电压VCOMAC_L的施加端连接。另一方面，背栅极控制部e17，当第2电压VCOMAC_L高于第3电压VCOMDC时，使晶体管e15截止，使晶体管e16导通。通过进行这种开关控制，晶体管e12以及e13的背栅极都与第3电压VCOMDC的施加端连接。
这样，根据第2电压VCOMAC_L和第3电压VCOMDC的各电压设定，利用背栅极控制部e17来判定彼此的电位关系，根据该判定结果，如果是对晶体管e12以及e13的背栅极的连接目标进行自动控制的结构，则在将公共电压VCOM的AC驱动型和DC驱动型一体化时，能够对第1电压VCOMAC_H、第2电压VCOMAC_L以及第3电压VCOMDC的设定电压毫无限制地自由调整，进而能够提高液晶驱动装置e1的通用性。
另外，在晶体管e12以及e13中只要具有能够耐住第1电压VCOMAC_H与第2电压VCOMAC_L或第3电压VCOMDC中的任意低的一方的电位差(根据上述例子为3.3～5.3V)的元件耐压(6V左右的中度耐压)就足够，因此，不会引起晶体管e12以及e13的元件尺寸的不必要的大型化。
另一方面，关于晶体管e15以及e16，虽然需要具有能够耐住第1电压VCOMAC_H与第4电压VEE的电位差(根据上述例子为8.5～10V)的元件耐压(12V左右的高度耐压)，但是由于晶体管e15以及e16与需要很大的电流能力的晶体管e11～e13不同，能将其电流能力缩小到非常小，因此，晶体管e15以及e16的元件尺寸也不会很大型化。
(关于第6技术特征)
以下要说明的第6技术特征涉及液晶驱动装置(特别是向液晶显示面板提供公共电压的公共电压生成电路)。
另外，在对照上述附图的情况下，第6技术特征涉及图28的源极驱动电路xA3，更具体讲，可以说涉及图29的公共电压生成部xB15或其周边电路。
图37是表示涉及第6技术特征的液晶驱动装置的一个构成例的电路框图。本构成例的液晶驱动装置f1具有对图中没有表示的液晶显示面板提供公共电压VCOM的公共电压生成电路f10。公共电压生成电路f10的构成为：为了在液晶显示面板的驱动时，进行向形成液晶显示面板的所有液晶元件共同施加的公共电压VCOM的极性反相控制，而在第1电压VCOMH与第2电压VCOML(其中，VCOMH＞VCOML)之间对公共电压VCOM的电压电平进行脉冲驱动(即AC驱动型)，并且，该公共电压生成电路f10具有：放大器f11；控制部f12；开关f13；以及储能用电容器Cres。并且，关于包括在液晶驱动装置f1中的其他电路块，由于与上述图29相同，因此，省略重复的说明。
放大器f11根据来自控制部f12的指示，在第1电压VCOMH与第2电压VCOML之间对公共电压VCOM的电压电平进行脉冲驱动。
控制部f12对放大器f11发出应该将第1电压VCOMH和第2电压VCOML的哪一个输出的指示，另一方面，对开关f13进行接通/断开控制信号Sres的输出。
开关f13根据从控制部f12输入的接通/断开控制信号Sres，使公共电压VCOM的输出端子与储能用电容器Cres的连接端子之间接通/断开。更具体讲，开关f13在接通/断开控制信号Sres为高电平时变为接通，在接通/断开控制信号Sres为低电平时变为断开。并且，在图37中，虽然将储能用电容器Cres描述为独立的部件，但是储能用电容器Cres也可以内置在半导体装置中。
图38是用于说明公共电压VCOM的生成工作的时序图，在上段部分描述了公共电压VCOM，在下段部分描述了接通/断开控制信号Sres。
在从第2电压VCOML提升到第1电压VCOMH，并且对液晶元件的元件电容Clcd进行充电时，以及在从第1电压VCOMH降低到第2电压VCOML，并且对液晶元件的元件电容Clcd进行放电时，在该充放电之前，控制部f12只在规定期间内使接通/断开控制信号Sres成为高电平，使开关f13接通。通过进行这种开关控制，在元件电容Clcd的放电时，蓄积在元件电容Clcd中的电荷并不是都被放掉，其中的一部分被充电给储能用电容器Cres。另一方面，在元件电容Clcd的充电时，并不是使用放大器f11重新开始进行新的电荷的蓄积，而是利用蓄积在储能用电容器Cres中的电荷的一部分进行元件电容Clcd的充电。不过，关于在储能用电容器Cres中没有蓄积电荷的初次启动时，只利用放大器f11的能力对液晶元件的元件电容Clcd充电。
例如，在液晶元件的元件电容Clcd和储能用电容器Cres具有相同的电容值的情况下，在液晶元件的元件电容Clcd的放电时，通过使开关f13接通，蓄积在元件电容Clcd中的电荷的大约1/2被暂时保存在储能用电容器Cres中，剩余的电荷经由放大器f11被放掉。然后，在液晶元件的元件电容Clcd的充电时，暂时保存在储能用电容器Cres的电荷的大约1/2被再次利用于元件电容Clcd的充电。
通过反复进行这种工作，能够将以往被放掉的元件电容Clcd的放电电荷暂时保存，并将其再次应用于元件电容Clcd的下一次充电，因此，能够降低伴随着元件电容Clcd的充放电的实际消耗功率。
另外，以上虽然以公共电压生成电路f10为例进行了说明，但是第6技术特征的适用对象不局限于此，例如，在生成向液晶元件输出的源极电压时，也可使用与上述相同的结构，降低伴随着元件电容Clcd的充放电的实际消耗功率。
(产业上的可利用性)
本说明书中公开的多个技术特征都是能组装到液晶驱动装置(液晶驱动IC)中进行利用的各种重要技术，例如，可适宜地用于在便携式电话、数字相机、PDA(Personal Digital/Data Assistant)、便携式游戏机、汽车导航仪以及汽车音响等中使用的小型液晶显示装置。
附图符号的说明：
xA1   液晶显示面板(液晶像素)
xA2   多路复用器
xA3   源极驱动电路
xA4   栅极驱动电路
xA5   外部DC/DC转换器
xA6   MPU
xA7   影像源极
xB1   MPU接口
xB2   命令解码器
xB3   数据寄存器，
xB4   部分显示数据用RAM
xB5   数据控制部
xB6   显示数据接口
xB7   图像处理部
xB8   数据锁存部
xB9   源极驱动部
xB10  OTPROM
xB11  控制用寄存器
xB12  地址计数器(RAM控制器)
xB13  定时生成器
xB14  振荡器
xB15  公共电压生成部
xB16  多路复用器用定时生成器
xB17  栅极驱动器用定时生成器
xB18  外部DC/DC用定时生成器
xB19  液晶显示装置用电源电路。
xC1(1)～xC1(n)  电平移位电路
xC2(1)～xC2(n)  数字/模拟转换电路
xC3(1)～xC3(n)  源极放大电路
xC4(1)～xC4(n)  通路开关器(极性反相控制用)
xC5(1)～xC5(n)  通路开关器(8种颜色显示模式用)
xC6(1)～xC6(n)  输出端子，
xC7   电阻梯
xC8～xC11   选择器
xC12～xC15  放大器
xC16  第1灰阶电压生成部(正极性)
xC17  第2灰阶电压生成部(负极性)
xC18～xC21  输出电容器
xD1，xD2(i)，xD2(j)  选择器
a1    液晶驱动装置(源极驱动器)
a2    液晶显示面板(LCD面板)
a10   灰阶电压生成电路
a20-1～a20-x  数字/模拟转换器(DAC)
a30-1～a30-x  缓冲器
100   电阻梯
200   上限电压设定电路
201   SH寄存器
202   VH1生成部
203   运算放大器
204   反馈电阻部
300   下限电压设定电路(涉及本发明的电压放大电路)
301   SL寄存器
302   VL1生成部
303   运算放大器
304   反馈电阻部
305   选择器控制部
306   选择器
307   非易失性存储器(OTPROM等)
308   TL1寄存器
309   TL2寄存器
310   第2选择器
DP1～DPx  数字像素信号(m比特)
AP1～Apx  模拟像素信号
VG0～VGn(n＝2m-1)  灰阶电压
VH1   输入电压
VH2   输出电压(上限电压)
VH3   反馈电压
VL1   输入电压
VL2   输出电压(下限电压)
VL3   反馈电压
VL4   基准电压
GND   接地电压(第1基准电压)
VR    电源电压(第2基准电压)
SH    上限电压设定值
SL    下限电压设定值
SS    选择器控制信号
TL1   第1修整表(VL4＝GND时)
TL2   第2修整表(VL4＝VR时)
b1，b1’ 液晶驱动装置(源极驱动器)
b2    液晶显示面板
A1()  数字/模拟转换器(正极性)
A2()  源极放大器(正极性)
A3()  P沟道型MOS场效应晶体管(第1开关)
A3’()P沟道型MOS场效应晶体管(第5开关)
A4()  N沟道型MOS场效应晶体管(第3开关)
A5()，A5’() 体二极管
B1()  数字/模拟转换器(负极性)
B2()  源极放大器(负极性)
B3()  N沟道型MOS场效应晶体管(第2开关)
B3’()N沟道型MOS场效应晶体管(第6开关)
B4()  P沟道型MOS场效应晶体管(第4开关)
B5()，B5’() 体二极管
I()，IA()，IB() 输入信号(数字像素信号)
O()   输出信号(模拟像素信号)
COM   公共电压
11    P衬底
12    N阱
13a，13b 源极区域(P型)
14    漏极区域(P型)
15a，15b 栅极
16    接触区域(N型)
21    P衬底
23a，23b 源极区域(N型)
24    漏极区域(N型)
25a，25b 栅极
26    接触区域(P型)
VDD   正电源电压(第1电源电压)
VEE   负电源电压(第2电源电压)
GND   接地电压(基准电压)
T()   外部端子
Ton   导通期间
Lx1，Lx2  区域间距离
c1    液晶驱动装置
c2    液晶显示面板
c10   电源电路(开关式稳压器)
c20   逻辑电路
c30   源极驱动器
c40   栅极驱动器
c50   TFT控制器
X     第1反馈控制电路(负升压系统)
Y     第2反馈控制电路(正升压系统)
Z     复位电路
X1，Y1   驱动控制部
X2，Y2   时基误差消除部
X3，Y3   过电压保护部
X31，Y31 过电压检测电路
X32，Y32 逻辑与运算器
Z1    电平移位器
Z2    通电复位部
Z3    内部复位信号生成部(逻辑与运算器)
Z4    逻辑与非运算器
Z5    逻辑与运算器
M1，M2 输出晶体管
L1，L2 电感器
D1，D2 二极管
C1，C2 电容器
X11   电阻
X12   电容器
X13   运算放大器
X14   比较器
X15   振荡器
X16   逻辑与运算器
X21   D触发器
X22   反相器
X23，X24  逻辑与非运算器
X25   滤波电路
X311  比较器
X312  逻辑与运算器
X313，X314  电阻
Z21   电源监视部
Z211，Z212  电阻
Z213，Z214  N沟道型场效应晶体管(抑制型)
Z215，Z216  电容器
Z22   通电复位信号生成部
Z221  锁存部
Z211a，Z221b  D触发器
Z222  逻辑与运算器(逻辑门)
Z223  缓冲器
d1    液晶驱动装置
d10   公共电压生成电路
d11   电阻梯
d12H，d12L  选择器
d13H，d13L  放大器
d14H，d14L  开关
d15H，d15L  开关
d16H，d16L  开关
d17H，d17L  输出电容器
e1    液晶驱动装置
e10   公共电压生成电路
e11   P沟道型MOS场效应晶体管
e12，e13  N沟道型MOS场效应晶体管
e14   控制部
e15，e16  N沟道型MOS场效应晶体管
e17   背栅极控制部
f1    液晶驱动装置
f10   公共电压生成电路
f11   放大器
f12   控制部
f13   开关
Clcd  液晶元件
Cres  储能用电容器

Claims (25)

1.一种电压放大电路，具有：
输入电压生成部，其根据设定值而生成输入电压；
运算放大器，其对上述输入电压进行放大以使上述输入电压与反馈电压一致，并生成输出电压；
反馈电阻部，其对在一端施加的上述输出电压与在另一端施加的基准电压之间进行分压，而生成上述反馈电压；
选择器控制部，其根据上述设定值而生成选择器控制信号；和
选择器，其根据上述选择器控制信号，从多个候补中选择上述基准电压，
上述选择器在上述设定值为规定值以上时选择第1基准电压；在上述设定值小于上述规定值时选择比上述第1基准电压高的第2基准电压，
上述输入电压生成部以在上述设定值的整个可变区域内上述输出电压相对于上述设定值进行线性变化的方式，生成上述输入电压。
2.根据权利要求1所述的电压放大电路，其特征为，
上述电压放大电路还具有第2选择器，该第2选择器根据上述选择器控制信号，从多个候补中选择应该提供给上述反馈电阻部的修整表，
上述反馈电阻部根据由上述第2选择器所选择的修整表，对自身的分压比进行微调。
3.根据权利要求2所述的电压放大电路，其特征为，还具有：
非易失性存储器，其非易失性地存储成为上述第2选择器中的选择候补的多个修整表；和
多个寄存器，各寄存器分别保存在上述电压放大电路的启动时从上述非易失性存储器中读出的上述多个修整表。
4.根据权利要求2或3所述的电压放大电路，其特征为，
上述第2选择器在上述设定值为上述规定值以上时选择第1修整表；在上述设定值小于规定值时选择第2修整表。
5.一种灰阶电压生成电路，具有：
电阻梯，其对在一端施加的上限电压与在另一端施加的下限电压之间进行分压，而生成多个灰阶电压；和
权利要求1～4的任意1项所述的电压放大电路，其将上述输出电压作为上述下限电压输出。
6.一种液晶驱动装置，其特征为，具有：
数字/模拟转换器，其将数字像素信号转换为模拟像素信号后提供给液晶元件；和
权利要求5所述的灰阶电压生成电路，其向上述数字/模拟转换器提供上述多个灰阶电压。
7.根据权利要求6所述的液晶驱动装置，其特征为，集成了：
第1放大器，其在基准电压与高于上述基准电压的第1电源电压之间被驱动；
第2放大器，其在上述基准电压与低于上述基准电压的第2电源电压之间被驱动；
第1开关，其被连接在第1放大器的输出端与第1外部端子之间；和
第2开关，其被连接在第2放大器的输出端与第1外部端子之间，
上述液晶驱动装置通过使第1开关与第2开关互补性地接通/断开来进行从第1外部端子向液晶元件施加的输出信号的极性反相控制，
上述液晶驱动装置还集成了：
第3开关，其被连接在第1放大器的输出端与上述基准电压的施加端之间；和
第4开关，其被连接在第2放大器的输出端与上述基准电压的施加端之间，
上述液晶驱动装置，
在将第1开关从接通切换至断开时，在将第1开关设置为断开之前，仅以规定期间接通第3开关；
在将第2开关从接通切换至断开时，在将第2开关设置为断开之前，仅以规定期间接通第4开关。
8.根据权利要求7所述的液晶驱动装置，其特征为，
第1开关以及第2开关都是场效应晶体管，
在第1开关以及第2开关各自的源极-背栅极之间寄生的体二极管被沿用为第1外部端子的静电保护二极管。
9.根据权利要求7或8所述的液晶驱动装置，其特征为，还集成有：
第5开关，其被连接在第1放大器的输出端与第2外部端子之间；和
第6开关，其被连接在第2放大器的输出端与第2外部端子之间，
上述液晶驱动装置通过使第1开关与第5开关、以及第2开关与第6开关分别互补性地接通/断开，从而以与从第1外部端子向液晶元件施加的输出信号相反的极性进行从第2外部端子向液晶元件施加的输出信号的极性反相控制。
10.根据权利要求9所述的液晶驱动装置，其特征为，
第5开关以及第6开关都是场效应晶体管，
在第5开关以及第6开关各自的源极-背栅极之间寄生的体二极管被沿用为第2外部端子的静电保护二极管。
11.根据权利要求8或10所述的液晶驱动装置，其特征为，
上述场效应晶体管具有：
漏极区域；和
在上述漏极区域的两侧分开设置且都与第1外部端子连接的第1源极区域以及第2源极区域。
12.根据权利要求11所述的液晶驱动装置，其特征为，
上述场效应晶体管还具有：以包围上述漏极区域、第1源极区域以及第2源极区域的方式所形成的背栅极的接触区域。
13.根据权利要求12所述的液晶驱动装置，其特征为，
上述漏极区域、第1源极区域以及第2源极区域形成为与上述背栅极的接触区域分别相隔2～4μm的距离。
14.根据权利要求6～8、10、12～13的任意1项所述的液晶驱动装置，其特征为，
还具有生成液晶元件的驱动控制所需的输出电压的电源电路，
上述电源电路具有：
反馈控制电路，其生成输出晶体管的反馈控制信号，以便根据输入电压生成所希望的输出电压；和
复位电路，其至少从接通电源时刻开始到经过规定的期间为止，强制性地使上述输出晶体管处于截止的状态。
15.根据权利要求14所述的液晶驱动装置，其特征为，
上述复位电路，
具有至少从接通电源时刻开始到经过上述规定期间为止，生成成为复位逻辑的通电复位信号的通电复位部，
当上述通电复位信号是复位逻辑时，禁止与上述反馈控制信号相应的上述输出晶体管的导通/截止控制，强制性地使上述输出晶体管处于截止状态。
16.根据权利要求15所述的液晶驱动装置，其特征为，
上述复位电路，
具有内部复位信号生成部，该内部复位信号生成部生成内部复位信号，该内部复位信号在上述通电复位信号和外部复位信号的至少一方是复位逻辑时成为复位逻辑，只在双方是复位解除逻辑时才成为复位解除逻辑，
当上述内部复位信号是复位逻辑时，禁止与上述反馈控制信号相应的上述输出晶体管的导通/截止控制，强制性地使上述输出晶体管处于截止状态，
而当上述内部复位信号是复位解除逻辑时，允许与上述反馈控制信号相应的上述输出晶体管的导通/截止控制。
17.根据权利要求15或16所述的液晶驱动装置，其特征为，
上述通电复位部具有：
电源监视部，其生成表示从接通电源时开始是否已经过上述规定期间的电源监视信号；和
通电复位信号生成部，其在经过上述规定的期间之前，根据上述电源监视信号，将上述通电复位信号维持为复位逻辑，而在经过上述规定的期间之后，根据控制上述反馈控制电路的工作可否的启用信号，控制上述通电复位信号的复位解除的可否。
18.根据权利要求17所述的液晶驱动装置，其特征为，
上述通电复位信号生成部具有：
锁存部，其按照时钟信号的每个脉冲读取上述启用信号并作为锁存输出信号，而在经过上述规定期间之前，根据上述电源监视信号，将上述锁存输出信号复位为禁用逻辑；和
逻辑门，其生成上述通电复位信号，该通电复位信号在上述启用信号和上述锁存输出信号的至少一方是禁用逻辑时成为复位逻辑，只在双方是启用逻辑时才成为复位解除逻辑。
19.根据权利要求18所述的液晶驱动装置，其特征为，
上述锁存部由多个触发器串联连接而成。
20.根据权利要求18或19所述的液晶驱动装置，其特征为，
在上述电源电路工作期间，上述时钟信号被连续地输入给上述锁存部。
21.根据权利要求15～16、18～19的任意1项所述的液晶驱动装置，其特征为，
多个上述反馈控制电路共享上述复位电路。
22.根据权利要求6～8、10、12～13、15～16、18～19的任意1项所述的液晶驱动装置，其特征为，还具有：
放大器，其在第1期间处于启动状态并生成针对液晶元件的输出电压，在第2期间处于输出高阻抗状态；和
电容器，其对在上述第1期间生成的上述输出电压进行保持。
23.根据权利要求6～8、10、12～13、15～16、18～19的任意1项所述的液晶驱动装置，其特征为，
上述液晶驱动装置还具有向液晶元件提供公共电压的公共电压生成电路，
上述公共电压生成电路具有：
P沟道型场效应晶体管，其被连接在第1电压的施加端与公共电压的输出端之间；
第1N沟道型场效应晶体管，其被连接在比上述第1电压低的第2电压的施加端与上述公共电压的输出端之间；
第2N沟道型场效应晶体管，其被连接在比上述第1电压低的第3电压的施加端与上述公共电压的输出端之间；
选择器，其选择上述第2电压的施加端和上述第3电压的施加端的一方，以作为上述第1N沟道型场效应晶体管以及第2N沟道型场效应晶体管的各背栅极的连接目标；和
背栅极控制部，其根据上述第2电压与上述第3电压的电位关系来控制上述选择器。
24.根据权利要求6～8、10、12～13、15～16、18～19的任意1项所述的液晶驱动装置，其特征为，
上述液晶驱动装置，
还具有用于在将液晶元件的元件电容放电时，对蓄积在上述元件电容中的一部分电荷进行储存的储能用电容器，且
在对上述液晶元件的元件电容进行充电时，将储存在上述储能用电容器中的电荷的一部分再次用于上述元件电容的充电。
25.一种液晶显示装置，其特征为，具有：
权利要求6～24的任意1项所述的液晶驱动装置；和
液晶显示面板。
CN201080002159.7A 2009-04-01 2010-03-31 液晶驱动装置 Expired - Fee Related CN102106080B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2009089244 2009-04-01
JP2009-089244 2009-04-01
JP2009-091343 2009-04-03
JP2009091343 2009-04-03
JP2009-294334 2009-12-25
JP2009294334 2009-12-25
PCT/JP2010/055827 WO2010114014A1 (ja) 2009-04-01 2010-03-31 液晶駆動装置

Publications (2)

Publication Number Publication Date
CN102106080A CN102106080A (zh) 2011-06-22
CN102106080B true CN102106080B (zh) 2014-12-31

Family

ID=42828303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080002159.7A Expired - Fee Related CN102106080B (zh) 2009-04-01 2010-03-31 液晶驱动装置

Country Status (4)

Country Link
US (1) US8970460B2 (zh)
JP (1) JP5643749B2 (zh)
CN (1) CN102106080B (zh)
WO (1) WO2010114014A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109660216A (zh) * 2018-12-11 2019-04-19 四川长虹电器股份有限公司 放大器输出信号钳位电压发生电路

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5141363B2 (ja) 2008-05-03 2013-02-13 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
JP5702570B2 (ja) * 2009-11-27 2015-04-15 ローム株式会社 オペアンプ及びこれを用いた液晶駆動装置、並びに、パラメータ設定回路、半導体装置、電源装置
JP5233972B2 (ja) * 2009-11-30 2013-07-10 ソニー株式会社 信号線駆動回路および表示装置、並びに電子機器
KR101045069B1 (ko) * 2010-03-31 2011-06-29 주식회사 하이닉스반도체 반도체 집적회로
US20110273430A1 (en) * 2010-05-05 2011-11-10 Intersil Americas Inc. Voltage level shifting with reduced power consumption
JP5777300B2 (ja) * 2010-07-05 2015-09-09 ラピスセミコンダクタ株式会社 駆動回路及び表示装置
JP5596477B2 (ja) * 2010-09-15 2014-09-24 ラピスセミコンダクタ株式会社 表示パネルの駆動装置
US8760903B2 (en) * 2011-03-11 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Storage circuit
KR101832338B1 (ko) * 2011-03-24 2018-02-27 삼성디스플레이 주식회사 표시 장치 및 그 동작 방법
US8553469B2 (en) * 2011-04-06 2013-10-08 Dell Products L.P. Memory buffer for buffer-on-board applications
CN102426825B (zh) * 2011-10-12 2014-01-08 深圳市华星光电技术有限公司 一种pwm电压调节电路及其调节方法、液晶显示装置
ITMI20120195A1 (it) 2012-02-13 2013-08-14 St Microelectronics Srl Metodo di controllo di un display elettroluminescente e relativo circuito di controllo
JP2013250523A (ja) * 2012-06-04 2013-12-12 Mitsubishi Electric Corp 液晶表示装置
JP6058289B2 (ja) * 2012-06-05 2017-01-11 サターン ライセンシング エルエルシーＳａｔｕｒｎ Ｌｉｃｅｎｓｉｎｇ ＬＬＣ 表示装置、撮像装置及び階調電圧生成回路
KR20130140445A (ko) * 2012-06-14 2013-12-24 삼성디스플레이 주식회사 표시장치, 전원제어장치 및 그 구동 방법
KR20140013931A (ko) * 2012-07-26 2014-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
US9099026B2 (en) 2012-09-27 2015-08-04 Lapis Semiconductor Co., Ltd. Source driver IC chip
JP6031954B2 (ja) * 2012-11-14 2016-11-24 ソニー株式会社 発光素子、表示装置及び電子機器
KR102018125B1 (ko) 2012-12-27 2019-09-04 엘지디스플레이 주식회사 감마 전압 발생 장치 및 표시 장치
JP2014241019A (ja) * 2013-06-11 2014-12-25 株式会社東芝 半導体集積回路及び情報処理装置
KR102102912B1 (ko) * 2013-12-23 2020-04-21 엘지디스플레이 주식회사 액정표시장치
JP6382020B2 (ja) * 2014-08-18 2018-08-29 ローム株式会社 ソフトスタート回路
KR102271167B1 (ko) * 2014-09-23 2021-07-01 삼성디스플레이 주식회사 소스 드라이브 집적회로 및 그를 포함한 표시장치
CN104808739A (zh) * 2015-04-24 2015-07-29 京东方科技集团股份有限公司 电源管理集成电路和显示装置
JP6420908B2 (ja) * 2015-06-30 2018-11-07 東芝キヤリア株式会社 室外機設定システム、室外機設定方法、及び室外機
WO2017033770A1 (ja) * 2015-08-21 2017-03-02 シャープ株式会社 液晶表示パネルおよびその修正方法
KR20170036176A (ko) * 2015-09-23 2017-04-03 삼성디스플레이 주식회사 표시 패널 구동 장치, 이 표시 패널 구동 장치를 이용한 표시 패널 구동 방법 및 이 표시 패널 구동 장치를 포함하는 표시 장치
CN105337616B (zh) * 2015-12-04 2018-11-20 上海兆芯集成电路有限公司 数字转模拟转换器以及高压容差电路
CN105448261B (zh) 2015-12-31 2018-05-18 深圳市华星光电技术有限公司 液晶显示器
CN105514963B (zh) * 2016-01-27 2018-06-05 京东方科技集团股份有限公司 一种静电保护电路及具有该静电保护电路的液晶显示模组
US10083668B2 (en) 2016-03-09 2018-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
KR102507597B1 (ko) * 2016-05-27 2023-03-08 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시 장치
TWI598607B (zh) * 2016-07-12 2017-09-11 友達光電股份有限公司 電位轉換器及其輸出端短路偵測方法
US10090827B2 (en) * 2017-01-24 2018-10-02 Stmicroelectronics (Crolles 2) Sas Pulsed semi-dynamic fast flip-flop with scan
WO2018198955A1 (ja) * 2017-04-27 2018-11-01 ローム株式会社 ソースドライバ、パネル駆動装置、表示装置、及び、車両
KR102471752B1 (ko) * 2017-09-21 2022-11-29 삼성전자주식회사 연산 증폭 회로, 그것을 포함하는 데이터 구동 회로, 및 그것들의 동작 방법
CN107731186B (zh) * 2017-10-31 2020-07-31 京东方科技集团股份有限公司 一种控制电路、控制方法及显示装置
CN109839218B (zh) * 2017-11-29 2021-08-10 北京兆易创新科技股份有限公司 温度传感器的测试装置
CN107919101B (zh) * 2018-01-04 2020-06-12 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及显示装置
CN107993628B (zh) * 2018-01-26 2020-05-12 京东方科技集团股份有限公司 公共电压补偿电路、其补偿方法、显示面板及显示装置
KR102585594B1 (ko) * 2018-07-10 2023-10-05 주식회사 디비글로벌칩 감마 보정 회로 및 방법
US20200193901A1 (en) * 2018-07-20 2020-06-18 Sitronix Technology Corp. Display driving circuit
US10439503B1 (en) * 2018-09-05 2019-10-08 Texas Instruments Incorporated Methods, apparatus, and systems to facilitate high side control of a switching power converter
CN109509444B (zh) * 2018-12-19 2021-07-06 惠科股份有限公司 显示面板的控制电路、显示装置及控制方法
US11025253B2 (en) * 2019-04-26 2021-06-01 Novatek Microelectronics Corp. Output stage circuit and related control method
CN112397035B (zh) * 2019-08-12 2023-03-03 京东方科技集团股份有限公司 源极驱动器、驱动系统、液晶显示装置及其校正方法
CN113675183B (zh) * 2020-05-15 2024-01-30 敦泰电子股份有限公司 显示驱动电路的系统级静电放电保护电路与方法
TWI738371B (zh) 2020-06-03 2021-09-01 敦泰電子股份有限公司 高解析度高畫面更新率之顯示驅動電路以及使用其之顯示裝置
CN113763852B (zh) * 2020-06-03 2023-09-12 敦泰电子股份有限公司 显示驱动电路以及使用其之显示设备
JP2022155007A (ja) * 2021-03-30 2022-10-13 ラピステクノロジー株式会社 出力回路、表示ドライバ及び表示装置
US11689210B2 (en) * 2021-10-29 2023-06-27 Texas Instruments Incorporated Methods and apparatus to calibrate a dual-residue pipeline analog to digital converter
CN114387932B (zh) * 2022-01-18 2022-12-16 北京奕斯伟计算技术股份有限公司 保护电路及保护方法、输出单元、源极驱动器及显示设备
KR20230148474A (ko) * 2022-04-15 2023-10-25 삼성디스플레이 주식회사 전자 장치
US20240019883A1 (en) * 2022-07-18 2024-01-18 Nxp Usa, Inc. Power supply handling for multiple package configurations
CN116994536B (zh) * 2023-08-31 2023-12-01 惠科股份有限公司 公共电压补偿电路、补偿方法与显示设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451891A (en) * 1991-10-25 1995-09-19 Nec Corporation Potential detecting circuit
CN1770926A (zh) * 2004-08-17 2006-05-10 恩益禧电子股份有限公司 电压馈送电路和包含该电路的麦克风单元
CN1909758A (zh) * 2006-08-18 2007-02-07 北京中星微电子有限公司 多功能驱动控制器、wled驱动电路和oled驱动电路
CN101315753A (zh) * 2007-05-31 2008-12-03 统宝光电股份有限公司 液晶显示装置的驱动装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3230721B2 (ja) 1994-12-20 2001-11-19 シャープ株式会社 液晶表示装置の駆動回路
JP4765206B2 (ja) * 2001-06-22 2011-09-07 ヤマハ株式会社 ボリューム回路
JP2005017536A (ja) 2003-06-24 2005-01-20 Nec Yamagata Ltd 表示制御回路
JP4592408B2 (ja) 2004-12-07 2010-12-01 株式会社リコー 電源回路
EP1837990A1 (en) 2005-01-11 2007-09-26 Rohm Co., Ltd. Capacitive load driving method, capacitive load driving apparatus, and liquid crystal display apparatus
JP2006318381A (ja) * 2005-05-16 2006-11-24 Seiko Epson Corp 電圧発生回路
JP4556795B2 (ja) 2005-07-25 2010-10-06 株式会社デンソー 電源回路
JP4878795B2 (ja) 2005-08-16 2012-02-15 ルネサスエレクトロニクス株式会社 表示制御回路および表示制御方法
JP5188023B2 (ja) 2006-01-24 2013-04-24 ラピスセミコンダクタ株式会社 駆動装置およびその駆動方法
JP4541332B2 (ja) 2006-08-04 2010-09-08 株式会社日立製作所 表示装置
JP2008116556A (ja) * 2006-11-01 2008-05-22 Nec Electronics Corp 液晶表示装置の駆動方法およびそのデータ側駆動回路
JP5111021B2 (ja) 2007-08-30 2012-12-26 株式会社ジャパンディスプレイウェスト 表示装置および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451891A (en) * 1991-10-25 1995-09-19 Nec Corporation Potential detecting circuit
CN1770926A (zh) * 2004-08-17 2006-05-10 恩益禧电子股份有限公司 电压馈送电路和包含该电路的麦克风单元
CN1909758A (zh) * 2006-08-18 2007-02-07 北京中星微电子有限公司 多功能驱动控制器、wled驱动电路和oled驱动电路
CN101315753A (zh) * 2007-05-31 2008-12-03 统宝光电股份有限公司 液晶显示装置的驱动装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109660216A (zh) * 2018-12-11 2019-04-19 四川长虹电器股份有限公司 放大器输出信号钳位电压发生电路

Also Published As

Publication number Publication date
JPWO2010114014A1 (ja) 2012-10-11
CN102106080A (zh) 2011-06-22
JP5643749B2 (ja) 2014-12-17
WO2010114014A1 (ja) 2010-10-07
US8970460B2 (en) 2015-03-03
US20110141098A1 (en) 2011-06-16

Similar Documents

Publication Publication Date Title
CN102106080B (zh) 液晶驱动装置
EP3041000B1 (en) Shift register unit, shift register, and display device
CN101872207B (zh) 电压调节器电路
US10096373B2 (en) Shift register and driving method therefor, gate driver on array circuit and display device
US8970575B2 (en) Power source circuit and liquid crystal display apparatus having the same
US6411162B2 (en) Amplifier device and LCD device
US8487922B2 (en) Capacitive load drive circuit and display device including the same
US20180108289A1 (en) Shift register unit and driving method thereof, gate driving circuit and display device
CN109658888B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
CN104809979A (zh) 一种反相器及驱动方法、goa单元、goa电路和显示装置
US11232762B2 (en) Semiconductor device and data driver
CN113056702B (zh) 相位调制装置以及相位调制方法
JP4974520B2 (ja) チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器
CN108735142B (zh) 移位寄存器及其驱动方法、栅极驱动电路
JP2009198801A (ja) 負荷容量の駆動回路
US20110140521A1 (en) Multiple-level switched-mode power supply
US9153191B2 (en) Power management circuit and gate pulse modulation circuit thereof capable of increasing power conversion efficiency
US20100181979A1 (en) DC/DC converter circuit
US9881580B2 (en) Circuit for common electrode voltage generation
KR20080050039A (ko) 전압발생회로 및 이를 갖는 표시장치
US9256241B2 (en) Reference voltage generating apparatus and switching power apparatus
US10135444B2 (en) Semiconductor device with booster part, and booster
CN113676141B (zh) 低功耗通道运算放大器电路及运算放大器的控制方法
JP4994652B2 (ja) チャージポンプ回路、ｌｃｄドライバｉｃ、電子機器
KR102018761B1 (ko) 게이트 펄스 변조 회로와 이를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141231

Termination date: 20200331