JP3230721B2 - 液晶表示装置の駆動回路 - Google Patents
液晶表示装置の駆動回路Info
- Publication number
- JP3230721B2 JP3230721B2 JP31682994A JP31682994A JP3230721B2 JP 3230721 B2 JP3230721 B2 JP 3230721B2 JP 31682994 A JP31682994 A JP 31682994A JP 31682994 A JP31682994 A JP 31682994A JP 3230721 B2 JP3230721 B2 JP 3230721B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- signal
- generation circuit
- polarity inversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
路に関し、特に液晶表示装置を交流駆動する駆動回路に
関する。
に電源を投入した直後には、電源電圧が安定しないため
にドライバが種々の不測の誤動作を行うおそれがある。
このため、従来の液晶表示装置の駆動回路に、例えばロ
ジック用電源電圧の+5Vと駆動用電源電圧の−24V
の電源を投入する場合には、図9に示すように、まずロ
ジック用電源を投入し、このロジック用電源電圧が確定
してから時間TONが経過した後に駆動用電源を投入する
ように制御して、駆動用電源の投入時には論理回路が正
常に動作できるようにしている。なお、電源を遮断する
場合には、まず駆動用電源を遮断し、この駆動用電源電
圧が減衰した後、時間TOFFが経過した時、ロジック用
電源を遮断するようにしている。
駆動用電源電圧の電源の投入のタイミングを制御するだ
けでは不都合を完全に解消することができない場合もあ
る。例えば単純マトリクス方式の液晶表示装置では、図
10に示すように、電圧平均化駆動法に用いる複数の電
圧レベルの基準電圧V10〜V15を駆動回路に供給するた
めに、基準電圧発生回路を用いている。
ク用電源電圧と−24Vの駆動用電源電圧との電圧差を
直列接続された抵抗R11〜R15で分圧することにより6
種類の基準電圧V10〜V15を得るものである。そして、
抵抗R11〜R15で分圧した基準電圧V11〜V14は、オペ
アンプ31〜34を負帰還接続し高入力インピーダンス
及び低出力インピーダンスを得るようにしたバッファ回
路を介してドライバに供給されるようになっている。た
だし、基準電圧V11,V14を出力するオペアンプ31,
34については、それぞれ帰還経路に抵抗R16,R17を
介在させると共に、反転入力には、それぞれコンデンサ
C17,C18と抵抗R18,R19を介して波形歪みを補正す
るための補正電圧を入力するようにした差動増幅器とし
て構成している。
路は、一端をダイオードD1を介して+5Vのロジック
用電源電圧のラインに接続すると共に、他端を、輝度調
整電圧をベース入力とするトランジスタTを介して−2
4Vの駆動用電源電圧のラインに接続することにより、
液晶表示の輝度調整を行うことができるようになってい
る。さらに、+5Vのロジック用電源電圧のラインと各
基準電圧V10〜V15の出力ラインとの間には、それぞれ
コンデンサC11〜C16が接続され、ドライバで発生する
電圧変動を吸収できるようになっている。
駆動用電源の投入時に、各コンデンサC11〜C16の容量
が相違することから各基準電圧V10〜V15の立ち上がり
時間に相違が生じる。そして、基準電圧V15が基準電圧
V13や基準電圧V14よりも高電圧となって電圧レベルの
高低の関係が一時的に反転するために、ドライバのCM
OSトランジスタがラッチアップを発生するおそれがあ
るという不都合があった。
V15の出力ラインと基準電圧V13,V14の出力ラインと
の間にそれぞれダイオードD2,D3を逆方向に接続する
ことにより、電圧レベルが逆転した場合にこれらの出力
ライン間を短絡して、ドライバのCMOSトランジスタ
のラッチアップを防止する方法が従来から提案されてい
た(特開平5−150748号公報)。
表示装置の駆動回路では、図10に示すように基準電圧
発生回路において、基準電圧V11〜V15のうち、電位レ
ベルが近い基準電圧の出力ライン間に、ダイオードD
2,D3を挿入したもので、これは、電源投入時における
電圧レベルの高低関係の逆転によって発生する不都合を
解消するようにしているにすぎないものである。
準電源発生回路においても、電源投入時には、一斉に液
晶パネルの絵素容量への電流の供給が開始されるわけで
あり、しかもこの絵素容量が容量性負荷であることか
ら、過渡的に数十mA〜数百mAにも達する大きな突入
電流が流れる。つまり、基準電圧発生回路等のようにそ
の負荷として多数の絵素容量を有する回路では、個々の
絵素容量への供給電流の総和の電流が流れることとな
る。
圧発生回路内での電位変動の増大を招くこととなる負荷
(液晶パネル)での交流駆動が行われると、もはや上記
ダイオードにより基準電圧の大きさの反転が防止される
効果はほとんど期待できず、しかも、駆動用電源電圧
は、上記例では投入後−24Vまで立ち下がって安定す
るまでにある程度の時間を要し、この立ち下がりの間の
動作が保証されないために、突入電流によって基準電圧
発生回路や駆動用電源電圧の発生回路を破壊するおそれ
が生じるという問題があった。
では、実装基板上で上記ダイオードのカソードやアノー
ドのいずれかの端子が断線等で解放されているにも拘ら
ず偶発的に動作しているものもあり、上記のようにダイ
オードを用いた、電源投入時の過渡的な動作状態におけ
る不具合に対する対策では、信頼して使用できる液晶表
示装置、特に液晶パネルの交流駆動を行う液晶表示装置
を提供することは不可能であった。
は、上記のように複数の負荷(素子)に電流を供給する
電源回路において、各負荷が同時に動作することによ
り、該電源回路の出力にノイズ(急峻なスパイク電圧)
が生じ、これが引き金となってCMOS構成の素子等で
ラッチアップによる破壊を招くという問題を、各素子に
印加される信号の入力タイミングを、ブロック毎にずら
せることにより解決したものが開示されている。この公
報開示の技術は、液晶表示装置の駆動回路とは直接関係
するものではないが、複数の負荷を持つ電源回路を有す
る装置として、複数の負荷が同時に動作した場合に不具
合が生ずるという、上記液晶表示装置と共通する課題を
有している。
ためになされたもので、主電源投入時におけるドライバ
等の誤動作による不都合を本質的に解消することがで
き、これにより液晶表示装置の信頼性を非常に高いもの
として、市場における不具合の発生率を大きく低減する
ことができる液晶表示装置の駆動回路を提供することが
本発明の目的である。
装置の駆動回路は、画像信号の同期信号に同期した極性
反転信号を発生する極性反転信号発生回路と、該極性反
転信号のレベル変化に基づいて極性が反転する、表示絵
素を駆動するための階調電圧を発生する階調電圧発生回
路と、該極性反転信号のレベル変化に基づいて極性が反
転する、対向電圧を発生する対向電圧発生回路と、該極
性反転信号発生回路の出力と該階調電圧発生回路および
対向電圧発生回路の入力との間に接続されたスイッチ手
段と、電源投入時から一定期間が経過するまでの間、又
は電源投入時から所定の信号が入力されるまでの間、該
極性反転信号の該階調電圧発生回路および対向電圧発生
回路への供給が遮断され、その後該遮断が解除されるよ
う該スイッチ手段を制御するスイッチ制御手段とを備え
たものであり、そのことにより上記目的が達成される。
は、画像信号の同期信号に同期した極性反転信号を発生
する極性反転信号発生回路と、該極性反転信号のレベル
変化に基づいて極性が反転する、表示絵素を駆動するた
めの階調電圧を発生する階調電圧発生回路と、該極性反
転信号のレベル変化に基づいて極性が反転する、対向電
圧を発生する対向電圧発生回路と、電源投入時から一定
期間が経過するまでの間、又は電源投入時から所定の信
号が入力されるまでの間、極性反転信号を強制的に一定
レベルに固定する電位固定手段とを備えたものであり、
そのことにより上記目的が達成される。
は、画像信号の同期信号に同期した極性反転信号のレベ
ル変化に基づいて極性が反転する階調電圧を発生する階
調電圧発生回路と、該階調電圧発生回路の出力に接続さ
れ、該階調電圧を、絵素を構成する絵素電極に印加する
第1ドライバ回路と、画像信号の同期信号に同期した極
性反転信号のレベル変化に基づいて極性が反転する対向
電圧を発生する対向電圧発生回路と、該対向電圧発生回
路の出力に接続され、該対向電圧を、絵素を構成する対
向電極に印加する第2ドライバ回路とを備え、該階調電
圧発生回路および対向電圧発生回路はそれぞれ、電源投
入時から一定期間が経過するまでの間、又は電源投入時
から所定の信号が入力されるまでの間、その出力をハイ
インピーダンス状態、あるいは一定電位とする出力制御
手段をそれぞれ有するものであり、そのことにより上記
目的が達成される。
は、対向電圧発生回路の出力に接続され、該対向電圧
を、絵素を構成する容量に付加された補助容量の対向電
極に印加する第3ドライバ回路を有するものであり、そ
のことにより上記目的が達成される。
が経過するまでの間、あるいは所定の信号が入力される
までの期間、スイッチ制御手段がスイッチ手段を遮断し
て極性反転信号を反転電圧発生回路に供給しないように
したので、この反転電圧発生回路は、電源投入時からの
一定期間にわたり、液晶の絵素容量や補助容量に印加す
る電圧を一定電圧又はハイインピーダンス状態として極
性を反転させないこととなる。この結果、電源投入時か
ら一定期間については、液晶パネルの交流駆動が行われ
なくなり、これにより主電源投入時におけるドライバ等
の動作の不具合を本質的に解消することができる。
期間が経過するまでの間、あるいは所定の信号が入力さ
れるまでの期間、電位固定手段が極性反転信号を強制的
に一定レベルに固定するようにしたので、この場合に
も、電源投入時からの一定期間には、反転電圧発生回路
からの、液晶の絵素容量や補助容量に印加される電圧が
一定電圧となり、その極性が反転しないこととなり、こ
れにより主電源投入時におけるドライバ等の動作の不具
合を本質的に解消することができる。
期間が経過するまでの間、あるいは所定の信号が入力さ
れるまでの期間、液晶の絵素容量の絵素電極や対向電極
若しくは補助容量の対向電極に印加する電圧が一定電圧
となり、又はこれらの電極がハイインピーダンス状態と
なるようにしたので、主電源投入時におけるドライバ等
の動作の不具合を本質的に解消することができる。
実施例による液晶表示装置の駆動回路を説明するための
図であり、図1は該液晶表示装置の駆動回路の一部を示
すブロック図、図2は図1に示す各部の具体的構成を示
す回路図、図3は該液晶表示装置の駆動回路の動作を示
すタイムチャート、図4は該液晶表示装置の全体構成を
示すブロック図である。
づいて説明する。ここでは、TFTアクティブマトリク
ス方式の液晶表示装置を用いて階調表示を行う場合につ
いて説明する。
トリクス型の液晶表示装置で、該液晶表示装置100
は、表示媒体である液晶層、及びこれを挟持する2枚の
基板11,12からなる液晶パネル13を備えている。
この液晶パネル13の一方の基板11には、絵素を構成
する絵素電極14がm行n列のマトリクス状に複数配置
されており、さらに該絵素電極の各行に対応するm本の
走査配線G1〜Gmと、該絵素電極の各列に対応するn本
の信号配線S1〜Snとが配設されている。
数)と信号配線Si(iは1〜nの整数)との交差部に
は、絵素を構成する薄膜トランジスタ(以下,TFTと
もいう。)15が配置されており、該各絵素のTFT1
5は、対応する信号配線Si と絵素電極14の間に接続
され、対応する走査配線Gjからの信号によりオンオフ
制御されるようになっている。
12には、基板面全面に共通電極16が形成されてい
る。そして、この基板12の共通電極16と基板11の
各絵素電極14とが液晶層を介して対向する部分には、
絵素容量が形成されている。
回路19からのタイミング信号に基づいて、走査配線G
1〜Gmを順次駆動するゲートドライバ18に接続されて
おり、上記信号配線Siは、コントロール回路19から
のタイミング信号に基づいて、映像信号を信号配線S1
〜Snに出力するデジタルデータドライバ17に接続さ
れている。
0,D1からなり、4段階の階調を表示できるようになっ
ている。従って、デジタルデータドライバ17は、階調
電圧発生回路群20で発生される4種類の階調電圧V0
〜V3の供給を受け、このデータD0,D1の値に応じて
いずれか1種類の階調電圧V0〜V3を選択し、対応する
信号配線Siに出力する。そして、各絵素の絵素電極1
4には、対応する行の走査配線Gjが走査されるたびに
信号配線SiからTFT15を介してその絵素の映像信
号に応じた階調電圧V0〜V3が充電され、次に走査され
るまでこの階調電圧V0〜V3が保持される。
電圧発生回路21から供給される対向電圧が印加され
る。従って、各絵素の液晶層は、絵素電極14に充電さ
れた階調電圧V0〜V3と共通電極16に印加された対向
電圧との電位差によってその光学特性が変化し、これに
よって液晶パネル13によるドットマトリクス表示が行
われる。
めに、上記階調電圧V0〜V3と対向電圧との電圧レベル
が周期的に高電圧レベルと低電圧レベルの間で切り替わ
り、該階調電圧V0〜V3と対向電圧の間の極性が反転す
る交流駆動が行われる。
ントロール回路19から供給される極性反転信号POL
に同期して、上記階調電圧発生回路群20及び対向電圧
発生回路21にて行われる。なお、対向電圧発生回路2
1が発生する対向電圧は一定に保ち、階調電圧V0〜V3
の電圧レベルのみが切り替わるようにすることもでき
る。
は、図示しない補助容量が形成される場合がある。この
補助容量は、一方の電極がTFT15のドレイン端子に
接続され、その他方の電極(対向電極)には補助容量対
向電圧が印加される。各絵素にこのような補助容量が設
けられると、絵素電極14に階調電圧V0〜V3が充電さ
れる際に、この補助容量にも充電が行われるので、TF
T15が遮断された後の漏れ電流によって絵素電極14
の充電電圧が低下するのを補うことができる。そして、
この場合にも、図示しない補助容量対向電圧発生回路が
補助容量の対向電極に印加する補助容量対向電圧を、極
性反転信号POLに基づいて周期的に高電圧レベルと低
電圧レベルとの間で切り替えるようにすることができ
る。
9における極性反転信号POLに関係する回路部分と階
調電圧発生回路群20の内部の構成を示すブロック図で
ある。ただし、この図1では、階調電圧発生回路群20
の内部の構成については、階調電圧V0を発生させる階
調電圧発生回路1のみを示している。
生回路2、スイッチ回路3、及び制御回路4を備え、階
調電圧発生回路群20に極性反転信号POLを供給する
よう構成されている。
画像信号の同期信号に基づいて電圧レベルが周期的に変
化する極性反転信号POLを発生させる回路である。上
記スイッチ回路3は、該回路2の出力側に設けられ、そ
のオン及びオフにより上記極性反転信号POLの階調電
圧発生回路1への供給、及び遮断を行うものである。上
記制御回路4は、該スイッチ回路3を制御信号により、
電源投入時に極性反転信号POLの出力が該スイッチ回
路3により遮断され、一定時間経過後にこの極性反転信
号POLの出力が上記階調電圧発生回路1に印加される
よう制御する回路である。
ール回路19からの極性切替信号POLに基づいて電圧
レベルが周期的に高電圧レベルと低電圧レベルの間で切
り替わる階調電圧V0を発生させる電源回路である。こ
の階調電圧発生回路1で発生された階調電圧V0は、図
4に示した階調電圧発生回路群20からデジタルデータ
ドライバ17に供給される。
イッチ回路3、制御回路4、及び階調電圧発生回路1の
具体的構成を示している。本実施例では液晶の交流駆動
をライン反転駆動とするので、極性反転信号発生回路2
は、水平同期信号に基づいて極性反転信号POLを発生
させる。即ち、この極性反転信号発生回路2は、Dフリ
ップフロップ回路2aのクロック入力CKに水平同期信
号を入力すると共に、反転出力QバーをD入力にフィー
ドバックしてなる分周回路によって構成される。従っ
て、このDフリップフロップ回路2aの出力Qからは、
水平同期信号が立ち上がるたびに論理レベルが反転する
信号が出力され、これが極性反転信号POLとなる。
ルになると導通するアナログスイッチやスリーステート
バッファ等によって構成される。これらアナログスイッ
チ等の場合、その遮断時には、階調電圧発生回路1にお
ける極性反転信号POLの入力がハイインピーダンス状
態となる。ただし、回路構成によっては、このようなハ
イインピーダンス状態よりも、Hレベル又はLレベルの
いずれかに固定した方がよい場合もあるので、この場合
には、図2に示すように、スイッチ回路3の出力を抵抗
RUを介してHレベルの電源にプルアップしたり、抵抗
RDを介してLレベルの接地電源にプルダウンしたりす
ることもできる。
とコンデンサC1を直列に接続すると共に、このコンデ
ンサC1の端子電圧を2個のインバータ4a,4bを介
してオンオフ電圧SPとして上記スイッチ回路3へ出力
するように構成されている。
ると、抵抗R3を介してコンデンサC1が充電され端子電
圧が徐々に上昇し、一定時間後にこのコンデンサC1の
端子電圧が所定電圧以上になると、インバータ4aの出
力がLレベルに切り替わりインバータ4bの出力、即ち
オンオフ電圧SPがHレベルに切り替わる。そして、制
御回路4から出力されたオンオフ電圧SPは、スイッチ
回路3の制御入力に送られるので、このオンオフ電圧S
PのHレベルへの切り替わりにより、それまで遮断され
ていたスイッチ回路3が導通する。該オンオフ電圧SP
がHレベルに切り替わるまでの一定時間は、抵抗R3と
コンデンサC1の時定数を調整することにより任意に設
定することができる。
aの出力を抵抗R1を介して反転入力に負帰還すると共
に、極性切替信号POLを抵抗R2を介してこのオペア
ンプ1aの反転入力に入力してなる反転増幅器によって
構成されている。従って、極性切替信号POLの電圧を
VPOLとすると、オペアンプ1aの出力となる階調電圧
V0は、V0=−(R1/R2)VPOLで表され、この極性
切替信号POLの電圧VPOLが水平走査期間ごとにHレ
ベルとLレベルとの間で切り替わると、階調電圧V0の
電圧レベルも、水平走査期間ごとに高電圧レベルと低電
圧レベルとの間で切り替わることになる。また、この階
調電圧発生回路1はその入力がハイインピーダンス状態
になった場合には、Lレベルの電圧レベルを出力するよ
うになっている。
階調電圧V1〜V3を発生する階調電圧発生回路について
も、階調電圧発生回路1と同様に、オペアンプによる反
転増幅器によって構成される。ただし、階調電圧発生回
路1とは抵抗R1とR2の比が異なるように構成される。
また、対向電圧発生回路21も、階調電圧発生回路1と
同様にオペアンプを用いて構成される。さらに、補助容
量が設けられる場合には、図示しない補助容量対向電圧
発生回路も、対向電圧発生回路21と同様にオペアンプ
を用いて構成される。これら他の階調電圧V1〜V3を発
生する階調電圧発生回路や対向電圧発生回路21及び補
助容量対向電圧発生回路に供給される極性反転信号PO
Lも、階調電圧発生回路1に供給されるものと同じであ
る。
に基づいて説明する。
上がると、水平同期信号に同期して極性反転信号POL
がHレベルとLレベルとの間で交互に切り替わる。しか
し、オンオフ電圧SPはLレベルでありスイッチ回路3
が遮断されているので、階調電圧発生回路1の入力は、
ハイインピーダンス状態又はHレベル若しくはLレベル
に固定されている(図3ではLレベルに固定された状態
を示す)。そして、一定時間経過後の時刻t2には、オ
ンオフ電圧SPがHレベルに切り替わりスイッチ回路3
が導通するので、階調電圧発生回路1に、HレベルとL
レベルとが交互に切り替わる極性反転信号POLが入力
されるようになる。
ば、電源の投入時から一定時間が経過するまで、つま
り、デジタルデータドライバ17やゲートドライバ18
が安定して動作するようになるまで、階調電圧発生回路
群20の各階調電圧発生回路や対向電圧発生回路21が
それぞれ一定電圧を出力することとなる。
不安定な状態において、絵素容量での充放電が行われる
のを回避することができる。
も低電圧レベルを出力するので、補助容量で充放電が行
われるのを回避することができる。
ては、液晶パネルの交流駆動が行われなくなり、これに
より主電源投入時におけるドライバ等の動作の不具合を
本質的に解消することができ、ひいては、液晶表示装置
の信頼性を非常に高いものとして、市場における不具合
の発生率を大きく低減することができるという効果があ
る。
の実施例による液晶表示装置の駆動回路を説明するため
の図であり、図5は液晶表示装置の駆動回路の一部を示
す回路図、図6は液晶表示装置の駆動回路の動作を示す
タイムチャートである。ただし、図1〜図4に示した第
1実施例と同様の機能を有する構成部分には同じ番号を
付している。
第1実施例のものと同じTFTアクティブマトリクス方
式の液晶表示装置を用いて階調表示を行う場合について
示す。また、この図4に示したコントロール回路19に
おける極性反転信号POLに関係する回路部分と階調電
圧発生回路群20の詳細も図2に示した第1実施例のも
のと同じである。しかしながら、このコントロール回路
19と階調電圧発生回路群20の具体的構成の一部が第
1実施例と異なる。
と階調電圧発生回路群20の具体的な回路構成を示して
いる。
は、第1実施例の場合と同様に、オペアンプ1aを反転
増幅器として用いて構成されている。また、極性反転信
号発生回路2も、第1実施例の場合と同様に、水平同期
信号をDフリップフロップ回路2aによって分周する回
路によって構成される。
は、ANDゲートによって構成されている。このスイッ
チ回路3を構成するANDゲートは、制御回路4の出力
であるオンオフ電圧SPがHレベルの場合に、極性反転
信号発生回路2からの極性反転信号POLをそのまま出
力し、オンオフ電圧SPがLレベルの場合には、常時L
レベルを出力して極性反転信号POLとしての電圧レベ
ルを固定する。
グルショット回路によって構成されている。タイマ回路
4cは、外部RC端子と外部C端子に外付け抵抗R4と
外付けコンデンサC2を接続すると共に、電源電圧をB
入力端子に入力することにより、シングルショット回路
(単安定マルチバイブレータ)として機能するようにし
てある。
がると、タイマ回路4cの反転出力QバーがLレベルに
なると共にタイマが動作を開始し、一定時間経過後にタ
イマが計時を完了すると、反転出力Qバー、即ちオンオ
フ電圧SPがHレベルに立ち上がる。そして、制御回路
4から出力されたオンオフ電圧SPは、スイッチ回路3
に送られ、このオンオフ電圧SPがHレベルに切り替わ
ると、それまでLレベルを出力していたANDゲートが
極性反転信号POLをそのまま出力するようになる。ま
た、オンオフ電圧SPがHレベルに切り替わるまでの一
定時間は、外付け抵抗R4と外付けコンデンサC2の時定
数を調整することにより任意に設定することができる。
なお、この制御回路4は、タイマ回路4cに代えて、フ
リップフロップ回路等による簡単な発振回路とカウンタ
回路とを組み合わせた回路を用いることも可能である。
ただし、このような発振回路では、初期状態を正しく設
定する必要がある。
電圧V1〜V3を発生する階調電圧発生回路や対向電圧発
生回路21及び補助容量対向電圧発生回路についても、
階調電圧発生回路1と同様に構成される。
に基づいて説明する。時刻t3に電源が投入され電源電
圧が立ち上がると、水平同期信号に同期して極性反転信
号POLがHレベルとLレベルの間で切り替わる。ま
た、タイマ回路4cが計時を開始することによりオンオ
フ電圧SPはLレベルとなり、スイッチ回路3のAND
ゲートの出力はLレベルに固定されるので、階調電圧発
生回路1の入力もLレベルに固定される。そして、一定
時間経過後の時刻t4には、タイマ回路4cの計時が完
了して、オンオフ電圧SPがHレベルに切り替わり、階
調電圧発生回路1には、スイッチ回路3のANDゲート
を介してHレベル,Lレベルが交互に切り替わる極性反
転信号POLが入力されるようになる。
ば、電源の投入から一定時間が経過するまでの間、つま
りデジタルデータドライバ17やゲートドライバ18が
安定して動作するようになるまでの間、階調電圧発生回
路群20の各階調電圧発生回路や対向電圧発生回路21
がそれぞれ低電圧レベルの電圧を出力することとなる。
このため、電源投入直後の各回路の動作が不安定な状態
において、絵素容量での充放電が行われるのを回避する
ことができる。
も低電圧レベルを出力するので、補助容量で充放電が行
われるのを回避することができる。
と同様の効果が得られる。
様にアナログスイッチによって構成することもできる。
また、制御回路4が出力するオンオフ電圧SPをタイマ
回路4cにおける出力Qからの出力とすれば、電源投入
から一定時間経過後にLレベルに変化するので、スイッ
チ回路3をORゲートによって構成することもできる。
の実施例による液晶表示装置の駆動回路を説明するため
の図であり、図7は液晶表示装置の駆動回路の一部を示
す回路図、図8は液晶表示装置の駆動回路の動作を示す
タイムチャートである。ただし、図1〜図4に示した第
1実施例と同様の機能を有する構成部分には同じ番号を
付している。
第1の実施例におけるものと同じTFTアクティブマト
リクス方式の液晶表示装置を用いて階調表示を行う場合
について示す。ただし、コントロール回路19からは、
極性反転信号POLだけでなく、オン/オフ電圧SPも
階調電圧発生回路群20に送られるようになっている。
従って、この図7に示したコントロール回路19におけ
る極性反転信号POLに関係する回路部分と階調電圧発
生回路群20の詳細は、図2に示した第1実施例の構成
と異なり、コントロール回路19は、極性反転信号発生
回路2及び制御回路4を有する構成となっており、階調
電圧発生回路群20は階調電圧発生回路1及びスイッチ
回路3を有する構成となっている。
回路群20の具体的構成を図7に基づいて説明する。
は、第1実施例の場合と同様に、オペアンプ1aを反転
増幅器として用いて構成されている。また、極性反転信
号発生回路2も、第1実施例の場合と同様に、水平同期
信号をDフリップフロップ回路2aによって分周する回
路によって構成されている。さらに、制御回路4も、第
1実施例の場合と同様に、抵抗R3とコンデンサC1と2
個のインバータ4a,4bとによって構成されている。
スイッチ回路3も、第1実施例の場合と同様にアナログ
スイッチ等によって構成されている。
19の極性反転信号発生回路2から出力された極性反転
信号POLは、直接階調電圧発生回路群20の階調電圧
発生回路1に入力され、上記スイッチ回路3は階調電圧
発生回路1の出力側に接続されている。そして、このス
イッチ回路3の制御入力に制御回路4からのオンオフ電
圧SPが入力されるようになっている。
合には、スイッチ回路3が遮断され、階調電圧発生回路
1の出力がハイインピーダンス状態となる。ただし、回
路構成によっては、このようなハイインピーダンス状態
よりも、一定電圧レベルに固定した方がよい場合もある
ので、この場合には、図7に示すように、スイッチ回路
3の出力を抵抗RUを介してHレベルの電源にプルアッ
プしたり、抵抗RDを介してLレベルの接地電源にプル
ダウンしたりすることもできる。
電圧V1〜V3を発生する階調電圧発生回路や対向電圧発
生回路21及び補助容量対向電圧発生回路についても、
階調電圧発生回路1と同様に構成される。
に基づいて説明する。時刻t5に電源が投入され電源電
圧が立ち上がると、水平同期信号に同期して極性反転信
号POLがHレベルとLレベルの間で切り替わり、階調
電圧発生回路1から高電圧レベルと低電圧レベルの間で
切り替わる階調電圧V0が出力される。しかし、このと
きオンオフ電圧SPはLレベルでありスイッチ回路3が
遮断されているので、この階調電圧V0は、図4に示し
たデジタルデータドライバ17には送られず、スイッチ
回路3からの出力はハイインピーダンス状態又はHレベ
ル若しくはLレベルに固定される。そして、一定時間経
過後の時刻t6には、オンオフ電圧SPがHレベルに切
り替わりスイッチ回路3が導通するので、デジタルデー
タドライバ17に高電圧レベルと低電圧レベルの間で切
り替わる階調電圧V0が供給されるようになる。
ば、電源の投入から一定時間が経過するまでの間、つま
りデジタルデータドライバ17やゲートドライバ18が
安定して動作するようになるまでの間は、階調電圧発生
回路群20の各階調電圧発生回路や対向電圧発生回路2
1がそれぞれ一定電圧を出力し、又は、この出力がハイ
インピーダンス状態となる。このような構成の本実施例
においても、上記各実施例と同様の効果が得られる。
回路4が電源投入時から一定時間経過後にオンオフ電圧
SPをHレベルに切り替えるようにしているが、外部回
路等から所定の信号が入力されるとこのオンオフ電圧S
PがHレベルに切り替わるようにすることもできる。こ
の場合、外部回路等では、電源投入後適当な時期に所定
の信号を送出する。
Tアクティブマトリクス方式の液晶表示装置を用いて階
調表示する場合について説明したが、本発明は階調表示
を行わない液晶表示装置における、絵素容量等に交流駆
動による反転電圧を印加する反転電圧発生回路について
も、上記実施例と同様に適用することができ、さらに、
TFTアクティブマトリクス方式に限らず、他の方式の
液晶表示装置の反転電圧発生回路についても上記と同様
に適用することができる。
置の駆動回路によれば、電源投入時から適当な期間が経
過しドライバの動作が安定した後に絵素の交流駆動が行
われるように構成したので、ドライバの動作が安定した
後に絵素容量や補助容量の充放電が開始されることとな
り、主電源投入時におけるドライバ等の動作の不具合を
本質的に解消することができ、これにより液晶表示装置
の信頼性を非常に高いものとして、市場における不具合
の発生率を大きく低減することができる効果がある。
動回路の一部を示すブロック図である。
回路構成を示す回路図である。
路の動作をタイムチャートで示す図である。
成を示すブロック図である。
動回路の一部の構成を示す回路図である。
動作をタイムチャートで示す図である。
動回路の一部の構成を示す回路図である。
動作をタイムチャートで示す図である。
ク用電源電圧と駆動用電源電圧の電源を投入した場合の
動作をタイムチャートで示す図である。
めの基準電圧発生回路の構成を示す図である。
Claims (4)
- 【請求項1】 画像信号の同期信号に同期した極性反転
信号を発生する極性反転信号発生回路と、 該極性反転信号のレベル変化に基づいて極性が反転す
る、表示絵素を駆動するための階調電圧を発生する階調
電圧発生回路と、 該極性反転信号のレベル変化に基づいて極性が反転す
る、対向電圧を発生する対向電圧発生回路と、 該極性反転信号発生回路の出力と該階調電圧発生回路お
よび対向電圧発生回路の入力との間に接続されたスイッ
チ手段と、 電源投入時から一定期間が経過するまでの間、又は電源
投入時から所定の信号が入力されるまでの間、該極性反
転信号の該階調電圧発生回路および対向電圧発生回路へ
の供給が遮断され、その後該遮断が解除されるよう該ス
イッチ手段を制御するスイッチ制御手段とを備えた液晶
表示装置の駆動回路。 - 【請求項2】 画像信号の同期信号に同期した極性反転
信号を発生する極性反転信号発生回路と、 該極性反転信号のレベル変化に基づいて極性が反転す
る、表示絵素を駆動するための階調電圧を発生する階調
電圧発生回路と、 該極性反転信号のレベル変化に基づいて極性が反転す
る、対向電圧を発生する対向電圧発生回路と、 電源投入時から一定期間が経過するまでの間、又は電源
投入時から所定の信号が入力されるまでの間、極性反転
信号を強制的に一定レベルに固定する電位固定手段とを
備えた液晶表示装置の駆動回路。 - 【請求項3】 画像信号の同期信号に同期した極性反転
信号のレベル変化に基づいて極性が反転する階調電圧を
発生する階調電圧発生回路と、 該階調電圧発生回路の出力に接続され、該階調電圧を、
絵素を構成する絵素電極に印加する第1ドライバ回路
と、 画像信号の同期信号に同期した極性反転信号のレベル変
化に基づいて極性が反転する対向電圧を発生する対向電
圧発生回路と、 該対向電圧発生回路の出力に接続され、該対向電圧を、
絵素を構成する対向電極に印加する第2ドライバ回路と
を備え、 該階調電圧発生回路および対向電圧発生回路はそれぞ
れ、 電源投入時から一定期間が経過するまでの間、又は電源
投入時から所定の信号が入力されるまでの間、その出力
をハイインピーダンス状態、あるいは一定電位とする出
力制御手段をそれぞれ有する液晶表示装置の駆動回路。 - 【請求項4】 前記対向電圧発生回路の出力に接続さ
れ、該対向電圧を、絵素を構成する容量に付加された補
助容量の対向電極に印加する第3ドライバ回路を有する
請求項3記載の液晶表示装置の駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31682994A JP3230721B2 (ja) | 1994-12-20 | 1994-12-20 | 液晶表示装置の駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31682994A JP3230721B2 (ja) | 1994-12-20 | 1994-12-20 | 液晶表示装置の駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08179270A JPH08179270A (ja) | 1996-07-12 |
JP3230721B2 true JP3230721B2 (ja) | 2001-11-19 |
Family
ID=18081390
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31682994A Expired - Fee Related JP3230721B2 (ja) | 1994-12-20 | 1994-12-20 | 液晶表示装置の駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3230721B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001282193A (ja) * | 2000-03-29 | 2001-10-12 | Kyocera Corp | 液晶駆動用電圧発生回路および液晶表示装置 |
KR20030058520A (ko) * | 2001-12-31 | 2003-07-07 | 비오이 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 소스 드라이브 구동회로 |
JP2005049849A (ja) * | 2003-07-11 | 2005-02-24 | Toshiba Matsushita Display Technology Co Ltd | 表示装置 |
JP2006195121A (ja) * | 2005-01-13 | 2006-07-27 | Seiko Epson Corp | 電気光学装置、電気光学装置の駆動方法、および電子機器 |
KR100907347B1 (ko) * | 2008-10-14 | 2009-07-10 | 하이디스 테크놀로지 주식회사 | 박막트랜지스터 액정표시장치의 소스 드라이브 구동회로 |
US8970460B2 (en) | 2009-04-01 | 2015-03-03 | Rohm Co., Ltd. | Liquid crystal driving apparatus |
-
1994
- 1994-12-20 JP JP31682994A patent/JP3230721B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08179270A (ja) | 1996-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3428380B2 (ja) | 液晶表示装置の駆動制御用半導体装置および液晶表示装置 | |
US8730140B2 (en) | Liquid crystal display panel with function of compensating feed-through effect | |
JP4510530B2 (ja) | 液晶表示装置とその駆動方法 | |
JPH10214067A (ja) | 液晶表示画像の消去装置及びそれを備えた液晶表示装置 | |
JP2948682B2 (ja) | 表示装置の駆動回路 | |
US11847991B2 (en) | Voltage supply circuit, display driver circuit, display device, and display driving method | |
JP2001083943A (ja) | 液晶表示装置及び駆動方法 | |
KR101311630B1 (ko) | 액정표시소자의 구동 장치 및 방법 | |
JP2003263137A (ja) | 液晶表示装置 | |
JP3230721B2 (ja) | 液晶表示装置の駆動回路 | |
KR101213945B1 (ko) | 액정표시장치 및 그의 구동 방법 | |
JP3519870B2 (ja) | 液晶表示装置 | |
JP2002358050A (ja) | 液晶駆動装置 | |
JP2003228345A (ja) | 液晶表示装置 | |
JP2003084718A (ja) | 液晶表示素子 | |
US20200135125A1 (en) | Pixel circuit, display panel and drive method thereof | |
KR100421486B1 (ko) | 게이트 하이전압 발생장치 | |
US9076400B2 (en) | Liquid crystal display device and method for driving same | |
JP2965822B2 (ja) | 電源回路 | |
JP3059050B2 (ja) | 電源回路 | |
US20060064612A1 (en) | Integrated circuit arrangement, integrated circuit, matrix array of circuits and electronic device | |
JP2604750Y2 (ja) | 表示駆動装置 | |
JPH05289054A (ja) | アクティブマトリックス型液晶表示装置 | |
JP3922176B2 (ja) | 表示装置用駆動電源回路 | |
JP2001249317A (ja) | 表示駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010830 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |