JPH04251517A - 過電圧保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は入力保護回路に関し、更
に詳しくは、過大入力に対する入力保護回路の特性改善
に関する。

【０００２】

【従来の技術】図２は、従来の入力保護回路の回路図で
ある。図中、Ｉｎ　は入力電圧Ｅｉ　が印加される入力
端子、６はデバイス、Ｒ４　は電流制限用の抵抗である
。Ｄ１　は第１のダイオ−ドで、アノ−ドが入力端子Ｉ
ｎ　に接続され、カソ−ドが正の電位＋Ｖｃｃに接続さ
れている。 Ｄ２　は第２のダイオ−ドで、カソ−ドが入力端子Ｉｎ
　に接続され、アノ−ドが負の電位−Ｖｅｅ側に接続さ
れている。なお、ダイオ−ドの電．圧降下はＶｄ　とす
る。

【０００３】入力電圧Ｅｉ　がＥｉ　＜＋Ｖｃｃ＋Ｖｄ
　およびＥｉ　＞−Ｖｅｅ−Ｖｄ　のときは、ダイオ−
ドＤ１　、Ｄ２　は逆バイアスとなり、大きな抵抗とな
る。このためにダイオ−ドＤ１　、Ｄ２　は電流が流れ
ず、デバイス６に入力電圧Ｅｉが直接に印加される。逆
に、入力電圧Ｅｉ　が＋Ｖｃｃ＋Ｖｄ　より大きくなる
とダイオ−ドＤ１　が順バイヤスとなって電流が流れる
ために、デバイス６の入力端には、＋Ｖｃｃ＋Ｖｄ　の
電圧が印加される。−Ｖｅｅ−Ｖｄ　の場合についても
同様である。

【０００４】このように、入力電圧Ｅｉ　がＥｉ　＞＋
Ｖｃｃ＋Ｖｄ　及びＥｉ　＜−Ｖｅｅ−Ｖｄ　になった
としても、デバイス６に印加される電圧は、＋Ｖｃｃ＋
Ｖｄ　（−Ｖｅｅ−Ｖｄ　）以下に押さえられる。

【０００５】

【発明が解決しようとする課題】従来のこのような入力
保護回路は、線路インピ−ダンスなどの関係で、電流制
限用抵抗を大きな抵抗値にすることができない場合があ
る。このような場合は、デバイスに過電圧が印加される
と、電流制限用抵抗とクランプ用ダイオ−ドに、保護が
働いている間は大電流が流れ続ける。このため、電流制
限用抵抗は、大電流に耐えるものを使用しなければなら
ないという問題があった。

【０００６】本発明は、このような点に鑑みてなされた
もので、デバイスに過電圧が印加されて入力保護回路に
大電流が流れた場合に、入力保護回路に流れた電流値を
検知し、デバイスに印加される過電圧をスイッチによっ
てオフするようにした入力保護回路を提供することにあ
る。

【０００７】

【課題を解決するための手段】このような目的を達成す
るために本発明は、一定電圧を発生する基準電圧発生部
と、この基準電圧発生部から印加される電圧をゲイン設
定用抵抗の分圧比に基づいて増幅する演算増幅器と、こ
の演算増幅器の出力信号が印加され、当該出力電流をブ
−ストするパワ−トランジスタと、このパワ−トランジ
スタと直流電源間に接続されるダミ−負荷抵抗と、保護
すべきデバイスの入力端子と前記パワ−トランジスタ間
に接続されたダイオ−ドと、保護すべきデバイスの入力
端子に接続された電流制限抵抗と信号が印加される入力
部との間に設けられたスイッチと、前記ダミ−負荷抵抗
と前記パワ−トランジスタ間の電流値を検出する電流検
出手段と、を具備し、前記電流検出手段に一定以上の電
流が流れた時に前記スイッチをオフすることを特徴とし
ている。

【０００８】

【作用】本発明の各構成要素は、次のような作用をする
。基準電圧発生部は、一定電圧を演算増幅器の非反転入
力端子に印加する。演算増幅器は、非反転入力端子に印
加された電圧を、反転入力端子に接続されたゲイン設定
用抵抗に基づいて増幅する。パワ−トランジスタは、過
電圧が印加されると、エミッタ、コレクタに電流を流し
、クランプ電圧を一定に維持しようとする。電流検出ダ
イオ−ドは、過電圧が印加されてエミッタ、コレクタに
流れる電流を検出し、一定以上の電流が流れた時に、リ
レ−スイッチをオフする。

【０００９】

【実施例】以下図面を用いて、本発明の実施例を詳細に
説明する。図１は、本発明の入力保護回路の実施例を示
す構成ブロック図である。図中、１はツェナ−ダイオ−
ド等によって構成された基準電圧発生部で、基準電圧ｖ
１　を演算増幅器２の非反転入力端子に印加している。

【００１０】演算増幅器２の出力端子は、抵抗Ｒ１　を
介してパワ−トランジスタ３のベ−スが接続されている
。 このパワ−トランジスタ３のコレクタは共通電位に接続
され、エミッタは電流検出ダイオ−ド４のカソ−ド側に
接続されている。電流検出ダイオ−ド４のアノ−ドは、
ダミ−負荷抵抗Ｒ２　を介し電源Ｖｃｃに接続されてい
る。 　　尚、電流検出ダイオ−ド４は、電流確度向上のため
に、抵抗Ｒ１０が並列に設けられているが、抵抗Ｒ１０
と電流検出ダイオ−ド４を直列に設けるようにしてもよ
い。

【００１１】Ｒ３　はダミ−負荷抵抗Ｒ２　と共通電位
間に抵抗Ｒ３１と抵抗Ｒ３２が直列接続されて設けられ
たゲイン設定用の抵抗で、その中点Ｈ１　は演算増幅器
２の反転入力端子に接続されている。このため、Ｄ点（
電流検出ダイオ−ド４のアノ−ド）の電位ｖ２　は、演
算増幅器２によって非反転動作の負帰還がかかっている
ために、常にＡ・ｖ１　となり一定に保たれる。ここで
、Ａは演算増幅器２の増幅率で、Ａ＝（Ｒ３１＋Ｒ３２
）／Ｒ３１である。

【００１２】５はクランプダイオ−ドで、カソ−ドがエ
ミッタに接続され、アノ−ドが入力電圧Ｅｉ　の印加さ
れるデバイス６の入力端子に接続されている。Ｒ４　は
デバイス６の入力端子に接続された電流制限用抵抗で、
リレ−スイッチ７０を介して入力端子Ｉｎ　に接続され
ている。尚、リレ−スイッチ７０は、リレ−コイル７１
に印加される電源ＶＲＬのオン／オフによって駆動され
る。

【００１３】Ｒ５　は電源Ｖｃｃと共通電位間に抵抗Ｒ
５１とＲ５２を直列接続して設けた分圧抵抗、８はコン
パレ−タで、反転入力端子には電流検出ダイオ−ド４の
カソ−ド側の（Ｅ点）電圧ｖ３　が印加され、非反転入
力端子には分圧抵抗Ｒ５　の抵抗Ｒ５１、Ｒ５２で決定
された基準電圧ｖ４　が印加されている。

【００１４】コンパレ−タ８は、基準電圧ｖ４　より反
転入力端子に印加されるＥ点の電位ｖ３　が低くなった
時に、ハイレベルの信号をＤ型フリップフロップ９に出
力する。すなわち、コンパレ−タ８は、電流検出ダイオ
−ド４の電圧降下Ｖｄ　によってＥ点の電圧ｖ３　が降
下した時にハイレベルの信号をＤ型フリップフロップ９
に出力する。Ｒ６　はコンパレ−タ８の出力端子に設け
られたプルアップ抵抗である。

【００１５】Ｄ型フリップフロップ９は、Ｄ端子に共通
電位が印加されていて、コンパレ−タ８から入力された
ハイレベルの信号によって、Ｑ出力を抵抗Ｒ９を介して
リレ−ドライバ１０に出力する。リレ−ドライバ１０は
、Ｄ型フリップフロップ９からベ−スに入力されたＱ出
力によって、ベ−スの電位とエミッタが等電位となる。 このため、リレ−コイルには、電源電圧ＶＲＬが印加さ
れるなくなり、リレ−スイッチ７０はオフされる。

【００１６】次に、このように構成された入力保護回路
の保護動作を定常状態と過電圧が印加された場合とに分
けて説明する。尚、各電子部品の容量数値は、ｖ１　＝
２．５　Ｖ、ｖ５　（Ｖｃｃ）＝１０Ｖ、Ｒ２　＝２　
ＫΩ、Ｒ３１＝２　ＫΩ、Ｒ３２＝３．６　ＫΩ、Ｖｆ
　＝１．０　Ｖ（ただし、順方向電流Ｉｆ　＝８０ｍＡ
の時）、Ｒ４　＝２５Ω、Ｒ５１＝１．５　ＫΩ、Ｒ５
２＝２．５５ＫΩとする。

【００１７】Ｅｉ　≦（ｖ２　＋ｖｆ　）の場合クラン
プダイオ−ド５は逆バイヤスとなっていて、電流Ｉｆ　
は流れない。よって、デバイス６側のＦ点の電圧ｖ６　
は、ｖ６　＝Ｅｉ　の関係が保たれ、入力電圧Ｅｉ　が
デバイス６に直接印加される。この時、Ｄ点の電位ｖ２
　は７Ｖになっていて、ダミ−負荷抵抗Ｒ２　には、１
、５ｍＡの電流Ｉ１　が流れている。この電流Ｉ１　は
、ゲイン設定用抵抗Ｒ３　側に１．２５ｍＡの電流Ｉ２
　が流れ、ダイオ−ド側に２５０μＡの電流Ｉ３　が流
れる。

【００１８】このように過電圧が印加されていない場合
は、電流検出ダイオ−ド４は、μＡ程度の電流Ｉ３　が
流れているだけで、ほとんど電圧降下がない。このため
、Ｅ点の電位ｖ３　は、ほぼＤ点の電位に等しく、コン
パレ−タ８の反転入力端子には７Ｖの電圧が印加されて
いる。一方、コンパレ−タ８の非反転入力端子は、６．
３Ｖの基準電圧ｖ４　が印加されているので、コンパレ
−タ８のＱ出力はロ−レベルになっていて、リレ−スイ
ッチ７０はオンされたままである。

【００１９】Ｅｉ　＞（ｖ３　＋ｖｆ　）の場合入力端
子Ｉｎに過電圧が印加されと、クランプダイオ−ド５は
順バイヤスになって、電流Ｉｆ　がクランプダイオ−ド
５→電流検出ダイオ−ド４→エミッタ→コレクタと流れ
る。この時、デバイス６のＦ点の電位ｖ６　は、８Ｖの
電圧が維持される。

【００２０】しかし、過電圧が印加されて保護回路に電
流Ｉｆ　が流れると、Ｅ点は、電圧がＤ点よりほぼ１Ｖ
降下する。このため、コンパレ−タ８の反転入力端子に
印加される電圧ｖ３　は６Ｖとなり、非反転入力端子に
印加されていている基準電圧ｖ４　の６．３Ｖより低く
なるため、コンパレ−タ８は、ハイレベルをＤ型フリッ
プフロップ９に出力する。Ｄ型フリップフロップ９は、
クロック端子にハイレベルの信号を入力すると、Ｄ端子
に印加されている共通電位を抵抗Ｒ９　を介してリレ−
ドライバ１０に出力し、リレ−スイッチ７０をオフする
。尚、本実施例において、ダミ−負荷抵抗Ｒ２　とエミ
ッタ間の電流値は、電流検出ダイオ−ド４を用いて測定
されているが、ダミ−負荷抵抗Ｒ２　とエミッタ間に、
一定以上の電流が流れると発光するフォトダイオ−ドか
らなるフォトカプラを設けて出力を得ることもできる。

【００２１】

【発明の効果】以上詳細に説明したように、本発明の入
力保護回路は、デバイスに過電圧が印加されて入力保護
回路に大電流が流れた場合に、入力端子とデバイス間に
設けたスイッチをオフして過電圧の印加を防止するよう
にしたものである。このために、過電圧が印加されて流
れる過電流から電流制限用抵抗を保護することができる
。　　また、入力回路に挿入する過電流制限抵抗として
、その抵抗値が小さく、小電力用のものを使用すること
が可能になる。

【図面の簡単な説明】

【図１】本発明の入力保護回路の構成ブロック図である
。

【図２】従来の入力保護回路の構成ブロック図である。

【符号の説明】

１　　基準電圧発生部 ２　　演算増幅器 ３　　パワ−トランジスタ ４　　電流検出ダイオ−ド ５　　クランプダイオ−ド ７０　　リレ−スイッチ ８　　コンパレ−タ

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　一定電圧を発生する基準電圧発生部と
   、この基準電圧発生部から印加される電圧をゲイン設定
   用抵抗の分圧比に基づいて増幅する演算増幅器と、この
   演算増幅器の出力信号が印加され、当該出力電流をブ−
   ストするパワ−トランジスタと、このパワ−トランジス
   タと直流電源間に接続されるダミ−負荷抵抗と、保護す
   べきデバイスの入力端子と前記パワ−トランジスタ間に
   接続されたダイオ−ドと、保護すべきデバイスの入力端
   子に接続された電流制限抵抗と信号が印加される入力部
   との間に設けられたスイッチと、前記ダミ−負荷抵抗と
   前記パワ−トランジスタ間の電流値を検出する電流検出
   手段と、を具備し、前記電流検出手段に一定以上の電流
   が流れた時に前記スイッチをオフすることを特徴とした
   入力保護回路。