JPH04159802A

JPH04159802A - 入力保護回路

Info

Publication number: JPH04159802A
Application number: JP2285568A
Authority: JP
Inventors: Kiyoaki Koyama; 清明小山; Akitoshi Kumada; 熊田　明俊; Hajime Kido; 城戸　一
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1990-10-23
Filing date: 1990-10-23
Publication date: 1992-06-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は入力保護回路に関し、更に詳しくは、過大入力
に対する入力保護回路の特性改善に関する。

〈従来の技術〉第３図は、従来の入力保護回路の構成ブロック図である
。図中、Ｉｎは入力電圧Ｅｉが印加される入力端子、５
はＩＣ等のデバイスで、電流制限用抵抗Ｒ４を介して入
力端子Ｉｎと接続されている。

Ｄｌは第１のダイオードで、アノードがデバイス５の入
力端子に接続され、カソードが正極クランプ電圧子Ｅｃ
ｃに接続されている。Ｄ２は第２のダイオードで、カソ
ードがデバイス５の入力端子に接続され、アノードが負
極クランプ電位−Ｅｅｅ側に接続されている。これらの
ダイオードの電圧降下はＶｆとする。

正、負極クランプ電位は、電源電圧Ｖｃｃが三端子レギ
ュレータ８で適正な電圧に落とされて得られたもので、
入力端子Ｉｎからデバイス５に印加される過電圧を＋Ｅ
ｃｃ＋Ｖｆ　　（−Ｅｅｅ−Ｖｆ　）以下になるように
クランプする。

９は三端子レギュレータ２に設けられた負荷である。

〈発明が解決しようとする課題〉しかしながら、従来のこのような入力保護回路は、クラ
ンプ電圧を電源電圧から得ているために安定に得ること
ができない、また、三端子レギュレータの負荷に常に電
流を流しているため消費電力が大きくなるという欠点を
有する。更に、デバイスの使用する最大入力電圧と入力
許容電圧の差が１ｖ以内のような場合には、過電圧が印
加されるとダイオードの単方向電圧が上がって、入力許
容電圧を越えた電圧がデバイスに印加されていよう。

本発明は、このような点に鑑みてなされたもので、少な
い消費電力で安定なりランプ電圧を得るようにしたもの
である。

更に、デバイスの使用する最大入力電圧と入力許容電圧
の差がＩＶ以下と小さい場合であっても、クランプ電圧
を変化させることによって、印加された過電圧からデバ
イスを保護できるようにした入力保護回路を提供するこ
とにある。

く課題を解決するための手段〉前記した課題を解決する本発明は、一定電圧を発生する基準電圧発生部と、この基準電圧発
生部から印加される電圧をゲイン設定用抵抗の分圧比に
基づいて増幅する演算増幅器と、この演算増幅器の出力信号が印加され、当該出力電流を
ブーストするパワートランジスタと、このパワートラン
ジスタと直流電源間に接続されるダミー負荷抵抗と、保護すべきデバイスの入力端子と前記パワートランジス
タ間に接続されたダイオードと、保護すべきデバイスの
入力端子と信号が印加される入力部との間に接続した電
流制限抵抗と、を具備し、入力部に過大電圧が印加され
た時、前記パワートランジスタに電流を流し入力電圧を
入力許容電圧レベルにクランプすることを特徴としてい
る。

また、前記基準電圧発生部の出力電圧を分圧して変化さ
せるクランプ電圧シフト抵抗と、前記デバイスに過電圧
が印加された時に、前記パワートランジスタに流れるｔ
流値を検出し、前記クランプ電圧シフト用抵抗の分圧比
を変化させる過電圧検出部とを具備し、前記デバイスに印加された過電圧に応じてクランプ電圧
を変化することができるようにしたことを特徴としてい
る。

〈作用〉本発明の各構成要素は、次のような作用をする。

基準電圧発生部は、一定電圧を演算増幅器の非反転入力
端子に印加する。

演算増幅器は、非反転入力端子に印加された電圧を、反
転入力端子に接続されたゲイン設定用抵抗に基づいて増
幅する。

パワートランジスタは、過電圧が印加されるとエミッタ
、コレクタに電流を流し、クランプ電圧を一定に維持し
ようとする。

クランプ電圧シフト用抵抗は、基準電圧発生部から演算
増幅器に印加される出力を分圧する。

過電圧検出部は、−室以上の電流がコレクタに流れると
、基準電圧発生部から演算増幅器に印加される電圧を分
圧し、クランプ電圧を変化させる。

〈実施例〉以下図面を用いて、本発明の実施例を詳細に説明する。

第１図は、本発明の入力保護回路の第１の実施例を示す
構成ブロック図である９図中、１はツェナーダイオード
等によって構成された基準電圧発生部で、出力ｖ１か演
算増幅器２の非反転入力端子に印加される。

演算増幅器２の出力端子には、抵抗Ｒ１を介してパワー
トランジスタ３のベースが接続されていて、パワートラ
ンジスタ３のエミッタはダミー負荷抵抗Ｒ２を介し電源
電圧Ｖｃｃが接続され、コレクタは共通電位に接続され
ている。

Ｒ３はエミッタと共通電位間に抵抗Ｒ３１と抵抗Ｒ３２
が直列接続されて設けられたゲイン設定用の抵抗で、そ
の中点Ｉ（は反転入力端子に接続されている。

４はクランプ用のダイオードで、カソードがエミッタに
接続され、アノードが入力電圧Ｅｉの印加されるデバイ
ス５の入力端子に接続されている。

Ｒ４は入力端子Ｉｎとデバイス５間に設けられた電流制
限用抵抗である。

次に、このように構成された入力保護回路において、保
護されるデバイスと入力電圧の関係を説明し、各電子部
品に実際の容１数値をあてはめて計算した結果を示す。

演算増幅器２の増幅率Ａは、ゲイン設定用抵抗Ｒ３によ
って決まり、次式のようになる。

Ａ二（Ｒ３１＋Ｒ３２）　／Ｒ３１■ 一方、パワートランジスタ３のエミッタは、抵抗Ｒ２を
介して電源電圧Ｖｃｃからｖｌか印加されている。

基準電圧発生部１の出力Ｖ１が演１増幅器２の非反転入
力端子に印加されると、反転入力端イの電位はｖｌにな
り、Ｄ点（ダイオード４のカソード）の電位ｖ３　　（
クランプな位）はＡ−ｖ’ｌになる。

この時、Ｄ点の電位■３は電源電圧■２より小さくなっ
ていて（ｖｌ＞ｖ３）、抵抗■？、２には電流１１か流
れ、ゲイン設定用抵抗Ｒ３には電流１２が、エミッタに
は電流■３が流れている。この電流の関係は次式に示す
ようになっている。

Ｉ　１　＝　（ｖｌ　−ｖ３　＞／Ｒ２■１１　＝Ｉ２
　＋Ｉ３　　　　　　　　　　　　■これらの電圧、電
流は、印加される入力電圧に対して以下のようになって
いる。

Ｅ１≦（ｖ３　＋ｖｆ　）の場合ダイオード４は逆バイヤスとなっていて、電流１ｔは流
れない、よって、デバイス５側のＥ点の電圧■４は、ｖ
４　＝Ｅｉの関係が保たれ、入力電圧Ｅ１は、そのまま
デバイス５に印加されることになる。

Ｅｉ　＞　（ｖ３　＋ｖｆ　）の場合ダイオード４は順バイヤスとなって、電流Ｉｆが流れ、
Ｅ点の電圧■４はｖ３　＋Ｖｆに維持される。

例えば、各電子部品の容量数値を、ｖ１＝２．５Ｖ、　
ｖｌ　＝１０Ｖ、　Ｒ２＝２　ＫΩ、Ｒ，３１＝２　Ｋ
Ω、Ｒ３２＝３．６　ＫΩ、Ｖｆ　＝１．０　Ｖ　（た
だし、順方向電流１ｆ＝８０ｍＡの時）、Ｒ４＝２５Ω
とすると、０式より、Ｄ点の電位■３は７■になり、Ｅ
点の電位■４は８■となる。

すなわち、入力電圧Ｅｉが８Ｖ以上になった場合でもデ
バイス５に８Ｖ以上の過電圧が加わることはない。

例えば、入力許容電圧８ｖのデバイス５に１０■の過電
圧が印加された場合、ダイオ・−ド４は順バイヤスにな
り、を流Ｉｆは電流制限抵抗Ｒ４、Ｄ点、エミッタ、コ
レクタと流れるが、Ｄ点は、演算増幅器１によって非反
転動作の負帰還がかかっているために７Ｖに維持される
。

電流制限抵抗Ｒ４は、ダイオード４と同じ電流８０ｒｎ
Ａｆ）′ｉ流れていて、入力電圧Ｅｉを２■電圧降下し
、Ｅ点の電圧ｖ４を８■にクランプする。

第２図は、本発明の第２の実施例を示すＲ能ブロック図
である０図中、第１図と同一作用をするものは同一符号
を付けて説明し、各電子部品に用いた容量数値は同じ値
であるものとする。

６はコレクタに接続された過電圧検出部で、−室以上の
電流１ｃ、例えば８０ｒｎＡ以上の電流がコレクタに流
れたことから過電圧がデバイス５に印加されたことを検
知する。過電圧検出部６は、半導体スイッチ７を介して
クランプ電圧シフト用抵抗Ｒ５（Ｒ５１、Ｒ５２）と接
続されていて、過電圧を検出すると半導体スイッチ７を
オンし、電圧ｖｌを分圧して演算増幅器２の非反転入力
端子に印加する。

すなわち、過電圧によってダイオードの順方向を流が８
０ｍＡより多く流れ、それに伴って、順方向電圧が１．
０Ｖ以上になることに対し、Ｄ点の電位を下げるような
動作を行う。

この動作を第１の実施例のように、ＩＯＶ以上の過電圧
が印加された場合について説明する。

尚、クランプ電圧シフト用抵抗Ｒ５は、Ｒ５１＝４にΩ
、抵抗Ｒ５２＝　１６にΩとし、コレクタ電流ＩＣは、
第２．３の式より得られるように、過電圧が印加される
前は定常的に２５０μＡが流れているものとする。

入力端子Ｉｎに１０Ｖ以上の過電圧が印加されると、ダ
イオード４には、８０ｍＡ以上の順方向電流が流れる。

この電流Ｉｆは、パワートランジスタのエミッタ、コレ
クタを介して過電圧検出部６に流れ、過電圧検出部６は
、このコレクタ電流ＩＣ＜８０ｍＡ）から、入力端子Ｉ
ｎに過電圧が印加されたことを検知して半導体スイッチ
７をオンする。

半導体スイッチ７がオンされると、基準電圧発生部１の
出力ｖ１は、Ｒ５２／　（Ｒ５１＋Ｒ５２）の割合で分
圧され、電圧ｖ５　＝２Ｖが非反転入力端子に印加され
る。

この時、Ｄ点の電位ｖ３は５．６Ｖになる。

Ｄ点の電圧ｖ３が５．６■になると、ダイオード４に流
れる電流Ｉｆが増え、それに件って、電圧Ｖｆも増加す
るが、Ｄ点の電圧■３が５．６Ｖに押さえられているた
めに、過電圧がＩＯＶを越えても、Ｅ点の電位Ｖ４は、
デバイス５の入力許容電圧を越えることがない。

〈発明の効果〉以上詳細に説明したように、本発明の入力保護回路は、
基準電圧発生部から演算増幅器の非反転入力端子に印加
された電圧を、演算増幅器の出力端にベースが接続され
たパワートランジスタのエミッタにクランプ電圧として
得るようにしたことにより、少ない消費電力で、精度良
いクランプ電圧を得ることができる。

また、過電圧の印加によってコレクタに流れた電流値を
検出し、この電流値に基づいてクランプ電圧を変化する
ことができるので、入力許容電圧と最大入力電圧の差が
ＩＶ以下と小さな範囲のデバイスでも、過電圧が入力さ
れるようなことがない。

【図面の簡単な説明】

第１図は本発明の入力保護回路の第１の実施例を示す機
能ブロック図、第２図は本発明の第２の実施例を示す機
能ブロック図、第３図は従来の入力保護回路を示す機能
ブロック図である。１・・・基準電圧発生部、２・・・演算増幅器、３・・
・パワートランジスタ、４・・・ダイオード、５・・・
デバイス、６・・・過電圧検出部、Ｒ２・・・ダミー負
荷抵抗、Ｒ３・・・ゲイ゛ン設定抵抗、Ｒ４・・・を流
制限抵抗、Ｒ５・・・クランプ電圧シフト抵抗。

Claims

【特許請求の範囲】

（１）一定電圧を発生する基準電圧発生部と、この基準
電圧発生部から印加される電圧をゲイン設定用抵抗の分
圧比に基づいて増幅する演算増幅器と、この演算増幅器の出力信号が印加され、当該出力電流を
ブーストするパワートランジスタと、このパワートラン
ジスタと直流電源間に接続されるダミー負荷抵抗と、保護すべきデバイスの入力端子と前記パワートランジス
タ間に接続されたダイオードと、保護すべきデバイスの
入力端子と信号が印加される入力部との間に接続した電
流制限抵抗と、を具備し、入力部に過大電圧が印加され
た時、前記パワートランジスタに電流を流し入力電圧を
入力許容電圧レベルにクランプすることを特徴とした入
力保護回路。
（２）前記基準電圧発生部の出力電圧を分圧して変化さ
せるクランプ電圧シフト抵抗と、前記デバイスに過電圧
が印加された時に、前記パワートランジスタに流れる電
流値を検出し、前記クランプ電圧シフト用抵抗の分圧比
を変化させる過電圧検出部とを具備し、前記デバイスに印加された過電圧に応じてクランプ電圧
を変化することができるようにしたことを特徴とする請
求項（１）の入力保護回路。