KR100834592B1 - 과전압 및 역전압 보호 기능을 갖춘 저감압 레귤레이터회로 및 그 방법 - Google Patents
과전압 및 역전압 보호 기능을 갖춘 저감압 레귤레이터회로 및 그 방법 Download PDFInfo
- Publication number
- KR100834592B1 KR100834592B1 KR1020070013976A KR20070013976A KR100834592B1 KR 100834592 B1 KR100834592 B1 KR 100834592B1 KR 1020070013976 A KR1020070013976 A KR 1020070013976A KR 20070013976 A KR20070013976 A KR 20070013976A KR 100834592 B1 KR100834592 B1 KR 100834592B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- pass transistor
- current
- power supply
- circuit
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Abstract
외부 전원 공급 라인(VDD_E)에 인가되는 전압을 수신하고 내부 공급 전원을 생성하는 패스 트랜지스터, 패스 트랜지스터에 연결되는 제 1 기준 전압 생성부, 내부 전원 공급 라인에 연결되는 제 2 기준 전압 생성부, 패스 트랜지스터에 흐르는 전류를 감지하여 피드백 신호를 발생시키는 피드백 회로, 기준 신호와 피드백 신호를 비교하고 이 두 신호의 차이에 응답하여 변화하는 제어 신호를 발생시키는 연산 증폭기, 연산 증폭기로부터 생성된 전압을 출력 전류로 변환하는 전압-전류 변환기, 및 전압-전류 변환기로부터 생성된 전류를 피드백 회로와 접지 전원 사이에 연결된 저항에 공급하여 패스 트랜지스터의 게이트 전압을 조정하는 전류 미러를 포함하는 구성의 레귤레이터 회로가 개시된다. 이러한 구성에 따라, 회로에 규정 전압보다 높은 과전압 또는 접지와 공급 전압이 바뀐 역전압의 인가 시에도 내부 회로를 보호할 수 있는 기능을 갖춘 저감압 레귤레이터를 구현할 수 있게 된다.
과전압(over-voltage), 역전압(reverse-voltage), LDO, 레귤레이 터(regulator)
Description
도 1은 종래 기술에 따른 저 전압 강하 레귤레이터를 나타내는 회로도.
도 2는 종래 기술에 따른 과전류 보호 기능을 갖춘 전 전압 강하 레귤레이터를 나타내는 회로도.
도 3은 본 발명의 일 실시예에 따른 과전압 및 역전압 보호 기능을 갖춘 저감압 레귤레이터를 나타내는 회로도.
※ 도면의 주요 부분에 대한 부호의 설명
10, 20: 에러 앰프
11, 21: 기준 전압 발생기
1: 피드백 회로
2: 패스 트랜지스터
3: 전류 미러
4: 전압-전류 변환기
5: 제 1 기준 전압 생성부
6: 차동 증폭단
7: A급 출력단
8: 제 2 기준 전압 생성부
본 발명은 반도체 기술로 제작된 집적 회로에 안정화된 전원을 공급하는 기술에 관한 것으로, 외부 전원 공급 라인과 내부 전원 공급 라인을 구비한 집적 회로에서 전압 레귤레이터를 이용하여 안정화된 내부 전원을 생성하는 레귤레이터 회로 및 그 방법에 관한 것이다.
레귤레이터(regulator)는 불안정한 전원 전압을 안정된 전원 전압으로 변환하여, 여러 기능 블록들에 안정적으로 전원 전압을 공급하는 기능을 한다. 저 전압 강하(Low DropOut; LDO) 레귤레이터는 불안정한 전원 전압이 입력되는 입력 단자와 안정화된 전압이 출력되는 출력 단자 사이에 걸리는 전압이 적은 레귤레이터를 말한다.
도 1은 종래의 LDO 레귤레이터를 나타내는 회로도이다. 도 1을 참조하면, LDO 레귤레이터는 기준 전압 발생기(11), 에러 엠프(10), 패스 트랜지스터(pass transistor; MP1), 저항(R1, R2)을 구비한다.
안정화되지 않은 전원 전압(VIN)은 패스 트랜지스터(MP1)의 소스 단자에 인가된다. 패스 트랜지스터(MP1)에 흐르는 전류는 저항(R1, R2)을 통해 접지(GND)로 흐른다. 패스 트랜지스터(MP1)의 드레인 단자에 연결된 출력 단자로 안정화된 출력 전압(VOUT)이 출력된다.
기준 전압 발생기(11)의 출력인 기준 전압(Vref)은 에러 엠프(10)의 반전 입력 단자에 입력되고, 저항(R2)의 양단에 걸리는 전압은 에러 엠프(10)의 비반전 입력 단자에 입력된다. 에러 엠프(10)의 출력 신호(VEO)는 패스 트랜지스터(MP1)의 게이트 단자에 인가된다.
패스 트랜지스터(MP1)를 통해 흐르는 전류는 저항(R2)에 의해 센싱되어 전압 신호(Vf)로 변환된다. 이 전압 신호(Vf)는 에러 엠프(10)의 비반전 입력 단자에 입력되고 기준 전압(Vref)과 비교된다. 출력 전압(VOUT)은 VOUT = Vref × (1 + Rf1/Rf2)로 나타낼 수 있고, 기준 전압(Vref)이 안정화된 전압이므로, 출력 전압(VOUT)은 안정화된 전압이 된다.
일반적으로, LDO 레귤레이터는 비정상 동작 상태에서 회로를 보호하기 위하여 과전류 보호 회로 등의 보호 회로를 구비한다. 도 2는 종래 기술에 따라, 과전류 보호 기능을 갖는 저 전압 강하 레귤레이터를 나타내는 회로도이다. 도 2를 참조하면, 과전류 보호 기능을 갖는 LDO 레귤레이터는 도 1의 레귤레이터에 저항(RS1)과 PMOS 트랜지스터(MP2)로 구성된 보호 회로가 추가된 구성을 갖는다.
비정상 동작 상태에서, 안정화되지 않은 전원 전압인 입력 전압(VIN)이 증가하면, 패스 트랜지스터(MP1)에 흐르는 전류가 과도하게 증가하고 저항(RS1)의 양단에 걸리는 전압(VRS1)이 증가한다. 저항(RS1)의 양단에 걸리는 전압이 PMOS 트랜지스터(MP2)의 문턱 전압(threshold voltage)보다 커지면, PMOS 트랜지스터(MP2)가 턴온(turn on)된다.
따라서, 패스 트랜지스터(MP1)의 게이트 단자의 전위가 높아지고, 패스 트랜지스터(MP1)을 통해 흐르는 전류의 크기가 줄어든다. 결국, 안정화되지 않은 전원 전압인 입력 전압(VIN)이 과도하게 증가하더라고, 저항(RS1)과 PMOS 트랜지스터(MP2)로 구성된 보호 회로에 의해 패스 트랜지스터(MP1)가 보호될 수 있다.
본 발명은 집적 회로의 신뢰성을 높이기 위하여, 회로에 규정 전압보다 높은 과전압 또는 접지와 공급 전압이 바뀐 역전압의 인가 시에도 내부 회로를 보호할 수 있는 기능을 갖춘 저감압 레귤레이터를 제공하는 것을 목적으로 한다.
또한, 저감압 레귤레이터를 이용함으로써 과전압 또는 역전압의 인가시에 내부 회로를 보호하는 방법을 제공하는 것을 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위하여, 본 발명에 일 실시예에 따른 레 귤레이터는 패스 트랜지스터, 제 1 기준 전압 생성부, 제 2 기준 전압 생성부, 피드백 회로, 연산 증폭기, 전압-전류 변환기, 및 전류 미러를 포함하는 구성을 갖는다.
본 발명에 일 실시예에 따른 레귤레이터를 구성하는 패스 트랜지스터는 외부 전원 공급 라인에 인가되는 전압을 수신하고 제어 신호에 응답하여 내부 공급 전원을 생성하는 역할을 수행한다.
제 1 기준 전압 생성부 패스 트랜지스터에 연결되고, 제 2 기준 전압 생성부는 내부 전원 공급 라인에 연결되는데, 이러한 제 1 기준 전압 생성부 및 제 2 기준 전압 생성부는 모두 공급 전압에 따라 서로 상이한 전압을 생성하게 된다.
또한, 피드백 회로는 패스 트랜지스터에 연결되어 패스 트랜지스터에 흐르는 전류를 감지하며, 연산 증폭기는 제 1 기준 전압 생성부와 제 2 기준 전압 생성부 사이에 연결되어 기준 신호와 상기 피드백 신호를 비교하고 이 두 신호의 차이에 응답하여 변화하는 제어 신호를 발생시킨다.
연산 증폭기에 연결되는 전압-전류 변환기에서는 연산 증폭기로부터 생성된 전압을 출력 전류로 변환한다.
전류 미러는 외부 전원 공급 라인과 패스 트랜지스터 사이에 연결되며, 전압-전류 변환기로부터 생성된 전류를 피드백 회로와 접지 전원 사이에 연결된 저항에 공급함으로써 패스 트랜지스터의 게이트 전압을 조정하는 역할을 수행한다.
본 발명의 바람직한 일 실시예에 따르면, 전술한 바와 같은 패스 트랜지스터의 구성에 있어서, 패스 트랜지스터는 피드백 회로와 접지 전원 사이에 연결된 저 항에 의해 접지됨으로써, 초기 상태가 완전히 온(on)상태가 된다.
또한, 본 발명의 일 실시예에 따르면, 피드백 회로는 쇼트키 다이오드; 및 쇼트키 다이오드에 연결되는 저항을 포함하는 구성을 가짐으로써, 정상 동작시, 과전압 인가시, 또는 역전압 인가시에는 전달 트랜지스터의 벌크(bulk) 전압을 공급 전압에 가까운 값으로 유지시키고, 역전압 인가시에는 과전류를 제한하는 역할을 수행하게 된다.
또한, 본 발명의 일 실시예에 따르면, 연산 증폭기는 차동 증폭단 및 A급(Class A) 출력단으로 이루어지는 구성을 갖는다.
본 발명에 따른 레귤레이터의 과전류 보호 방법, 즉, 과전압 또는 역전압의 인가시에 내부 회로를 보호하는 방법에 있어서, 패스 트랜지스터에서 외부 전원 공급 라인에 인가되는 전압을 수신하고 제어 신호에 응답하여 내부 공급 전원을 생성하는 단계, 패스 트랜지스터에 연결되는 제 1 기준 전압 생성부에서 공급 전압에 따라 전압을 생성하는 단계, 내부 전원 공급 라인에 연결되는 제 2 기준 전압 생성부에서 공급 전압에 따라 전압을 생성하는 단계, 패스 트랜지스터에 연결되는 피드백 회로에서 패스 트랜지스터에 흐르는 전류를 감지하여 피드백 신호를 발생시키는 단계, 제 1 기준 전압 생성부와 제 2 기준 전압 생성부 사이에 연결되는 연산 증폭기에서 기준 신호와 피드백 신호를 비교하고 이 두 신호의 차이에 응답하여 변화하는 제어 신호를 발생시키는 단계, 연산 증폭기에 연결되는 전압-전류 변환기에서 연산 증폭기로부터 생성된 전압을 출력 전류로 변환하는 단계, 및 외부 전원 공급 라인과 패스 트랜지스터 사이에 연결되는 전류 미러에서, 전압-전류 변환기로부터 생성된 전류를 피드백 회로와 접지 전원 사이에 연결된 저항에 공급하여 패스 트랜지스터의 게이트 전압을 조정하는 단계를 포함하는 구성을 갖는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하고자 한다.
도 1은 과전압 및 역전압 인가 시 보호 기능을 갖춘 저감압 레귤레이터의 회로를 도시한 것으로, 외부 전원 공급 라인(VDD_E)을 통하여 공급된 전원은 내부 전원 공급 라인 (VDD_I)에 안정화된 전원을 공급하게 된다.
이때 외부 전원 공급 라인에 허용된 전압보다 높은 전압이 인가되는 경우, 또는 접지 (GND)와 외부 전원 공급 라인의 극성이 바뀌어 전압이 인가되는 경우에 있어서, 내장된 보호 회로에 의해 내부 회로는 손상을 입지 않는다.
본 발명의 일 실시예에 따른 레귤레이터 회로의 주요 구성은 도 1에 도시되어 있는 바와 같이, 외부 전원 공급 라인(VDD_E)에 인가되는 전압을 수신하고 제어 신호에 응답하여 내부 공급 전원을 생성하는 패스 트랜지스터(2), 패스 트랜지스터(2)에 연결되고 공급 전압에 따라 전압을 생성하는 제 1 기준 전압 생성부(5), 내부 전원 공급 라인(VDD_I)에 연결되고 공급 전압에 따라 전압을 생성하는 제 2 기준 전압 생성부(8), 패스 트랜지스터(2)에 연결되고, 패스 트랜지스터(2)에 흐르는 전류를 감지하여 피드백 신호를 발생시키는 피드백 회로(1), 제 1 기준 전압 생성부(5)와 제 2 기준 전압 생성부(8) 사이에 연결되며, 기준 신호와 피드백 신호를 비교하고 이 두 신호의 차이에 응답하여 변화하는 제어 신호를 발생시키는 연산 증폭기, 연산 증폭기에 연결되어 연산 증폭기로부터 생성된 전압을 출력 전류로 변환 하는 전압-전류 변환기(4), 및 외부 전원 공급 라인(VDD_E)과 패스 트랜지스터(2) 사이에 연결되며, 전압-전류 변환기(4)로부터 생성된 전류를 피드백 회로(1)와 접지 전원 사이에 연결된 저항(R5)에 공급하여 패스 트랜지스터(2)의 게이트 전압을 조정하는 전류 미러(3)를 포함한다.
도 1을 참조하면, M1은 패스 트랜지스터의 역할을 하며, 외부 공급 전원에 따라 내부 공급 전원을 생성한다. 초기 상태에서 R5에 의해 M1의 게이트 전압은 접지되어, M1은 완전히 온(on)상태가 된다.
피드백 회로(2)는 쇼트키 다이오드(D1, D2)와 저항(R1, R2)으로 구성되어, 정상 동작시, 과전압 인가시, 역전압 인가시에 관계없이 항상 M1의 벌크(bulk) 전압을 공급 전압에 가까운 값으로 유지시켜주는 역할을 하며, 역전압 인가시에는 과전류를 제한하여 주는 역할을 한다. 또한, 연산 증폭기는 차동 증폭단(7) 및 A급 (Class A) 출력단(8)이 연결되어 이루어지는 구성을 갖는다.
본 발명의 일 실시예에 따르면 제 1 기준 전압 생성부(5) 및 제 2 기준 전압 생성부(8)의 2개의 기준 전압 생성부를 포함하는데, 이들은 각각 공급 전원에 따른 기준 전압 생성부로서, 공급 전압에 따라 서로 다른 전압을 생성하며, 저항비를 적절히 조정하여 원하는 레귤레이션 전압을 설정할 수 있다.
즉, 제 1 기준 전압 생성부(5)에서는 VDD_I가 D4 및 M6의 문턱 전압보다 상승할 경우, B의 전압은 VDD_I를 D4 및 M6의 온(on) 저항과 R7로 배분한 전압이 생성된다.
차동 증폭단(7)에서는 VDD_I를 R9와 R10으로 배분한 전압이 생성되며, 전압- 전류 변환기(5)에서는 차동 증폭단(7)으로부터 생성된 전압을 출력 전류로 변환시킨다. 또한, 전류 미러(3)는 전압-전류 변환기(5)에서 생성된 전류를 R5에 공급하여, M1의 게이트 전압을 조정한다.
한편, D3는 정상 동작 시에는 아무런 역할을 하지 않으며, 역전압 인가시에 전류 패스를 형성해주는 역할을 한다.
과전압시
레귤레이션
및 보호 동작
과전압 인가 시, A의 전압이 상승하며, M13의 게이트 전압이 상승하고, 따라서 M13의 드레인 전압이 하강하고, M9의 게이트 전압이 떨어지게 된다. 따라서 M9의 드레인 전압이 상승하고, M5의 게이트 전압이 상승하여, M5에 흐르는 전류가 증가한다.
M5의 전류가 증가하면, (3)의 전류 거울에 의해 M2의 드레인 전류가 증가하고, 이는 R5의 전압을 상승시켜, M1의 게이트 전압을 변환한다.
M1의 게이트 전압이 변화하면, M1의 온 저항이 변화하여, VDD_E에과전압이 인가되어도, VDD_I 를 원하는 전압으로 고정한다.
이때, 공급 전원 라인 (VDD_E)과 내부 공급 전원 라인 (VDD_I) 간의 전압 강하는 M1의 온 저항과, 내부 소모 전류만으로 결정된다.
역전압시
보호 동작
역전압 인가 시, GND 가 공급 전원이 되며, VDD_E가 접지가 된다. 또한, D3를 통하여 전류 패스가 형성되어, M2, R3를 통하여 전류가 바이패스된다.
한편, VDD_I는 R10 및 R9에 의하여 공급 전원과 같은 전압이 되며, R2와 D2 에 의해 M1의 벌크 전압은 공급 전압으로 유지된다. 이 때 다이오드의 문턱 전압으로 인한 M1의 벌크 전압 하강을 막기 위하여 쇼트키 다이오드를 사용한다.
따라서, 역전압 인가 시, M1의 벌크 전압과 게이트 전압이 모두 공급 전압이 되며, M1이 오프(off)되어 내부에는 전원이 공급되지 않는다.
또한, 역전압 인가 시, VDD_E는 접지 상태이고, M1의 벌크 전압은 공급 전압이므로 전류가 흐르게 되며, 이 전류는 R1으로 제한하여 내부 회로를 보호한다.
결국, 레귤레이터의 동작 시 허용 전압보다 높은 과전압을 인가하는 경우, 또는 접지와 공급 전압이 뒤바뀐 역전압을 인가하는 경우에 있어서, 내부 회로를 보호하기 위한 회로를 집적하여 집적 회로 동작의 신뢰성을 대폭 향상시킨다.
본 발명의 전술한 바와 같은 구성에 따르면, 집적 회로의 신뢰성을 높이기 위하여, 회로에 규정 전압보다 높은 과전압 또는 접지와 공급 전압이 바뀐 역전압의 인가 시에도 내부 회로를 보호할 수 있는 기능을 갖춘 저감압 레귤레이터를 구현할 수 있으며, 이러한 저감압 레귤레이터를 이용함으로써 과전압 또는 역전압의 인가시에 내부 회로를 보호하는 방법을 제공할 수 있다.
Claims (5)
- 외부 전원 공급 라인에 인가되는 전압을 수신하고 제어 신호에 응답하여 내부 공급 전원을 생성하는 패스 트랜지스터;상기 패스 트랜지스터에 연결되고 공급 전압에 따라 전압을 생성하는 제 1 기준 전압 생성부;내부 전원 공급 라인에 연결되고 공급 전압에 따라 전압을 생성하는 제 2 기준 전압 생성부;상기 패스 트랜지스터에 연결되고, 상기 패스 트랜지스터에 흐르는 전류를 감지하여 피드백 신호를 발생시키는 피드백 회로;상기 제 1 기준 전압 생성부와 상기 제 2 기준 전압 생성부 사이에 연결되며, 기준 신호와 상기 피드백 신호를 비교하고 이 두 신호의 차이에 응답하여 변화하는 상기 제어 신호를 발생시키는 연산 증폭기;상기 연산 증폭기에 연결되며, 상기 연산 증폭기로부터 생성된 전압을 출력 전류로 변환하는 전압-전류 변환기; 및상기 외부 전원 공급 라인과 상기 패스 트랜지스터 사이에 연결되며, 상기 전압-전류 변환기로부터 생성된 전류를 상기 피드백 회로와 접지 전원 사이에 연결된 저항에 공급하여 상기 패스 트랜지스터의 게이트 전압을 조정하는 전류 미러를 포함하는 것을 특징으로 하는 레귤레이터 회로.
- 제 1 항에 있어서, 상기 패스 트랜지스터는,상기 피드백 회로와 접지 전원 사이에 연결된 상기 저항에 의해 접지됨으로써, 초기 상태가 온(on)상태가 되는 것을 특징으로 하는 레귤레이터 회로.
- 제 1 항에 있어서, 상기 피드백 회로는,쇼트키 다이오드; 및상기 쇼트키 다이오드에 연결되는 저항을 포함하며,정상 동작시, 과전압 인가시, 또는 역전압 인가시에 있어서 상기 전달 트랜지스터의 벌크 전압을 공급 전압으로 유지시키고,역전압 인가시에 과전류를 제한하는 것을 특징으로 하는 레귤레이터 회로.
- 제 1 항에 있어서, 상기 연산 증폭기는,차동 증폭단 및 A급(Class A) 출력단으로 구성되는 것을 특징으로 하는 레귤레이터 회로.
- 과전압 또는 역전압의 인가시에 내부 회로를 보호하는 방법에 있어서,패스 트랜지스터에서 외부 전원 공급 라인에 인가되는 전압을 수신하고 제어 신호에 응답하여 내부 공급 전원을 생성하는 단계;상기 패스 트랜지스터에 연결되는 제 1 기준 전압 생성부에서 공급 전압에 따라 전압을 생성하는 단계;내부 전원 공급 라인에 연결되는 제 2 기준 전압 생성부에서 공급 전압에 따라 전압을 생성하는 단계;상기 패스 트랜지스터에 연결되는 피드백 회로에서 상기 패스 트랜지스터에 흐르는 전류를 감지하여 피드백 신호를 발생시키는 단계;상기 제 1 기준 전압 생성부와 상기 제 2 기준 전압 생성부 사이에 연결되는 연산 증폭기에서 기준 신호와 상기 피드백 신호를 비교하고 이 두 신호의 차이에 응답하여 변화하는 상기 제어 신호를 발생시키는 단계;상기 연산 증폭기에 연결되는 전압-전류 변환기에서 상기 연산 증폭기로부터 생성된 전압을 출력 전류로 변환하는 단계; 및상기 외부 전원 공급 라인과 상기 패스 트랜지스터 사이에 연결되는 전류 미러에서, 상기 전압-전류 변환기로부터 생성된 전류를 상기 피드백 회로와 접지 전원 사이에 연결된 저항에 공급하여 상기 패스 트랜지스터의 게이트 전압을 조정하는 단계를 포함하는 것을 특징으로 하는 방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20060135575 | 2006-12-27 | ||
KR1020060135575 | 2006-12-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100834592B1 true KR100834592B1 (ko) | 2008-06-05 |
Family
ID=39769833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070013976A KR100834592B1 (ko) | 2006-12-27 | 2007-02-09 | 과전압 및 역전압 보호 기능을 갖춘 저감압 레귤레이터회로 및 그 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100834592B1 (ko) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6359427B1 (en) * | 2000-08-04 | 2002-03-19 | Maxim Integrated Products, Inc. | Linear regulators with low dropout and high line regulation |
US6380721B2 (en) * | 2000-05-31 | 2002-04-30 | Philips Electronics North America Corp | Voltage regulator circuit |
JP2002258954A (ja) * | 2001-03-05 | 2002-09-13 | Ricoh Co Ltd | ボルテージレギュレータ |
US6703813B1 (en) * | 2002-10-24 | 2004-03-09 | National Semiconductor Corporation | Low drop-out voltage regulator |
KR20060047972A (ko) * | 2004-05-17 | 2006-05-18 | 세이코 인스트루 가부시키가이샤 | 전압 레귤레이터 |
US7600297B2 (en) * | 2006-08-22 | 2009-10-13 | Moog Inc. | Powered hinge with automatic locking feature at opposite ends of permissible relative angular displacement of the hinge sections |
-
2007
- 2007-02-09 KR KR1020070013976A patent/KR100834592B1/ko not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6380721B2 (en) * | 2000-05-31 | 2002-04-30 | Philips Electronics North America Corp | Voltage regulator circuit |
US6359427B1 (en) * | 2000-08-04 | 2002-03-19 | Maxim Integrated Products, Inc. | Linear regulators with low dropout and high line regulation |
JP2002258954A (ja) * | 2001-03-05 | 2002-09-13 | Ricoh Co Ltd | ボルテージレギュレータ |
US6703813B1 (en) * | 2002-10-24 | 2004-03-09 | National Semiconductor Corporation | Low drop-out voltage regulator |
KR20060047972A (ko) * | 2004-05-17 | 2006-05-18 | 세이코 인스트루 가부시키가이샤 | 전압 레귤레이터 |
US7600297B2 (en) * | 2006-08-22 | 2009-10-13 | Moog Inc. | Powered hinge with automatic locking feature at opposite ends of permissible relative angular displacement of the hinge sections |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100608112B1 (ko) | 과전류 보호회로를 구비한 전원 레귤레이터 및 전원레귤레이터의 과전류 보호방법 | |
US8575906B2 (en) | Constant voltage regulator | |
KR101435238B1 (ko) | 볼티지 레귤레이터 | |
KR101071799B1 (ko) | 정전압 회로 및 정전압 회로의 출력 전압 제어 방법 | |
US7646188B2 (en) | Voltage regulator for generating constant output voltage | |
US7602162B2 (en) | Voltage regulator with over-current protection | |
KR100866967B1 (ko) | 밴드갭 기준 전압 발생 회로를 이용한 이상 전압 검출 및차단 회로 | |
KR20040089594A (ko) | 저 정지 전류 전압 레귤레이터를 형성하는 방법 및 그 구조 | |
US7969703B2 (en) | Overcurrent protection circuit and voltage regulator incorporating same | |
EP1708069A1 (en) | Overcurrent detecting circuit and regulator having the same | |
US6917187B2 (en) | Stabilized DC power supply device | |
US9063558B2 (en) | Current limiting circuit configured to limit output current of driver circuit | |
KR20070051319A (ko) | 회로의 보호 방법, 보호 회로 및 그것을 이용한 전원 장치 | |
JP2008052516A (ja) | 定電圧回路 | |
KR20180048326A (ko) | 볼티지 레귤레이터 | |
KR100873253B1 (ko) | 전압 레귤레이터 | |
JP5793979B2 (ja) | レギュレータ用半導体集積回路 | |
US5543996A (en) | Protective circuit for protecting transistor from thermal destruction | |
US11768510B2 (en) | Power supply semiconductor integrated circuit including a short-circuit-fault detection circuit that detects a short circuit of the voltage-output terminal | |
US8085006B2 (en) | Shunt regulator | |
WO2005078929A1 (en) | Power-supply apparatus | |
KR101659901B1 (ko) | 과전류 보호회로를 구비한 전원 레귤레이터 | |
JP2021018657A (ja) | シリーズレギュレータ | |
KR100834592B1 (ko) | 과전압 및 역전압 보호 기능을 갖춘 저감압 레귤레이터회로 및 그 방법 | |
US20220182049A1 (en) | Semiconductor integrated circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130521 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140507 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150521 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160511 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |