JP2012023732A - アナログ入力モジュール保護装置 - Google Patents
アナログ入力モジュール保護装置 Download PDFInfo
- Publication number
- JP2012023732A JP2012023732A JP2011156620A JP2011156620A JP2012023732A JP 2012023732 A JP2012023732 A JP 2012023732A JP 2011156620 A JP2011156620 A JP 2011156620A JP 2011156620 A JP2011156620 A JP 2011156620A JP 2012023732 A JP2012023732 A JP 2012023732A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- analog input
- input module
- plus
- minus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
【達成手段】本発明の保護装置は、複数のプラス/マイナスアナログ信号の電圧レベルがアナログ入力モジュールのプラス/マイナス動作電圧よりも大きい場合、前記複数のプラス/マイナスアナログ信号の電圧を前記アナログ入力モジュールに供給する安定化部を含む。
【選択図】図2
Description
したがって、外部から入力されるアナログ信号の電圧レベルが、アナログ入力回路及び絶縁部に供給される動作電圧のレベルもより高い過電圧にされても、アナログ入力回路及び絶縁部に供給される動作電圧のレベルはアナログ信号の電圧レベルに従って上昇し、その結果、アナログ入力回路及び絶縁部が、外部から入力されるアナログ信号の過電圧により損傷することがない。
ただし、これは、本発明を特定の実施形態に限定するためのものではなく、本発明の思想及び技術範囲に含まれるいかなる変更、均等物及び代替物も本発明の範囲に含まれるものと理解すべきである。
これらの用語は、一つの構成要素を他の構成要素から区別する目的としてのみ使用される。例えば、本発明の権利範囲を逸脱することなく、第2の構成要素は第1の構成要素と命名されてよく、同様に、第1の構成要素は第2の構成要素と命名されてよい。
本出願において、“含む”または“有する”などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品またはこれらを組み合わせたものが存在することを示すためのもので、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品またはこれらを組み合わせたものが存在または付加される可能性をあらかじめ排除する旨を示すためのものではないということが理解されよう。
図1は、一般的なアナログ入力モジュールの一構成例を示す図である。
ここで、符号100は、アナログ入力モジュールに設けられるアナログ入力回路である。アナログ入力回路100は、外部から入力される複数のアナログ信号(AI1+,AI1−),(AI2+,AI2−),…,(AIN+、AIN−)を、スイッチング制御信号に応じて選択し、デジタル信号に変換する。このようなアナログ入力回路100は、アナログマルチプレクサ102、増幅器104及びADC(Analog to Digital Converter)106を含む。
アナログマルチプレクサ102は、外部から入力される複数のアナログ信号(AI1+,AI1−),(AI2+,AI2−),…,(AIN+,AIN−)のいずれか一つをスイッチング制御信号に応じて選択する。
増幅器104は、アナログマルチプレクサ102により選択された一つのアナログ信号(AI+,AI−)を増幅する。
ADC 106は、増幅器104で増幅された一つのアナログ信号(AI+,AI−)をデジタル信号に変換する。
符号110は、絶縁部である。絶縁部110は、例えば、フォトカプラー(photo coupler)であり、ADC 106で変換されたデジタル信号を絶縁し、PLCの動作を制御するMPUのような制御部に伝送する。
このような状態で、アナログマルチプレクサ102は、外部から入力される複数のアナログ信号(AI1+,AI1−),(AI2+,AI2−),…,(AIN+,AIN−)のいずれか一つを、スイッチング制御信号に応じて選択する。
例えば、スイッチング制御信号は、PLCの動作を制御する制御部から入力されるもので、アナログマルチプレクサ102は、スイッチング制御信号に応じて複数のアナログ信号(AI1+,AI1−)、(AI2+,AI2−),…,(AIN+,AIN−)のいずれか一つを選択し、選択した一つのアナログ信号(AI+,AI−)を増幅器104へ出力する。
すると、増幅器104は、アナログマルチプレクサ102により選択されたアナログ信号(AI+,AI−)を増幅し、増幅器104で増幅されたアナログ信号(AI+,AI−)は、ADC 106でデジタル信号に変換される。
ADC 106で変換されたデジタル信号は、絶縁部110で絶縁されてからPLCの制御部へ出力される。
ここで、絶縁部110は、例えば、フォトカプラーから構成されるもので、ADC 106から出力されるデジタル信号は、フォトカプラーで絶縁されてからPLCの制御部に伝送される。
そこで、外部から入力されるアナログ信号(AI1+,AI1−),(AI2+,AI2−),…,(AIN+,AIN−)の電圧レベルが、アナログマルチプレクサ102、増幅器104及びADC 106と、絶縁部110とに供給される動作電圧(V+,V−)のレベルよりも高い場合にも、アナログマルチプレクサ102、増幅器104及びADC 106と、絶縁部110とが過電圧により損傷しないように保護する必要がある。
ここで、符号200は、アナログ入力回路である。アナログ入力回路200は、外部から入力される複数のアナログ信号(AI11+,AI11−),(AI12+,AI12−),…,(AI1N+,AI1N−)のいずれか一つを、スイッチング制御信号に応じて選択し、デジタル信号に変換する。そのため、アナログ入力回路200は、アナログマルチプレクサ202、増幅器204及びADC 206を含む。
アナログマルチプレクサ202は、外部から入力される複数のアナログ信号(AI11+,AI11−),(AI12+,AI12−),…,(AI1N+,AI1N−)のいずれか一つを、スイッチング制御信号に応じて選択する。
増幅器204は、アナログマルチプレクサ202により選択されたアナログ信号を増幅する。
ADC 206は、増幅器204で増幅されたアナログ信号を、デジタル信号に変換する。
符号210は、絶縁部である。絶縁部210は、例えば、フォトカプラーであり、ADC 206で変換されたデジタル信号を絶縁させて、PLCの動作を制御するMPUのような制御部に伝送する。
符号220は、安定化部である。安定化部220は、外部の動作電圧供給部(図示せず)から入力されるプラス動作電圧V+及びマイナス動作電圧V−が、アナログ入力回路200におけるアナログマルチプレクサ202、増幅器204及びADC 206と、絶縁部210のプラス電源端子及びマイナス電源端子にそれぞれ供給されるようにすると共に、外部から入力される複数のアナログ信号(AI11+,AI11−),(AI12+,AI12−),…,(AI1N+,AI1N−)の電圧レベルに従って、アナログ入力回路200におけるアナログマルチプレクサ202、増幅器204及びADC 206と、絶縁部210のプラス電源端子及びマイナス電源端子とに印加される動作電圧を可変させる。
安定化部220は、外部の動作電圧供給部(図示せず)から入力されるプラス動作電圧V+及びマイナス動作電圧V−を、アナログ入力回路200におけるアナログマルチプレクサ202、増幅器204及びADC 206と、絶縁部210のプラス電源端子及びマイナス電源端子にそれぞれ供給する、複数のダイオードD11,D21,…,DN1及びD13,D23,…,DN3と、外部から入力されるプラスアナログ信号AI11+,AI12+,…,AI1N+及びマイナスアナログ信号AI11−,AI12−,…,AI1N−を、アナログ入力回路200におけるアナログマルチプレクサ202、増幅器204及びADC 206と、絶縁部210のプラス電源端子及びマイナス電源端子にそれぞれ供給する複数のダイオードD12,D22,…,DN2及びD14,D24,…,DN4を含む。
このような構成を有する本発明の保護装置は、外部の動作電圧供給部から入力されるプラス動作電圧V+が、複数のダイオードD11,D21,…,DN1を通ってアナログ入力回路200のアナログマルチプレクサ202、増幅器204及びADC 206と、絶縁部210のプラス電源端子に印加される。
そして、外部の動作電圧供給部から入力されるマイナス動作電圧V−が、複数のダイオードD13,D23,…,DN3を通ってアナログ入力回路200におけるアナログマルチプレクサ202、増幅器204及びADC 206と、絶縁部210のマイナス電源端子とに印加される。
これにより、アナログ入力回路200におけるアナログマルチプレクサ202、増幅器204及びADC 206と、絶縁部210とには動作電圧(V+、V−)が印加され、正常に動作することとなる。
この時、複数のダイオードD11,D21,…,DN1を通過したプラス動作電圧V+は、ダイオードD12,D22,…,DN2により遮断されるから、複数のプラスアナログ信号AI11+,AI12+,…,AI1N+の入力には何らの影響も与えない。
同様に、複数のダイオードD13,D23,…,DN3を通過したマイナス動作電圧V−は、ダイオードD14,D24,…,DN4により遮断されるから、複数のマイナスアナログ信号AI11−,AI12−,…,AI1N−の入力には何らの影響も与えない。
すなわち、スイッチング制御信号は、PLCの動作を制御する制御部(図示せず)から入力されるものであり、アナログマルチプレクサ202は、スイッチング制御信号に応じて複数のアナログ信号(AI11+,AI11−),(AI12+,AI12−),…,(AI1N+,AI1N−)からいずれか一つを選択し、選択したアナログ信号を増幅器204に出力する。
すると、増幅器204は、アナログマルチプレクサ202により選択されたアナログ信号を増幅し、該増幅されたアナログ信号はADC 206でデジタル信号に変換される。
ADC 206で変換されたデジタル信号は、絶縁部210で絶縁されてからPLCの制御部(図示せず)に出力される。
特に、絶縁部210は、例えば、フォトカプラーから構成されるもので、ADC 206から出力されるデジタル信号がフォトカプラーにより絶縁されてPLCの制御部(図示せず)に伝送される。
同様に、複数のマイナスアナログ信号AI11−,AI12−,…,AI11N−の電圧レベルが、外部の動作電圧供給部(図示せず)から入力されるマイナス動作電圧V−のレベルよりも低い場合に、該当のマイナスアナログ信号AI11−,AI12−,…,AI1N−の電圧が該当のダイオードD13,D23,…,DN3を通ってアナログ入力回路200におけるアナログマルチプレクサ202、増幅器204及びADC 206と、絶縁部210のマイナス電源端子に印加されるので、アナログ入力回路200におけるアナログマルチプレクサ202、増幅器204及びADC 206と、絶縁部210に印加される動作電圧が該当のマイナスアナログ信号AI11−,AI12−,…,AI1N−の電圧レベルに下降して印加され、よって、アナログ入力回路200におけるアナログマルチプレクサ202、増幅器204及びADC 206と、絶縁部210が、入力されるマイナスアナログ信号AI11−,AI12−,…,AI1N−のマイナス過電圧により損傷することがない。
そのため、アナログ入力回路200におけるアナログマルチプレクサ202、増幅器204及びADC 206と、絶縁部210に供給される動作電圧は、入力されるアナログ信号AI11+,AI11−の電圧レベルに応じて調節され、よって、アナログ入力回路200におけるアナログマルチプレクサ202、増幅器204及びADC 206と、絶縁部210は、過電圧状態のアナログ信号AI11+,AI11−を安定して処理し、損傷から保護される。
202 アナログマルチプレクサ
204 増幅器
206 ADC
210 絶縁部
220 安定化部
D11〜DN1,D12〜DN2,D13〜DN3,D14〜DN4 ダイオード
AI11+,AI12+,…,AI1N+ プラスアナログ信号
AI11−,AI12−,…,AI1N− マイナスアナログ信号
Claims (8)
- 入力される複数のプラス/マイナスアナログ信号のいずれか一つをデジタル信号に変換し、絶縁するアナログ入力モジュールと、
前記複数のプラス/マイナスアナログ信号の電圧レベルが前記アナログ入力モジュールのプラス/マイナス動作電圧よりも大きい場合に、前記複数のプラス/マイナスアナログ信号の電圧を前記アナログ入力モジュールに供給する安定化部と、
を含む、アナログ入力モジュール保護装置。 - 前記安定化部は、
前記プラス動作電圧を前記アナログ入力モジュールのプラス電源端子に供給するための第1ダイオードと、
前記複数のプラスアナログ信号を前記アナログ入力モジュールのプラス電源端子にそれぞれ供給するための複数の第2ダイオードと、
前記マイナス動作電圧を前記アナログ入力モジュールのマイナス電源端子に供給するための第3ダイオードと、
前記複数のマイナスアナログ信号を前記アナログ入力モジュールのマイナス電源端子にそれぞれ供給するための複数の第4ダイオードと、
を含む、請求項1に記載のアナログ入力モジュール保護装置。 - 前記プラス/マイナス動作電圧は、
前記複数のプラス/マイナスアナログ信号に対してそれぞれ入力される、請求項1または2に記載のアナログ入力モジュール保護装置。 - 前記安定化部は、
前記プラス動作電圧を前記アナログ入力モジュールのプラス電源端子にそれぞれ供給するための複数の第5ダイオードと、
前記複数のプラスアナログ信号を前記アナログ入力モジュールのプラス電源端子にそれぞれ供給するための複数の第6ダイオードと、
前記マイナス動作電圧を前記アナログ入力モジュールのマイナス電源端子にそれぞれ供給するための複数の第7ダイオードと、
前記複数のマイナスアナログ信号を前記アナログ入力モジュールのマイナス電源端子にそれぞれ供給するための複数の第8ダイオードと、
を含む、請求項1に記載のアナログ入力モジュール保護装置。 - 前記アナログ入力モジュールは、
入力される複数のプラス/マイナスアナログ信号のいずれか一つをデジタル信号に変換するアナログ入力回路と、
前記アナログ入力回路で変換されたデジタル信号を絶縁する絶縁部と、
を含む、請求項1〜4のいずれか1項に記載のアナログ入力モジュール保護装置。 - 前記アナログ入力回路は、
入力される複数のプラス/マイナスアナログ信号のいずれか一つを選択するマルチプレクサと、
前記マルチプレクサにより選択されたプラス/マイナスアナログ信号を、デジタル信号に変換するADC(Analog to Digital Converter)と、
を含む、請求項5に記載のアナログ入力モジュール保護装置。 - 前記アナログ入力回路は、
前記マルチプレクサにより選択されたプラス/マイナスアナログ信号を増幅する増幅部をさらに含む、請求項6に記載のアナログ入力モジュール保護装置。 - 前記絶縁部は、フォトカプラー(photo coupler)である、請求項5に記載のアナログ入力モジュール保護装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100068893A KR101127341B1 (ko) | 2010-07-16 | 2010-07-16 | 아날로그 입력모듈의 과전압 보호장치 |
KR10-2010-0068893 | 2010-07-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012023732A true JP2012023732A (ja) | 2012-02-02 |
JP5108970B2 JP5108970B2 (ja) | 2012-12-26 |
Family
ID=45466478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011156620A Active JP5108970B2 (ja) | 2010-07-16 | 2011-07-15 | アナログ入力モジュール保護装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9036313B2 (ja) |
JP (1) | JP5108970B2 (ja) |
KR (1) | KR101127341B1 (ja) |
CN (1) | CN102340137B (ja) |
DE (1) | DE102011106789B4 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018079322A (ja) * | 2016-11-14 | 2018-05-24 | バイオセンス・ウエブスター・(イスラエル)・リミテッドBiosense Webster (Israel), Ltd. | スイッチングノイズ除去機能を有するasic |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101338674B1 (ko) * | 2012-08-10 | 2013-12-19 | 엘에스산전 주식회사 | 차동 입력단을 갖는 hart 아날로그 입력 모듈 |
KR101938220B1 (ko) * | 2014-01-27 | 2019-01-14 | 엘에스산전 주식회사 | 아날로그 전류 출력모듈 |
CN104852737A (zh) * | 2015-04-29 | 2015-08-19 | 苏州固基电子科技有限公司 | 一种4通道低失真模数转换驱动装置 |
US10162377B2 (en) | 2015-06-15 | 2018-12-25 | Micron Technology, Inc. | Apparatuses and methods for providing reference voltages |
US10168724B2 (en) | 2015-06-15 | 2019-01-01 | Micron Technology, Inc. | Apparatuses and methods for providing reference voltages |
US11129596B2 (en) * | 2016-10-06 | 2021-09-28 | General Electric Company | Systems and methods for ultrasound multiplexing |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04159802A (ja) * | 1990-10-23 | 1992-06-03 | Yokogawa Electric Corp | 入力保護回路 |
JPH05121967A (ja) * | 1991-10-29 | 1993-05-18 | Nec Corp | Fet低雑音増幅器 |
JPH10197588A (ja) * | 1997-01-07 | 1998-07-31 | Yaskawa Electric Corp | アナログ/デジタル変換モジュール |
JP2006340253A (ja) * | 2005-06-06 | 2006-12-14 | Fuji Electric Fa Components & Systems Co Ltd | アナログ入力の過電圧保護回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08149681A (ja) | 1994-11-24 | 1996-06-07 | Fuji Electric Co Ltd | デジタル形保護リレーのa/d変換部監視装置 |
JP4333777B2 (ja) | 2007-05-22 | 2009-09-16 | ソニー株式会社 | 充電装置 |
JP5469813B2 (ja) | 2008-01-29 | 2014-04-16 | 株式会社日立製作所 | 車両用電池システム |
KR100976328B1 (ko) | 2008-02-05 | 2010-08-16 | 엘에스산전 주식회사 | 피엘시의 아날로그 입력회로 |
CN102025137B (zh) | 2009-09-21 | 2013-08-21 | 群康科技(深圳)有限公司 | 静电放电保护电路及具有静电放电保护电路的电子装置 |
-
2010
- 2010-07-16 KR KR1020100068893A patent/KR101127341B1/ko active IP Right Grant
-
2011
- 2011-07-06 DE DE102011106789.6A patent/DE102011106789B4/de active Active
- 2011-07-07 US US13/178,341 patent/US9036313B2/en active Active
- 2011-07-15 CN CN201110206306.9A patent/CN102340137B/zh active Active
- 2011-07-15 JP JP2011156620A patent/JP5108970B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04159802A (ja) * | 1990-10-23 | 1992-06-03 | Yokogawa Electric Corp | 入力保護回路 |
JPH05121967A (ja) * | 1991-10-29 | 1993-05-18 | Nec Corp | Fet低雑音増幅器 |
JPH10197588A (ja) * | 1997-01-07 | 1998-07-31 | Yaskawa Electric Corp | アナログ/デジタル変換モジュール |
JP2006340253A (ja) * | 2005-06-06 | 2006-12-14 | Fuji Electric Fa Components & Systems Co Ltd | アナログ入力の過電圧保護回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018079322A (ja) * | 2016-11-14 | 2018-05-24 | バイオセンス・ウエブスター・(イスラエル)・リミテッドBiosense Webster (Israel), Ltd. | スイッチングノイズ除去機能を有するasic |
JP7058979B2 (ja) | 2016-11-14 | 2022-04-25 | バイオセンス・ウエブスター・(イスラエル)・リミテッド | スイッチングノイズを軽減する制御方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20120008184A (ko) | 2012-01-30 |
DE102011106789B4 (de) | 2019-09-05 |
CN102340137B (zh) | 2014-11-12 |
US9036313B2 (en) | 2015-05-19 |
JP5108970B2 (ja) | 2012-12-26 |
US20120013385A1 (en) | 2012-01-19 |
DE102011106789A1 (de) | 2012-02-02 |
KR101127341B1 (ko) | 2012-03-29 |
CN102340137A (zh) | 2012-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5108970B2 (ja) | アナログ入力モジュール保護装置 | |
WO2009094540A4 (en) | Simplified maximum power point control utilizing the pv array voltage at the maximum power point | |
GB2468239A (en) | Switch state controller with a sense current generated operating voltage | |
JP2012191320A (ja) | ゲート回路 | |
WO2012087618A3 (en) | Cold swap load adaptive power supply | |
WO2008132318A3 (fr) | Dispositif de filtrage actif pour une alimentation de puissance | |
JP2018510481A5 (ja) | ||
US20160322824A1 (en) | Power supply device for hvdc controller | |
US9671808B2 (en) | Circuit and method for controlling standyby power consumption | |
JP5931183B2 (ja) | 系統連系インバータ装置 | |
US20140028380A1 (en) | Preventing interference between microcontroller components | |
JP6455719B2 (ja) | 無停電電源システム | |
KR101319789B1 (ko) | 스위칭 장치 및 스위칭 장치의 오작동 방지방법 | |
WO2012025347A3 (de) | Regelschaltung für ein hilfsnetzteil und netzteilanordnung | |
JP6192054B2 (ja) | 電力変換装置、ゲート駆動回路および電力変換装置の異常検出方法 | |
JP2007151213A (ja) | 無停電電源装置 | |
WO2017064971A1 (ja) | 電子機器 | |
JP2008219547A (ja) | アンプの過電流保護装置 | |
JP5924545B2 (ja) | 絶縁型信号伝送装置 | |
JP6279991B2 (ja) | 発電装置、発電システム、および発電方法 | |
JP6719346B2 (ja) | 車両用電子装置 | |
JP2011066984A (ja) | 自励式電力変換装置及びそのゲートタイミング調整方法 | |
JP5036440B2 (ja) | 電源装置 | |
EP1566873A3 (de) | Sicherheits-Schaltungsverbund mit Ringkonzept für Steuergeräte der Leistungselektronik | |
KR100813200B1 (ko) | 정전압 발생회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120911 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121005 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5108970 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151012 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |