KR100976328B1 - 피엘시의 아날로그 입력회로 - Google Patents

피엘시의 아날로그 입력회로 Download PDF

Info

Publication number
KR100976328B1
KR100976328B1 KR1020080011854A KR20080011854A KR100976328B1 KR 100976328 B1 KR100976328 B1 KR 100976328B1 KR 1020080011854 A KR1020080011854 A KR 1020080011854A KR 20080011854 A KR20080011854 A KR 20080011854A KR 100976328 B1 KR100976328 B1 KR 100976328B1
Authority
KR
South Korea
Prior art keywords
signal
channel
channel terminal
converter
input circuit
Prior art date
Application number
KR1020080011854A
Other languages
English (en)
Other versions
KR20090085924A (ko
Inventor
권재일
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020080011854A priority Critical patent/KR100976328B1/ko
Publication of KR20090085924A publication Critical patent/KR20090085924A/ko
Application granted granted Critical
Publication of KR100976328B1 publication Critical patent/KR100976328B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054Input/output
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/11Plc I-O input output

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Analogue/Digital Conversion (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 피엘시의 아날로그 입력회로에 관한 것으로, 외부기기와 접속하기 위한 채널단자를 적어도 하나 이상 구비하는 채널 단자부와, 상기 채널 단자부에 구비되는 채널단자 수와 동일한 개수로 구성되고, 마이크로프로세서로부터 입력되는, 채널단자 간 간섭을 발생하지 않도록 공백시간을 갖는 제어 신호에 따라 선택된 채널단자의 신호를 전송하는 신호 전달부 및 상기 신호 전달부를 통해 입력되는 신호를 증폭하고, 증폭한 신호를 디지털 신호로 변환하여 상기 마이크로프로세서로 전달하는 신호 변환부를 포함한다.
Figure R1020080011854
아날로그 입력회로

Description

피엘시의 아날로그 입력회로{ANALOG INPUT CIRCUIT OF PLC}
본 발명은 피엘시의 아날로그 입력회로에 관한 것으로서, 더욱 상세하게는 외부기기로부터 입력되는 아날로그 신호를 디지털 신호로 변환하는 피엘시의 아날로그 입력회로에 관한 것이다.
일반적으로, 피엘시(PLC:Programmable Logic Controller)의 아날로그 입력회로는 각 채널을 통해 연결된 외부기기로부터 입력되는 전압 또는 전류에 대한 아날로그 신호를 디지털 신호로 변환하여 피엘시의 연산부로 전달하는 회로이다.
도 1은 종래 피엘시의 아날로그 입력회로의 구성을 보여주는 블럭도이다.
도 1을 살펴보면, 아날로그 입력회로(110)는 채널 단자부(120)와 신호 변환부(130)를 포함한다. 또한, 상기 아날로그 입력회로는 전원 공급장치(150)로부터 전원을 공급받는다.
채널 단자부(120)는 적어도 하나 이상의 채널단자(121, 122, 123)를 구비하고, 상기 각 채널단자(121, 122, 123)를 통해 외부기기(101, 102, 103)와 연결된다.
신호 변환부(130)는 상기 채널 단자부(120)의 각 채널단자(121, 122, 123)를 통해 입력되는 아날로그 신호를 디지털 신호로 변환하여 마이크로프로세서(160)로 전달하는 부로, 각 신호 변환부(131, 132, 133)는 증폭기(131-1, 132-1, 133-1)와 아날로그 디지털 변환부(131-2, 132-2, 133-2) 및 신호 전달부(131-3, 132-3, 133-3)를 포함한다.
여기서, 도면부호 131의 신호 변환부를 적용하여 각 구성을 설명하면, 증폭기(131-1)는 상기 채널 단자부(120)를 통해 입력되는 외부기기(101)의 아날로그 신호를 증폭하고, 아날로그 디지털 변환부(131-2)는 상기 증폭기(131-1)에서 증폭된 신호를 디지털 신호로 변환한다. 그리고, 신호 전달부(131-3)는 상기 아날로그 디지털 변환부(131-2)에서 디지털 신호로 변환된 신호를 마이크로프로세서(160)로 전달하는데, 상기 아날로그 디지털 변환부(131-2)에서 출력되는 신호와 마이크로프로세서(160)로 입력되는 신호를 전기적으로 절연하며 전달한다.
전원 공급장치(150)는 상기와 같이 구성되는 아날로그 입력회로의 동작전원을 공급하는 장치로, 전원부(151)의 DC 24V는 직류 직류 변환부를 통해 DC 5V로 변환되는데, 상기 직류 직류 변환부는 각 채널단자에 대응하는 신호 변환부에 동작전원을 공급하기 위해 상기 신호 변환부의 수만큼 구성된다. 이에 따라, 직류 직류 변환부1(152)에서 변환된 전압(DC 5V)이 상기 아날로그 입력회로의 신호 변환부1(131)로 공급되고, 직류 직류 변환부2(153)에서 변환된 전압이 신호 변환부2(132)로 공급되며, 직류 직류 변환부n(154)에서 변환된 전압이 신호 변환부n(133)으로 공급되는데, 상기 각 직류 직류 변환부(152, 153, 154)는 대응되는 각 신호 변환부(131, 132, 133)와 근접한 곳에 위치하여 전원을 공급함 바람직하다.
상기에서 설명한 바와 같이, 종래 아날로그 입력회로는 각 채널단자를 통해 입력되는 아날로그 신호 간에 간섭현상이 발생되는 것을 방지하기 위해 채널단자별로 신호를 변환하는 신호 변환부를 각각 구성하였다. 이에 따라, 채널단자별로 구성된 각 신호 변환부를 구동하기 위한 전원도 전원공급장치의 각 직류-직류 변환부를 통해 입력받았다.
예를 들어, 채널 단자부에 구비된 채널단자가 n개일 경우에, 신호 변환부도 각 채널단자에 대응하여 n개로 구성되며, 전원 공급장치의 직류-직류 변환부도 n개로 구성되었다. 즉, 채널단자의 수에 따라 신호 변환부 및 직류-직류 변환부의 수가 결정되었다.
이와 같이 종래 아날로그 입력회로는 각 채널단자별로 신호 변환을 위한 신호 변환부를 구성해야 하고, 그에 따라 각 신호 변환부를 구동시키기 위한 직류-직류 변환부를 필요로 하기 때문에 회로가 복잡해지고, 필요한 부품의 수가 많아져 소형화가 힘든 문제점이 있다. 즉, 채널단자의 수가 늘어날수록 회로 구성이 복잡해지고, 그로 인해 부품 수가 증가하기 때문에 제조 비용이 상승하는 문제점이 있다.
그러므로, 본 발명은 상기와 같은 문제를 해결하기 위해 채널단자의 개수에 상관없이 복수 개의 채널단자를 통해 입력되는 신호를 하나의 신호 변환부에서 변환할 수 있도록 하는 피엘시의 아날로그 입력회로를 제공한다.
이에 따라, 본 발명에 따른 피엘시의 아날로그 입력회로는, 외부기기와 접속하기 위한 채널단자를 적어도 하나 이상 구비하는 채널 단자부, 상기 채널 단자부에 구비되는 채널단자 수와 동일한 개수로 구성되고, 마이크로프로세서로부터 입력되는, 채널단자 간 간섭을 발생하지 않도록 공백시간을 갖는 제어 신호에 따라 선택된 채널단자의 신호를 전송하는 신호 전달부 및 상기 신호 전달부를 통해 입력되는 신호를 증폭하고, 증폭한 신호를 디지털 신호로 변환하여 상기 마이크로프로세서로 전달하는 신호 변환부를 포함하여 이루어진다.
그리고, 상기 신호 변환부는 상기 신호 전달부가 전달하는 신호를 증폭하는 증폭기, 상기 증폭기가 증폭한 신호를 디지털 신호로 변환하는 아날로그 디지털 변환부 및 포토 다이오드와 포토 트랜지스터로 구성되어 상기 아날로그 디지털 변환부에서 변환된 디지털 신호에 따라 상기 포토 다이오드가 발광하면, 상기 포토 트랜지스터가 온(on)되면서 상기 디지털 신호를 상기 마이크로프로세서로 전달하는 포토 커플러로 구성되는 것을 특징으로 한다.
또한, 상기 신호 전달부는 포토모스 릴레이인 것을 특징으로 한다.
삭제
본 발명에 따른 피엘시의 아날로그 입력회로에 따르면, 신호 전달부를 통해 채널단자 간에 간섭현상이 발생되지 않도록 하여 공통의 신호 변환부로 각 외부기기로부터 입력되는 신호를 디지털 신호로 변환할 수 있게 된다.
이에 따라, 종래처럼 채널단자별로 각 신호 변환부를 구성할 필요가 없어지므로 부품의 수가 줄어들어 저비용, 소형으로 제작가능하고, 회로의 구성이 간편해지게 된다.
또한, 공통의 신호 변환부로 구성됨으로써 아날로그 입력회로의 전원공급장치를 간편하게 구성할 수 있게 된다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하도록 하겠다.
다만, 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
도 2는 본 발명에 따른 피엘시의 아날로그 입력회로의 구성을 보여주는 블럭 도이다.
도 2를 참조하면, 아날로그 입력회로(210)는, 채널 단자부(220)와 신호 전달부(230) 및 신호 변환부(240)를 포함한다.
채널 단자부(220)는 적어도 하나 이상의 채널단자(221, 222, 223)를 구비하여 상기 각 채널단자(221, 222, 223)를 통해 적어도 하나 이상의 외부기기(201, 202, 203)와 연결된다.
신호 전달부(230)는 상기 채널 단자부(220)를 통해 외부기기(200)로부터 입력되는 신호를 입력되는 제어신호에 따라 신호 변환부(240)로 전달한다. 상기 신호 전달부(230)는 반도체 릴레이 중 포토모스 릴레이인 것을 특징으로 한다.
신호 변환부(240)는 상기 신호 전달부(230)가 전달하는 신호를 전달받아 증폭하고, 증폭한 신호를 디지털 신호로 변환하며, 디지털 신호로 변환된 신호를 제어부로 전달한다. 이를 위해, 신호 변환부(240)는 증폭기(241)와 아날로그 디지털 변환부(242) 및 포토커플러(243)로 구성된다.
상기와 같이 구성되는 본 발명에 따른 피엘시의 아날로그 입력회로는 신호 전달부를 통해 공통의 신호 변환부를 가지는 것을 특징으로 하므로, 상기 신호 전달부에 대해 도 3 및 도 4를 참조하여 좀더 상세히 설명하도록 하겠다.
도 3은 도 2의 신호 전달부의 상세 구성을 보여주는 도면이다.
신호 전달부(230)에 해당하는 포토모스 릴레이는 포토 다이오드와 포토 모스에프이티(MOSFET)로 구성되어 교류 또는 직류에 적용하여 사용할 수 있는 반도체 릴레이이다.
이에 따라, 상기 채널 단자부(220)를 통해 외부기기(200)로부터 입력되는 신호에 응답하여 포토모스 릴레이의 포토 다이오드가 발광하면, 포토 모스에프이티가 온 되면서 상기 신호를 신호 변환부(240)로 전달하게 되는데, 본 발명에서는 마이크로프로세서(260)에서 발생되는 제어신호에 따라 상기 포토 다이오드가 발광되고, 그에 따라 포토 모스에프이티가 온 되도록 구성된 것을 특징으로 한다.
이에 대해, 도 3을 참조하면, DC 5V 전원은 포토모스 릴레이의 제 1 포토 다이오드(231-1)의 캐소드에 연결되고, 상기 제 1 포토 다이오드(231-1)의 애노드와 제 2 포토 다이오드(231-3)의 캐소드가 연결되어 상기 제 1 포토 다이오드(231-1)와 제 2 포토 다이오드(231-3)가 직렬로 연결되며, 제 2 포토 다이오드(231-3)의 애노드와 마이크로프로세서(260)가 연결된다. 또한, 제 1 포토 다이오드(231-1)에 대응하는 제 1 포토 모스에프이티(231-2)와 제 2 포토 다이오드(231-3)에 대응하는 제 2 포토 모스에프이티(231-4)는 각각 채널단자(221)의 '-'단자(221-1)와 '+'단자(221-2)에 연결된다.
그래서, 마이크로프로세서(260)가 로우(low) 제어신호를 발생할 경우에 포토모스 릴레이의 제 1 포토 다이오드(231-1)와 제 2 포토 다이오드(231-3)가 발광되고, 제 1 포토 모스에프이티(231-2)와 제 2 포토 모스에프이티(231-4)가 온 되어 채널단자(221)의 '-'단자(221-1)와 '+'단자(221-2)를 통해 외부기기(211)의 아날로그 신호가 마이크로프로세서(260)로 전달된다. 한편, 마이크로프로세서(260)가 하하이(high) 제어신호를 발생할 경우에 포토모스 릴레이를 구동하도록 구성할 수도 있음은 자명한 사실이다.
여기서, 마이크로프로세서와 포토모스 릴레이의 관계를 도 4를 참조하여 좀더 상세히 살펴보도록 하겠다.
도 4는 도 2의 마이크로프로세서에서 발생하는 제어신호에 따라 포토모스 릴레이의 구동을 설명하기 위한 타이밍도이다. 마이크로프로세서(260)는 채널 단자부(220)에 구비된 채널단자 수에 따라 각 채널단자에 연결된 외부기기의 신호를 입력받기 위해 각 신호 전달부를 제어하는 제어신호를 발생한다.
도 2와 같이 채널단자가 n개이고, 신호 전달부를 온(on) 시키는 제어신호가 로우 제어신호이면, 마이크로프로세서(260)는 n개의 신호 전달부 각각을 제어하는 제어신호를 발생한다.
즉, 도 4에 도시된 바와 같이, 마이크로프로세서(260)는 채널단자1(221)에 대응하는 신호 전달부1(231)로 제어신호1을 발생하여 전달하고, 채널단자2(222)에 대응하는 신호 전달부2(232)로 제어신호2를 발생하여 전달하며, 채널단자n(223)에 대응하는 신호 전달부n(233)까지 제어신호n을 발생하여 전달하되, 각 채널단자에 대응하는 각 신호 전달부를 온 시키는 하이 제어신호 간에는 일정시간의 공백시간(Blank_Time)을 가지도록 제어신호를 발생하여 전달하는 것을 특징으로 한다.
그러면, 신호 전달부1(231)은 상기 마이크로프로세서(260)가 발생하는 제어신호1이 하이가 될 경우에 채널단자1(221)을 통해 입력되는 외부기기1(201)의 신호를 신호 변환부(240)로 전달하고, 신호 전달부2(232)는 제어신호2가 하이가 될 경 우에 채널단자2(222)를 통해 입력되는 외부기기2(202)의 신호를 신호 변환부(240)로 전달하며, 신호 전달부n(233)은 제어신호n이 하이가 될 경우에 채널단자n을 통해 입력되는 외부기기n(203)의 신호를 신호 변환부(240)로 전달한다.
한편, 전원 공급장치(250)는 전원부(251)의 DC 24V를 직류 직류 변환부(252)를 통해 DC 5V로 변환하여 상기 아날로그 입력회로(200)를 구동하는 동작전원으로 공급한다.
결국, 상기와 같이 구성되는 아날로그 입력회로는 신호 전달부를 통해 채널단자 간에 간섭현상을 발생하지 않으면서도 공통의 신호 변환부를 가져 외부기기로부터 입력되는 신호를 디지털 신호로 변환하여 마이크로프로세서로 전달할 수 있게 된다.
또한, 아날로그 입력회로가 공통의 신호 변환부로 구성됨으로써 아날로그 입력회로의 전원공급장치 또한 회로 구성이 간편해지는데, 하나의 직류-직류 변환부만으로 아날로그 입력회로를 구동시킬 전원을 공급할 수 있게 된다.
한편, 상기에서는 본 발명을 특정의 바람직한 실시 예에 관련하여 도시하고 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시 예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양하게 개조 및 변화될 수 있다는 것을 용이하게 알 수 있다. 그러므로 본 발명의 권리범위는 설명 된 실시 예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 종래 피엘시의 아날로그 입력회로의 구성을 보여주는 블럭도,
도 2는 본 발명에 따른 피엘시의 아날로그 입력회로의 구성을 보여주는 블럭도, 및
도 3은 도 2의 신호 전달부의 상세 구성을 보여주는 도면
도 4는 도 2의 마이크로프로세서에서 발생하는 제어신호에 따라 포토모스 릴레이의 구동을 설명하기 위한 타이밍도이다.
* 도면의 주요 부호에 대한 설명
201, 202, 203 : 외부기기 210 : 아날로그 입력회로
220 : 채널 단자부 230 : 신호 전달부
240 : 신호 변환부 250 : 전원 공급장치
260 : 마이크로프로세서

Claims (4)

  1. 외부기기와 접속하기 위한 채널단자를 적어도 하나 이상 구비하는 채널 단자부;
    상기 채널 단자부에 구비되는 채널단자 수와 동일한 개수로 구성되고, 마이크로프로세서로부터 입력되는, 채널단자 간 간섭을 발생하지 않도록 공백시간을 갖는 제어신호에 따라 선택된 채널단자의 신호를 전송하는 신호 전달부; 및
    상기 신호 전달부를 통해 입력되는 신호를 증폭하고, 증폭한 신호를 디지털 신호로 변환하여 상기 마이크로프로세서로 전달하는 신호 변환부;를 포함하여 이루어지는 피엘시의 아날로그 입력회로.
  2. 제 1항에 있어서,
    상기 신호 변환부는
    상기 신호 전달부가 전달하는 신호를 증폭하는 증폭기,
    상기 증폭기가 증폭한 신호를 디지털 신호로 변환하는 아날로그 디지털 변환부 및
    포토 다이오드와 포토 트랜지스터로 구성되어 상기 아날로그 디지털 변환부에서 변환된 디지털 신호에 따라 상기 포토 다이오드가 발광하면, 상기 포토 트랜지스터가 온(on)되면서 상기 디지털 신호를 상기 마이크로프로세서로 전달하는 포토 커플러로 구성되는 것을 특징으로 하는 피엘시의 아날로그 입력회로.
  3. 제 1항에 있어서,
    상기 신호 전달부는
    포토모스 릴레이인 것을 특징으로 하는 피엘시의 아날로그 입력회로.
  4. 삭제
KR1020080011854A 2008-02-05 2008-02-05 피엘시의 아날로그 입력회로 KR100976328B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080011854A KR100976328B1 (ko) 2008-02-05 2008-02-05 피엘시의 아날로그 입력회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080011854A KR100976328B1 (ko) 2008-02-05 2008-02-05 피엘시의 아날로그 입력회로

Publications (2)

Publication Number Publication Date
KR20090085924A KR20090085924A (ko) 2009-08-10
KR100976328B1 true KR100976328B1 (ko) 2010-08-16

Family

ID=41205734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080011854A KR100976328B1 (ko) 2008-02-05 2008-02-05 피엘시의 아날로그 입력회로

Country Status (1)

Country Link
KR (1) KR100976328B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127341B1 (ko) * 2010-07-16 2012-03-29 엘에스산전 주식회사 아날로그 입력모듈의 과전압 보호장치
CN108181875A (zh) * 2018-03-21 2018-06-19 恒进感应科技(十堰)股份有限公司 一种用于感应热处理设备数据管理与控制装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000056025A (ko) * 1999-02-12 2000-09-15 이종수 피엘씨 시스템의 아날로그 입력 회로 및 그의 제어 방법
JP2002237228A (ja) * 2001-02-07 2002-08-23 Nissin Electric Co Ltd 接点入力回路の自己診断回路
KR20040092943A (ko) * 2003-04-30 2004-11-04 현대중공업 주식회사 연료전지 및 전기자동차용 축전지의 전압검출 시스템 및전압검출방법
JP2005141719A (ja) 2003-10-16 2005-06-02 Nippon Reliance Kk 制御機器の入力回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000056025A (ko) * 1999-02-12 2000-09-15 이종수 피엘씨 시스템의 아날로그 입력 회로 및 그의 제어 방법
JP2002237228A (ja) * 2001-02-07 2002-08-23 Nissin Electric Co Ltd 接点入力回路の自己診断回路
KR20040092943A (ko) * 2003-04-30 2004-11-04 현대중공업 주식회사 연료전지 및 전기자동차용 축전지의 전압검출 시스템 및전압검출방법
JP2005141719A (ja) 2003-10-16 2005-06-02 Nippon Reliance Kk 制御機器の入力回路

Also Published As

Publication number Publication date
KR20090085924A (ko) 2009-08-10

Similar Documents

Publication Publication Date Title
CN102548127B (zh) 多通道led驱动器
US20080309300A1 (en) Digital current share bus interface
KR102062566B1 (ko) Led 발광 장치 및 그 구동 방법
JP2020510340A5 (ko)
JP2013065970A5 (ko)
KR100976328B1 (ko) 피엘시의 아날로그 입력회로
US20160134269A1 (en) I/o module
US9813162B2 (en) Optical transmission circuit, optical transmission device, and optical transmission system
TWI454182B (zh) 發光二極體驅動器之離線控制電路
US10506917B2 (en) Endoscope and endoscope system with transmission buffer
WO2018088005A1 (ja) 撮像素子および内視鏡
CN114363539A (zh) 模数转换器,图像传感器及其操作方法
US20160119528A1 (en) Imaging device, endoscope, endoscope system, and method for driving imaging device
US9693002B2 (en) Image sensor, imaging device, endoscope, and endoscope system
JP2015173738A (ja) 内視鏡
EP3041133A1 (en) Power amplification device and control method for power amplification device
US20210029793A1 (en) Universal adapter for lighting system for indoor grow application
US20170064236A1 (en) Analog to digital converting device for converting image signal
KR20220114319A (ko) 이미지 센서 및 아날로그-디지털 변환기
KR20180076467A (ko) 화소센싱장치 및 패널구동장치
JP2005204733A5 (ko)
JP2006311062A (ja) 出力回路
US10516844B2 (en) Image capturing device and image capturing method
JP6253551B2 (ja) 撮像素子、撮像装置、内視鏡および内視鏡システム
US20210083467A1 (en) Semiconductor circuit and semiconductor system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130515

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140620

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150702

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 10