JPH08149681A - デジタル形保護リレーのａ／ｄ変換部監視装置 - Google Patents

Abstract

(57)【要約】 【目的】デジタル形保護リレーのＡ／Ｄ変換部６の異常
検出機能を高め、異常動作を防ぐ。 【構成】マルチプレクサ１０は全入力ｎ点分を順次選択
しＡ／Ｄ変換器１１に与える動作を定サンプリング周期
毎に繰返す。入力点＃１〜＃（ｎ−１）には交流入力が
アナログフィルタ８，サンプルホールド回路９を介し入
力され、入力点＃ｎには正，負の基準電圧源１４，１６
が前記定サンプリング周期で交互に切換わるスイッチ１
７を介し入力される。変換器１１の変換データはバッフ
ァメモリ１２に一時蓄えられ、前記定サンプリング周期
毎に全入力点分演算部７に読込まれる。演算部７は変換
器１１の正，負の変換機能や精度、全入力点分のＡ／Ｄ
変換途中の自身の異常読込みを監視でき、異常時警報を
出す。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電力系統の保護・制御
を行うデジタル形保護リレーにおいて、系統の交流入力
量（電流・電圧）をデジタル量に変換（量子化）するＡ
／Ｄ（アナログ／デジタル）変換部の監視装置に関す
る。なお、以下各図において同一の符号は同一もしくは
相当部分を示す。

【０００２】

【従来の技術】図４はこのデジタル形保護リレーの基本
的な構成を示したもので、図において０１は系統電源、
１は系統を構成する送電線や変圧器等の保護対象、０２
は保護対象１を系統電源０１から切離すための遮断器、
２は系統に接続された計器用変圧器（ＰＴとも略記す
る）、３は同じく変流器（ＣＴとも略記する）、４はデ
ジタル形保護リレー、５，６及び７は夫々デジタル形保
護リレー４の内部に収納された補助入力変成器，Ａ／Ｄ
変換部及びＣＰＵなどからなる演算部である。

【０００３】デジタル形保護リレー４は、ＰＴ２，ＣＴ
３，補助入力変成器５を介しＡ／Ｄ変換部６にて電力系
統の電圧信号及び電流信号を一定周期で同期してサンプ
リングし、このサンプリングアナログ値を量子化した電
流量及び電圧量を利用して演算部７にて電力系統の故障
発生等を検出し、遮断器０２にトリップ信号７ａを与え
て系統電源０１から保護対象１を切離し、系統や各種の
機器を保護する。

【０００４】図５はデジタル形保護リレー４のＡ／Ｄ変
換部６の従来の基本的な構成を示したもので、同図にお
いて８は複数の交流入力信号（アナログ量）０３の各々
に対して設けられた、折り返し誤差除去用のアナログ・
フィルタ、９は個々のアナログ量０３を所定のサンプリ
ング同期で同期してサンプリングし、一定時間ホールド
するサンプルホールド回路（ＳＨとも略記する）、１０
は＃１〜＃ｎのチャンネル別に入力したＡ／Ｄ変換すべ
きアナログ量をこのホールド期間中に順番に１つづつ選
択するマルチプレクサ、１１は当該のサンプリング周期
内にマルチプレクサ１０が選択したアナログ量０３を順
番にデジタル量に変換（量子化）するＡ／Ｄ変換器、１
２は量子化されたデジタル量を一時格納するバッファメ
モリ、１３はサンプルホールド回路９，マルチプレクサ
１０，Ａ／Ｄ変換器１１など変換部全体のコントロール
を行う制御回路部である。

【０００５】上記構成のＡ／Ｄ変換部６において、Ａ／
Ｄ変換器１１の精度を監視するために、マルチプレクサ
１０の＃１チャンネルに正の直流基準電圧源１４を設
け、毎サンプリング時にこの基準電圧の変換値を監視し
て異常の有無を監視している。このためこの例では交流
入力信号０３はマルチプレクサの＃２〜＃ｎチャンネル
に入力され、この交流入力の点数は、マルチプレクサ１
０の全入力点数ｎより１点少ない（ｎ−１）点となる。
また、演算部７はサンプリング毎にマルチプレクサ１０
の全入力点数分のＡ／Ｄ変換処理が全て終了した時点
で、変換されたデジタル量をバッファメモリ１２から一
括して読込む。

【０００６】

【発明が解決しようとする課題】図６はＡ／Ｄ変換器１
１の不良モードの例の説明図である。ここでは不良モー
ドとしてＡ／Ｄ変換器１１が出力するデジタル変換デー
タ１５の正負極性を示す最上位ビット（ＭＳＢ：サイン
ビット）がアナログ量の極性に関係無く固定されてしま
う場合について考える。（なお、サインビットはＡ／Ｄ
変換器１１が正常であればデータが正の時“０”，負の
時“１”となる。）このような場合、正極性の監視用直
流基準電圧源１４のみではサインビットが“０”に固定
されてしまう不良についての監視ができない。これを監
視できるようにするには、図７のＡ／Ｄ変換部６に示す
ように負極性の基準電圧源１６を別に用意して変換・監
視する必要がある。この場合、マルチプレクサ１０が＃
２チャンネルの負極性基準電圧源１６を選択してＡ／Ｄ
変換器１１に入力したとき、そのデジタル変換データ１
５のサインビット“１”（負）であるべきところが、
“０”のままであることから異常と判断することができ
る。しかしこの負極性基準電圧源１６の入力のために、
マルチプレクサ１０の入力点数を１つ割り当てると、保
護リレーとしての交流入力点数が１点削減され（ｎ−
２）点となる問題がある。

【０００７】図８は演算部７のバッファメモリ１２に対
する異常読込みの例を示すタイムチャートである。同図
において、（Ａ）はＡ／Ｄ変換器１１の変換のタイミン
グを示し、ＴＳは各サンプルホールド回路９が同期して
交流入力信号０３をサンプリングする周期である。同図
（Ｂ）はマルチプレクサ１０の＃１〜＃ｎチャンネルの
入力選択のタイミングを示す。サンプルホールド回路９
は少なくともマルチプレクサ１０によるその入力の選択
と、これに続くＡ／Ｄ変換器１１の変換処理が終了する
までそのサンプリング値を保持する。同図（Ｃ）は演算
部７がバッファメモリ１２内に一時格納されたデジタル
変換データ（デジタル量）を読込むタイミングを示す。

【０００８】この図８のＢ時点に示すようにＡ／Ｄ変換
器１１がマルチプレクサ１０の＃１〜＃ｎチャンネルの
全入力を変換する途中で、演算部７が変換デジタル量を
バッファメモリ１２から読込んだ場合、Ａ／Ｄ変換途中
であることから、演算部７の読込み処理が起動された時
点以降（図の場合、マルチプレクサ入力の＃３チャンネ
ル以降）のデジタル量はバッファメモリ１２に保存され
ていた前サンプリング時（Ａ時点）のデータであるが、
その判別ができない。そしてこのデータを使用して演算
部７が保護リレー処理等を行うと、最悪の場合、リレー
が不要動作を起こす恐れがある。これを防ぐためには、
Ａ／Ｄ変換途中での読込み処理ができないような策を講
ずる必要がある。

【０００９】本発明は上記問題点を解決するためになさ
れたもので、その目的とするところは、交流入力点数を
削減させることなく簡単な回路でＡ／Ｄ変換器１１の監
視をより高度化し、さらにはＡ／Ｄ変換途中でのデジタ
ル変換データの読込みに対するリレーの不要動作を防止
できるようにしたデジタル形保護リレーのＡ／Ｄ変換部
監視装置を提供することにある。

【００１０】

【課題を解決するための手段】前記の課題を解決するた
めに、請求項１のＡ／Ｄ変換部監視装置は、共通の所定
のサンプリング周期（ＴＳなど）で、かつ同期しながら
複数の（＃１〜＃（ｎ−１）チャンネルなどの）交流入
力信号（０３など）を夫々個別にサンプリングして保持
するサンプルホールド回路（９など）、前記の各サンプ
ルホールド回路の保持するアナログ値を各当該のサンプ
リング周期内に順番に選択して取出すマルチプレクサ
（１０など）、同じく各当該のサンプリング周期内にこ
のマルチプレクサによって選択されたアナログ値を、順
番にデジタルデータに変換し、バッファメモリ（１２な
ど）に格納するＡ／Ｄ変換器（１１など）、このＡ／Ｄ
変換器によって各当該のサンプリング周期内に変換され
た全てのデジタルデータを前記バッファメモリから一括
して読込む演算手段（演算部７など）を備えたデジタル
形保護リレーにおいて、直流の正の基準電圧源（１４な
ど）と、直流の負の基準電圧源（１６など）と、前記サ
ンプリング周期でこの２つの基準電圧源の一方を交互に
選択して入力する交互切換スイッチ（１７など）とを備
え、前記マルチプレクサが各当該のサンプリング周期内
で、前記の全ての交流入力信号のサンプリングアナログ
値を選択したのち、前記交互切換スイッチを介しその入
力する基準電圧源を（＃ｎチャンネルなどで）選択する
ようにする。

【００１１】また、請求項２のＡ／Ｄ変換部監視装置で
は、請求項１に記載のＡ／Ｄ変換部監視装置において、
前記演算手段は前記２つの基準電圧源のデジタルデータ
を監視し、前記Ａ／Ｄ変換器の精度や変換の異常、ある
いは自身の読込みの異常を検出したときはその旨を示す
警報を出力するようにする。

【００１２】

【作用】請求項１に関わる第１の発明では、Ａ／Ｄ変換
器１１の精度監視用として正負の直流基準電圧源を設
け、これをサンプリング周期毎の交流入力信号０３のＡ
／Ｄ変換処理終了後に、かつこのサンプリング周期で正
負の直流基準電圧源の一方を交互に切換えてＡ／Ｄ変換
器に入力する。

【００１３】また、請求項２に関わる第２の発明では、
第１の発明を適用して毎サンプリング時の基準電圧のデ
ジタル変換値を監視し、Ａ／Ｄ変換器１１の精度不良あ
るいは正負交互に切換わっていない状態を検出した場合
には異常と検出する機能を設ける。

【００１４】

【実施例】図１は本発明の一実施例としてのＡ／Ｄ変換
部６の構成図で、この図は図４に対応している。図１に
おいては、マルチプレクサ１０の＃ｎチャンネルの入力
端子に制御回路部１３によって切換制御される交互切換
スイッチ１７を介し、正極性基準電圧源１４と負極性基
準電圧源１６が交互に入力されるよう構成されている。
また、交流入力信号（アナログ量）０３はマルチプレク
サの＃１〜＃（ｎ−１）の各チャンネルの入力端子に入
力され、従って交流入力アナログ量の入力点数は（ｎ−
１）点である。

【００１５】図２は図１の要部動作を示すタイムチャー
トで、図２（Ａ）はＡ／Ｄ変換器１１の変換処理のタイ
ミングを示し、同図（Ｂ）はマルチプレクサ１０の入力
選択のタイミングを示す。次に図２を用いて図１の動作
を説明する。図２のＡ時点でのサンプリングの際は、監
視用基準電圧の交互切換スイッチ１７の（ａ）側が閉、
（ｂ）側が開となり、マルチプレクサ１０の入力選択に
よって、＃１チャンネルから順次＃（ｎ−１）チャンネ
ルまでの交流入力信号０３のサンプリング値が選択さ
れ、最後に＃ｎチャンネルの正極性基準電圧源１４が選
択されて、逐次Ａ／Ｄ変換器１１によりデジタル変換デ
ータに変換される。Ａ／Ｄ変換器１１が正常であれば、
この時の正極性基準電圧源１４のデジタル変換データの
サインビットは“０”である。

【００１６】次にＢ時点（次回）でのサンプリングの際
は、交互切換スイッチ１７の（ａ）側が開、（ｂ）側が
閉となり、マルチプレクサ１０の＃１〜＃（ｎ−１）チ
ャンネルの交流入力信号０３の選択後の＃ｎチャンネル
の入力選択では負極性基準電圧源１６が選択される。従
ってＡ／Ｄ変換器１１が正常であれば、負極性基準電圧
源１６のデジタル変換データのサインビットは“１”と
なる。

【００１７】一方、演算部７では各サンプリング時点の
基準電圧源１４，１６のデジタル量を比較し、＃ｎチャ
ンネルの変換デジタルデータのサインビットがサンプリ
ング周期ＴＳ毎に“０”←→“１”で交互反転していれ
ば正常であると判断するが、サインビットが交互反転せ
ず“０”に固定されている場合はＡ／Ｄ変換器１１の不
良であると判断する。

【００１８】本発明ではスイッチ１７が追加となるが、
このスイッチ１７の不良についてはＡ／Ｄ変換器１１の
不良検出で発見できるため、スイッチの不良監視を行う
ための回路を追加する必要はない。また、このスイッチ
１７によって正，負極性の基準電圧源１４，１６を交互
に切換えるためにマルチプレクサ１０への入力点数は１
点でよく、交流入力点数を削減させる必要もない。

【００１９】次に、図３はマルチプレクサ１０の全チャ
ンネルの入力をＡ／Ｄ変換する途中で、演算部７が変換
されたデジタル量をバッファメモリ１２から読込んだ場
合についての処理を示すものである。同図において
（Ａ）はＡ／Ｄ変換器１１の変換処理、（Ｂ）はマルチ
プレクサ１０の入力選択の夫々のタイミングを示し、こ
の図（Ａ），（Ｂ）は図２と同じものである。次に
（Ｃ）は演算部７の正常なタイミングでの読込処理
（（１）とする）、（Ｄ）は演算部７の異常なタイミン
グでの読込処理（（２）とする）、の夫々のタイミング
を示す。

【００２０】即ち、図３中、Ａ時点でのサンプリング時
には、監視用基準電圧源１４，１６の交互切換スイッチ
１７の（ａ）側が閉、（ｂ）側が開となり、マルチプレ
クサ１０の＃ｎチャンネルの入力選択では正（＋）の基
準電圧源１４が選択されＡ／Ｄ変換される。このときの
Ａ／Ｄ変換データのサインビットはＡ／Ｄ変換器１１が
正常であれば“０”である（図３（Ｂ））。

【００２１】Ｂ時点（次回）でのサンプリング時では、
スイッチ１７の（ａ）側が開、（ｂ）側が閉となり、マ
ルチプレクサ１０の＃ｎチャンネルの入力選択では負
（−）の基準電圧源１６が選択されＡ／Ｄ変換される。
Ａ／Ｄ変換器１１が正常であればこのときのＡ／Ｄ変換
データのサインビットは“１”となる（図３（Ｂ））。
演算部７はマルチプレクサ１０が＃１〜＃ｎの全チャン
ネルの入力選択に伴うＡ／Ｄ変換器１１の変換処理が終
わるたびに、つまりサンプリング周期ＴＳで前述のよう
に、バッファメモリ１２からその回の全チャンネル分の
デジタル変換データを読込むが、このサンプリング周期
ＴＳ毎に読込まれる＃ｎチャンネルのデジタル変換デー
タのサインビットが“０”→←“１”と交互に変化すれ
ば正常と判断する（図３（Ｃ））。

【００２２】しかしこのＢ時点での全チャンネル分のデ
ータ変換途中で演算部７がバッファメモリ１２のデジタ
ル変換データを読込み処理した場合、負側の基準電圧１
６（一番最後に変換される）はデジタル量に変換されて
おらず、＃ｎチャンネルの基準電圧として読込んだデジ
タル変換データは前回、即ちＡ時点と同じ正の基準電圧
源１４のデジタル変換データとなる。そこで演算部７側
ではサインビットが交互反転しないため異常データであ
ると認識し、Ｂ時点で読込んだデータを以降の処理に使
用しないようにする（図３（Ｄ））。このようにして異
常なデータを使用したデジタル形保護リレーの不要動作
を防止することができる。

【００２３】

【発明の効果】第１発明によれば、所定のサンプリング
周期ＴＳ毎に複数のチャンネル別の交流入力信号０３を
順番に選択してＡ／Ｄ変換器１１に入力するマルチプレ
クサ１０の、全交流入力信号の選択後に、前記サンプリ
ング周期で切換わる交互切換スイッチ１７を介して正極
性基準電圧源１４，負極性基準電圧源１６の一方を交互
に入力しマルチプレクサ１０に選択させるようにしたの
で、簡単なハード（交互切換スイッチ）の追加でＡ／Ｄ
変換器の監視を高度化することができ、交流入力点数を
削減させる必要もない。

【００２４】また、第２発明によれば、Ａ／Ｄ変換器１
１の出力するデジタル変換データを一時的に蓄えるバッ
ファメモリ１２から、各当該のサンプリング周期内でマ
ルチプレクサ１０の全チャンネル分のデジタル変換デー
タを一括して読込む演算部７が基準電圧源１４又は１６
のデジタル変換データのサインビット等に異常を検出し
たとき警報を出力するようにしたので、Ａ／Ｄ変換器１
１の監視はもちろんのこと全チャンネル分の変換処理途
中での演算部７の読込み処理起動も認識することがで
き、異常データによるリレーの不要動作を防止すること
ができる。

【図面の簡単な説明】

【図１】本発明の一実施例としてのデジタル形保護リレ
ーのＡ／Ｄ変換部の構成を示すブロック図

【図２】図１の動作説明用のタイムチャート

【図３】本発明のデジタル形保護リレーの演算部の監視
動作説明用のタイムチャート

【図４】デジタル形保護リレーの基本的構成を示すブロ
ック図

【図５】図１に対応する従来のブロック図

【図６】Ａ／Ｄ変換器の不良モード例の説明図

【図７】図６の異常を検出可能な図５の改善構成例を示
すブロック図

【図８】図７で検出不能な異常動作の説明用のタイムチ
ャート

【符号の説明】

０１ 系統電源 ０２ 遮断器 ０３ 交流入力信号 １ 保護対象 ２ 計器用変圧器（ＰＴ） ３ 計器用変流器（ＣＴ） ４ デジタル形保護リレー ５ 補助入力変成器 ６ Ａ／Ｄ変換部 ７ 演算部（ＣＰＵ） ８ アナログフィルタ ９ サンプルホールド回路（ＳＨ） １０ マルチプレクサ １１ Ａ／Ｄ変換器 １２ バッファメモリ １３ 制御回路部 １４ 正極性基準電圧源 １５ デジタル変換データ １６ 負極性基準電圧源 １７ 交互切換スイッチ ＴＳ サンプリング周期

Claims (2)

【特許請求の範囲】
1. 【請求項１】共通の所定のサンプリング周期で、かつ同
   期しながら複数の交流入力信号を夫々個別にサンプリン
   グして保持するサンプルホールド回路、 前記の各サンプルホールド回路の保持するアナログ値を
   各当該のサンプリング周期内に順番に選択して取出すマ
   ルチプレクサ、 同じく各当該のサンプリング周期内にこのマルチプレク
   サによって選択されたアナログ値を、順番にデジタルデ
   ータに変換し、バッファメモリに格納するＡ／Ｄ変換
   器、 このＡ／Ｄ変換器によって各当該のサンプリング周期内
   に変換された全てのデジタルデータを前記バッファメモ
   リから一括して読込む演算手段を備えたデジタル形保護
   リレーにおいて、 直流の正の基準電圧源と、 直流の負の基準電圧源と、 前記サンプリング周期でこの２つの基準電圧源の一方を
   交互に選択して入力する交互切換スイッチとを備え、 前記マルチプレクサが各当該のサンプリング周期内で、
   前記の全ての交流入力信号のサンプリングアナログ値を
   選択したのち、前記交互切換スイッチを介しその入力す
   る基準電圧源を選択するようにしたことを特徴とするデ
   ジタル形保護リレーのＡ／Ｄ変換部監視装置。
2. 【請求項２】請求項１に記載のＡ／Ｄ変換部監視装置に
   おいて、 前記演算手段は前記２つの基準電圧源のデジタルデータ
   を監視し、前記Ａ／Ｄ変換器の精度や変換の異常、ある
   いは自身の読込みの異常を検出したときはその旨を示す
   警報を出力するようにしたことを特徴とするデジタル形
   保護リレーのＡ／Ｄ変換部監視装置。