JPH08149681A - デジタル形保護リレーのa/d変換部監視装置 - Google Patents
デジタル形保護リレーのa/d変換部監視装置Info
- Publication number
- JPH08149681A JPH08149681A JP6289366A JP28936694A JPH08149681A JP H08149681 A JPH08149681 A JP H08149681A JP 6289366 A JP6289366 A JP 6289366A JP 28936694 A JP28936694 A JP 28936694A JP H08149681 A JPH08149681 A JP H08149681A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- reference voltage
- input
- multiplexer
- sampling period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】デジタル形保護リレーのA/D変換部6の異常
検出機能を高め、異常動作を防ぐ。 【構成】マルチプレクサ10は全入力n点分を順次選択
しA/D変換器11に与える動作を定サンプリング周期
毎に繰返す。入力点#1〜#(n−1)には交流入力が
アナログフィルタ8,サンプルホールド回路9を介し入
力され、入力点#nには正,負の基準電圧源14,16
が前記定サンプリング周期で交互に切換わるスイッチ1
7を介し入力される。変換器11の変換データはバッフ
ァメモリ12に一時蓄えられ、前記定サンプリング周期
毎に全入力点分演算部7に読込まれる。演算部7は変換
器11の正,負の変換機能や精度、全入力点分のA/D
変換途中の自身の異常読込みを監視でき、異常時警報を
出す。
検出機能を高め、異常動作を防ぐ。 【構成】マルチプレクサ10は全入力n点分を順次選択
しA/D変換器11に与える動作を定サンプリング周期
毎に繰返す。入力点#1〜#(n−1)には交流入力が
アナログフィルタ8,サンプルホールド回路9を介し入
力され、入力点#nには正,負の基準電圧源14,16
が前記定サンプリング周期で交互に切換わるスイッチ1
7を介し入力される。変換器11の変換データはバッフ
ァメモリ12に一時蓄えられ、前記定サンプリング周期
毎に全入力点分演算部7に読込まれる。演算部7は変換
器11の正,負の変換機能や精度、全入力点分のA/D
変換途中の自身の異常読込みを監視でき、異常時警報を
出す。
Description
【0001】
【産業上の利用分野】本発明は、電力系統の保護・制御
を行うデジタル形保護リレーにおいて、系統の交流入力
量(電流・電圧)をデジタル量に変換(量子化)するA
/D(アナログ/デジタル)変換部の監視装置に関す
る。なお、以下各図において同一の符号は同一もしくは
相当部分を示す。
を行うデジタル形保護リレーにおいて、系統の交流入力
量(電流・電圧)をデジタル量に変換(量子化)するA
/D(アナログ/デジタル)変換部の監視装置に関す
る。なお、以下各図において同一の符号は同一もしくは
相当部分を示す。
【0002】
【従来の技術】図4はこのデジタル形保護リレーの基本
的な構成を示したもので、図において01は系統電源、
1は系統を構成する送電線や変圧器等の保護対象、02
は保護対象1を系統電源01から切離すための遮断器、
2は系統に接続された計器用変圧器(PTとも略記す
る)、3は同じく変流器(CTとも略記する)、4はデ
ジタル形保護リレー、5,6及び7は夫々デジタル形保
護リレー4の内部に収納された補助入力変成器,A/D
変換部及びCPUなどからなる演算部である。
的な構成を示したもので、図において01は系統電源、
1は系統を構成する送電線や変圧器等の保護対象、02
は保護対象1を系統電源01から切離すための遮断器、
2は系統に接続された計器用変圧器(PTとも略記す
る)、3は同じく変流器(CTとも略記する)、4はデ
ジタル形保護リレー、5,6及び7は夫々デジタル形保
護リレー4の内部に収納された補助入力変成器,A/D
変換部及びCPUなどからなる演算部である。
【0003】デジタル形保護リレー4は、PT2,CT
3,補助入力変成器5を介しA/D変換部6にて電力系
統の電圧信号及び電流信号を一定周期で同期してサンプ
リングし、このサンプリングアナログ値を量子化した電
流量及び電圧量を利用して演算部7にて電力系統の故障
発生等を検出し、遮断器02にトリップ信号7aを与え
て系統電源01から保護対象1を切離し、系統や各種の
機器を保護する。
3,補助入力変成器5を介しA/D変換部6にて電力系
統の電圧信号及び電流信号を一定周期で同期してサンプ
リングし、このサンプリングアナログ値を量子化した電
流量及び電圧量を利用して演算部7にて電力系統の故障
発生等を検出し、遮断器02にトリップ信号7aを与え
て系統電源01から保護対象1を切離し、系統や各種の
機器を保護する。
【0004】図5はデジタル形保護リレー4のA/D変
換部6の従来の基本的な構成を示したもので、同図にお
いて8は複数の交流入力信号(アナログ量)03の各々
に対して設けられた、折り返し誤差除去用のアナログ・
フィルタ、9は個々のアナログ量03を所定のサンプリ
ング同期で同期してサンプリングし、一定時間ホールド
するサンプルホールド回路(SHとも略記する)、10
は#1〜#nのチャンネル別に入力したA/D変換すべ
きアナログ量をこのホールド期間中に順番に1つづつ選
択するマルチプレクサ、11は当該のサンプリング周期
内にマルチプレクサ10が選択したアナログ量03を順
番にデジタル量に変換(量子化)するA/D変換器、1
2は量子化されたデジタル量を一時格納するバッファメ
モリ、13はサンプルホールド回路9,マルチプレクサ
10,A/D変換器11など変換部全体のコントロール
を行う制御回路部である。
換部6の従来の基本的な構成を示したもので、同図にお
いて8は複数の交流入力信号(アナログ量)03の各々
に対して設けられた、折り返し誤差除去用のアナログ・
フィルタ、9は個々のアナログ量03を所定のサンプリ
ング同期で同期してサンプリングし、一定時間ホールド
するサンプルホールド回路(SHとも略記する)、10
は#1〜#nのチャンネル別に入力したA/D変換すべ
きアナログ量をこのホールド期間中に順番に1つづつ選
択するマルチプレクサ、11は当該のサンプリング周期
内にマルチプレクサ10が選択したアナログ量03を順
番にデジタル量に変換(量子化)するA/D変換器、1
2は量子化されたデジタル量を一時格納するバッファメ
モリ、13はサンプルホールド回路9,マルチプレクサ
10,A/D変換器11など変換部全体のコントロール
を行う制御回路部である。
【0005】上記構成のA/D変換部6において、A/
D変換器11の精度を監視するために、マルチプレクサ
10の#1チャンネルに正の直流基準電圧源14を設
け、毎サンプリング時にこの基準電圧の変換値を監視し
て異常の有無を監視している。このためこの例では交流
入力信号03はマルチプレクサの#2〜#nチャンネル
に入力され、この交流入力の点数は、マルチプレクサ1
0の全入力点数nより1点少ない(n−1)点となる。
また、演算部7はサンプリング毎にマルチプレクサ10
の全入力点数分のA/D変換処理が全て終了した時点
で、変換されたデジタル量をバッファメモリ12から一
括して読込む。
D変換器11の精度を監視するために、マルチプレクサ
10の#1チャンネルに正の直流基準電圧源14を設
け、毎サンプリング時にこの基準電圧の変換値を監視し
て異常の有無を監視している。このためこの例では交流
入力信号03はマルチプレクサの#2〜#nチャンネル
に入力され、この交流入力の点数は、マルチプレクサ1
0の全入力点数nより1点少ない(n−1)点となる。
また、演算部7はサンプリング毎にマルチプレクサ10
の全入力点数分のA/D変換処理が全て終了した時点
で、変換されたデジタル量をバッファメモリ12から一
括して読込む。
【0006】
【発明が解決しようとする課題】図6はA/D変換器1
1の不良モードの例の説明図である。ここでは不良モー
ドとしてA/D変換器11が出力するデジタル変換デー
タ15の正負極性を示す最上位ビット(MSB:サイン
ビット)がアナログ量の極性に関係無く固定されてしま
う場合について考える。(なお、サインビットはA/D
変換器11が正常であればデータが正の時“0”,負の
時“1”となる。)このような場合、正極性の監視用直
流基準電圧源14のみではサインビットが“0”に固定
されてしまう不良についての監視ができない。これを監
視できるようにするには、図7のA/D変換部6に示す
ように負極性の基準電圧源16を別に用意して変換・監
視する必要がある。この場合、マルチプレクサ10が#
2チャンネルの負極性基準電圧源16を選択してA/D
変換器11に入力したとき、そのデジタル変換データ1
5のサインビット“1”(負)であるべきところが、
“0”のままであることから異常と判断することができ
る。しかしこの負極性基準電圧源16の入力のために、
マルチプレクサ10の入力点数を1つ割り当てると、保
護リレーとしての交流入力点数が1点削減され(n−
2)点となる問題がある。
1の不良モードの例の説明図である。ここでは不良モー
ドとしてA/D変換器11が出力するデジタル変換デー
タ15の正負極性を示す最上位ビット(MSB:サイン
ビット)がアナログ量の極性に関係無く固定されてしま
う場合について考える。(なお、サインビットはA/D
変換器11が正常であればデータが正の時“0”,負の
時“1”となる。)このような場合、正極性の監視用直
流基準電圧源14のみではサインビットが“0”に固定
されてしまう不良についての監視ができない。これを監
視できるようにするには、図7のA/D変換部6に示す
ように負極性の基準電圧源16を別に用意して変換・監
視する必要がある。この場合、マルチプレクサ10が#
2チャンネルの負極性基準電圧源16を選択してA/D
変換器11に入力したとき、そのデジタル変換データ1
5のサインビット“1”(負)であるべきところが、
“0”のままであることから異常と判断することができ
る。しかしこの負極性基準電圧源16の入力のために、
マルチプレクサ10の入力点数を1つ割り当てると、保
護リレーとしての交流入力点数が1点削減され(n−
2)点となる問題がある。
【0007】図8は演算部7のバッファメモリ12に対
する異常読込みの例を示すタイムチャートである。同図
において、(A)はA/D変換器11の変換のタイミン
グを示し、TSは各サンプルホールド回路9が同期して
交流入力信号03をサンプリングする周期である。同図
(B)はマルチプレクサ10の#1〜#nチャンネルの
入力選択のタイミングを示す。サンプルホールド回路9
は少なくともマルチプレクサ10によるその入力の選択
と、これに続くA/D変換器11の変換処理が終了する
までそのサンプリング値を保持する。同図(C)は演算
部7がバッファメモリ12内に一時格納されたデジタル
変換データ(デジタル量)を読込むタイミングを示す。
する異常読込みの例を示すタイムチャートである。同図
において、(A)はA/D変換器11の変換のタイミン
グを示し、TSは各サンプルホールド回路9が同期して
交流入力信号03をサンプリングする周期である。同図
(B)はマルチプレクサ10の#1〜#nチャンネルの
入力選択のタイミングを示す。サンプルホールド回路9
は少なくともマルチプレクサ10によるその入力の選択
と、これに続くA/D変換器11の変換処理が終了する
までそのサンプリング値を保持する。同図(C)は演算
部7がバッファメモリ12内に一時格納されたデジタル
変換データ(デジタル量)を読込むタイミングを示す。
【0008】この図8のB時点に示すようにA/D変換
器11がマルチプレクサ10の#1〜#nチャンネルの
全入力を変換する途中で、演算部7が変換デジタル量を
バッファメモリ12から読込んだ場合、A/D変換途中
であることから、演算部7の読込み処理が起動された時
点以降(図の場合、マルチプレクサ入力の#3チャンネ
ル以降)のデジタル量はバッファメモリ12に保存され
ていた前サンプリング時(A時点)のデータであるが、
その判別ができない。そしてこのデータを使用して演算
部7が保護リレー処理等を行うと、最悪の場合、リレー
が不要動作を起こす恐れがある。これを防ぐためには、
A/D変換途中での読込み処理ができないような策を講
ずる必要がある。
器11がマルチプレクサ10の#1〜#nチャンネルの
全入力を変換する途中で、演算部7が変換デジタル量を
バッファメモリ12から読込んだ場合、A/D変換途中
であることから、演算部7の読込み処理が起動された時
点以降(図の場合、マルチプレクサ入力の#3チャンネ
ル以降)のデジタル量はバッファメモリ12に保存され
ていた前サンプリング時(A時点)のデータであるが、
その判別ができない。そしてこのデータを使用して演算
部7が保護リレー処理等を行うと、最悪の場合、リレー
が不要動作を起こす恐れがある。これを防ぐためには、
A/D変換途中での読込み処理ができないような策を講
ずる必要がある。
【0009】本発明は上記問題点を解決するためになさ
れたもので、その目的とするところは、交流入力点数を
削減させることなく簡単な回路でA/D変換器11の監
視をより高度化し、さらにはA/D変換途中でのデジタ
ル変換データの読込みに対するリレーの不要動作を防止
できるようにしたデジタル形保護リレーのA/D変換部
監視装置を提供することにある。
れたもので、その目的とするところは、交流入力点数を
削減させることなく簡単な回路でA/D変換器11の監
視をより高度化し、さらにはA/D変換途中でのデジタ
ル変換データの読込みに対するリレーの不要動作を防止
できるようにしたデジタル形保護リレーのA/D変換部
監視装置を提供することにある。
【0010】
【課題を解決するための手段】前記の課題を解決するた
めに、請求項1のA/D変換部監視装置は、共通の所定
のサンプリング周期(TSなど)で、かつ同期しながら
複数の(#1〜#(n−1)チャンネルなどの)交流入
力信号(03など)を夫々個別にサンプリングして保持
するサンプルホールド回路(9など)、前記の各サンプ
ルホールド回路の保持するアナログ値を各当該のサンプ
リング周期内に順番に選択して取出すマルチプレクサ
(10など)、同じく各当該のサンプリング周期内にこ
のマルチプレクサによって選択されたアナログ値を、順
番にデジタルデータに変換し、バッファメモリ(12な
ど)に格納するA/D変換器(11など)、このA/D
変換器によって各当該のサンプリング周期内に変換され
た全てのデジタルデータを前記バッファメモリから一括
して読込む演算手段(演算部7など)を備えたデジタル
形保護リレーにおいて、直流の正の基準電圧源(14な
ど)と、直流の負の基準電圧源(16など)と、前記サ
ンプリング周期でこの2つの基準電圧源の一方を交互に
選択して入力する交互切換スイッチ(17など)とを備
え、前記マルチプレクサが各当該のサンプリング周期内
で、前記の全ての交流入力信号のサンプリングアナログ
値を選択したのち、前記交互切換スイッチを介しその入
力する基準電圧源を(#nチャンネルなどで)選択する
ようにする。
めに、請求項1のA/D変換部監視装置は、共通の所定
のサンプリング周期(TSなど)で、かつ同期しながら
複数の(#1〜#(n−1)チャンネルなどの)交流入
力信号(03など)を夫々個別にサンプリングして保持
するサンプルホールド回路(9など)、前記の各サンプ
ルホールド回路の保持するアナログ値を各当該のサンプ
リング周期内に順番に選択して取出すマルチプレクサ
(10など)、同じく各当該のサンプリング周期内にこ
のマルチプレクサによって選択されたアナログ値を、順
番にデジタルデータに変換し、バッファメモリ(12な
ど)に格納するA/D変換器(11など)、このA/D
変換器によって各当該のサンプリング周期内に変換され
た全てのデジタルデータを前記バッファメモリから一括
して読込む演算手段(演算部7など)を備えたデジタル
形保護リレーにおいて、直流の正の基準電圧源(14な
ど)と、直流の負の基準電圧源(16など)と、前記サ
ンプリング周期でこの2つの基準電圧源の一方を交互に
選択して入力する交互切換スイッチ(17など)とを備
え、前記マルチプレクサが各当該のサンプリング周期内
で、前記の全ての交流入力信号のサンプリングアナログ
値を選択したのち、前記交互切換スイッチを介しその入
力する基準電圧源を(#nチャンネルなどで)選択する
ようにする。
【0011】また、請求項2のA/D変換部監視装置で
は、請求項1に記載のA/D変換部監視装置において、
前記演算手段は前記2つの基準電圧源のデジタルデータ
を監視し、前記A/D変換器の精度や変換の異常、ある
いは自身の読込みの異常を検出したときはその旨を示す
警報を出力するようにする。
は、請求項1に記載のA/D変換部監視装置において、
前記演算手段は前記2つの基準電圧源のデジタルデータ
を監視し、前記A/D変換器の精度や変換の異常、ある
いは自身の読込みの異常を検出したときはその旨を示す
警報を出力するようにする。
【0012】
【作用】請求項1に関わる第1の発明では、A/D変換
器11の精度監視用として正負の直流基準電圧源を設
け、これをサンプリング周期毎の交流入力信号03のA
/D変換処理終了後に、かつこのサンプリング周期で正
負の直流基準電圧源の一方を交互に切換えてA/D変換
器に入力する。
器11の精度監視用として正負の直流基準電圧源を設
け、これをサンプリング周期毎の交流入力信号03のA
/D変換処理終了後に、かつこのサンプリング周期で正
負の直流基準電圧源の一方を交互に切換えてA/D変換
器に入力する。
【0013】また、請求項2に関わる第2の発明では、
第1の発明を適用して毎サンプリング時の基準電圧のデ
ジタル変換値を監視し、A/D変換器11の精度不良あ
るいは正負交互に切換わっていない状態を検出した場合
には異常と検出する機能を設ける。
第1の発明を適用して毎サンプリング時の基準電圧のデ
ジタル変換値を監視し、A/D変換器11の精度不良あ
るいは正負交互に切換わっていない状態を検出した場合
には異常と検出する機能を設ける。
【0014】
【実施例】図1は本発明の一実施例としてのA/D変換
部6の構成図で、この図は図4に対応している。図1に
おいては、マルチプレクサ10の#nチャンネルの入力
端子に制御回路部13によって切換制御される交互切換
スイッチ17を介し、正極性基準電圧源14と負極性基
準電圧源16が交互に入力されるよう構成されている。
また、交流入力信号(アナログ量)03はマルチプレク
サの#1〜#(n−1)の各チャンネルの入力端子に入
力され、従って交流入力アナログ量の入力点数は(n−
1)点である。
部6の構成図で、この図は図4に対応している。図1に
おいては、マルチプレクサ10の#nチャンネルの入力
端子に制御回路部13によって切換制御される交互切換
スイッチ17を介し、正極性基準電圧源14と負極性基
準電圧源16が交互に入力されるよう構成されている。
また、交流入力信号(アナログ量)03はマルチプレク
サの#1〜#(n−1)の各チャンネルの入力端子に入
力され、従って交流入力アナログ量の入力点数は(n−
1)点である。
【0015】図2は図1の要部動作を示すタイムチャー
トで、図2(A)はA/D変換器11の変換処理のタイ
ミングを示し、同図(B)はマルチプレクサ10の入力
選択のタイミングを示す。次に図2を用いて図1の動作
を説明する。図2のA時点でのサンプリングの際は、監
視用基準電圧の交互切換スイッチ17の(a)側が閉、
(b)側が開となり、マルチプレクサ10の入力選択に
よって、#1チャンネルから順次#(n−1)チャンネ
ルまでの交流入力信号03のサンプリング値が選択さ
れ、最後に#nチャンネルの正極性基準電圧源14が選
択されて、逐次A/D変換器11によりデジタル変換デ
ータに変換される。A/D変換器11が正常であれば、
この時の正極性基準電圧源14のデジタル変換データの
サインビットは“0”である。
トで、図2(A)はA/D変換器11の変換処理のタイ
ミングを示し、同図(B)はマルチプレクサ10の入力
選択のタイミングを示す。次に図2を用いて図1の動作
を説明する。図2のA時点でのサンプリングの際は、監
視用基準電圧の交互切換スイッチ17の(a)側が閉、
(b)側が開となり、マルチプレクサ10の入力選択に
よって、#1チャンネルから順次#(n−1)チャンネ
ルまでの交流入力信号03のサンプリング値が選択さ
れ、最後に#nチャンネルの正極性基準電圧源14が選
択されて、逐次A/D変換器11によりデジタル変換デ
ータに変換される。A/D変換器11が正常であれば、
この時の正極性基準電圧源14のデジタル変換データの
サインビットは“0”である。
【0016】次にB時点(次回)でのサンプリングの際
は、交互切換スイッチ17の(a)側が開、(b)側が
閉となり、マルチプレクサ10の#1〜#(n−1)チ
ャンネルの交流入力信号03の選択後の#nチャンネル
の入力選択では負極性基準電圧源16が選択される。従
ってA/D変換器11が正常であれば、負極性基準電圧
源16のデジタル変換データのサインビットは“1”と
なる。
は、交互切換スイッチ17の(a)側が開、(b)側が
閉となり、マルチプレクサ10の#1〜#(n−1)チ
ャンネルの交流入力信号03の選択後の#nチャンネル
の入力選択では負極性基準電圧源16が選択される。従
ってA/D変換器11が正常であれば、負極性基準電圧
源16のデジタル変換データのサインビットは“1”と
なる。
【0017】一方、演算部7では各サンプリング時点の
基準電圧源14,16のデジタル量を比較し、#nチャ
ンネルの変換デジタルデータのサインビットがサンプリ
ング周期TS毎に“0”←→“1”で交互反転していれ
ば正常であると判断するが、サインビットが交互反転せ
ず“0”に固定されている場合はA/D変換器11の不
良であると判断する。
基準電圧源14,16のデジタル量を比較し、#nチャ
ンネルの変換デジタルデータのサインビットがサンプリ
ング周期TS毎に“0”←→“1”で交互反転していれ
ば正常であると判断するが、サインビットが交互反転せ
ず“0”に固定されている場合はA/D変換器11の不
良であると判断する。
【0018】本発明ではスイッチ17が追加となるが、
このスイッチ17の不良についてはA/D変換器11の
不良検出で発見できるため、スイッチの不良監視を行う
ための回路を追加する必要はない。また、このスイッチ
17によって正,負極性の基準電圧源14,16を交互
に切換えるためにマルチプレクサ10への入力点数は1
点でよく、交流入力点数を削減させる必要もない。
このスイッチ17の不良についてはA/D変換器11の
不良検出で発見できるため、スイッチの不良監視を行う
ための回路を追加する必要はない。また、このスイッチ
17によって正,負極性の基準電圧源14,16を交互
に切換えるためにマルチプレクサ10への入力点数は1
点でよく、交流入力点数を削減させる必要もない。
【0019】次に、図3はマルチプレクサ10の全チャ
ンネルの入力をA/D変換する途中で、演算部7が変換
されたデジタル量をバッファメモリ12から読込んだ場
合についての処理を示すものである。同図において
(A)はA/D変換器11の変換処理、(B)はマルチ
プレクサ10の入力選択の夫々のタイミングを示し、こ
の図(A),(B)は図2と同じものである。次に
(C)は演算部7の正常なタイミングでの読込処理
((1)とする)、(D)は演算部7の異常なタイミン
グでの読込処理((2)とする)、の夫々のタイミング
を示す。
ンネルの入力をA/D変換する途中で、演算部7が変換
されたデジタル量をバッファメモリ12から読込んだ場
合についての処理を示すものである。同図において
(A)はA/D変換器11の変換処理、(B)はマルチ
プレクサ10の入力選択の夫々のタイミングを示し、こ
の図(A),(B)は図2と同じものである。次に
(C)は演算部7の正常なタイミングでの読込処理
((1)とする)、(D)は演算部7の異常なタイミン
グでの読込処理((2)とする)、の夫々のタイミング
を示す。
【0020】即ち、図3中、A時点でのサンプリング時
には、監視用基準電圧源14,16の交互切換スイッチ
17の(a)側が閉、(b)側が開となり、マルチプレ
クサ10の#nチャンネルの入力選択では正(+)の基
準電圧源14が選択されA/D変換される。このときの
A/D変換データのサインビットはA/D変換器11が
正常であれば“0”である(図3(B))。
には、監視用基準電圧源14,16の交互切換スイッチ
17の(a)側が閉、(b)側が開となり、マルチプレ
クサ10の#nチャンネルの入力選択では正(+)の基
準電圧源14が選択されA/D変換される。このときの
A/D変換データのサインビットはA/D変換器11が
正常であれば“0”である(図3(B))。
【0021】B時点(次回)でのサンプリング時では、
スイッチ17の(a)側が開、(b)側が閉となり、マ
ルチプレクサ10の#nチャンネルの入力選択では負
(−)の基準電圧源16が選択されA/D変換される。
A/D変換器11が正常であればこのときのA/D変換
データのサインビットは“1”となる(図3(B))。
演算部7はマルチプレクサ10が#1〜#nの全チャン
ネルの入力選択に伴うA/D変換器11の変換処理が終
わるたびに、つまりサンプリング周期TSで前述のよう
に、バッファメモリ12からその回の全チャンネル分の
デジタル変換データを読込むが、このサンプリング周期
TS毎に読込まれる#nチャンネルのデジタル変換デー
タのサインビットが“0”→←“1”と交互に変化すれ
ば正常と判断する(図3(C))。
スイッチ17の(a)側が開、(b)側が閉となり、マ
ルチプレクサ10の#nチャンネルの入力選択では負
(−)の基準電圧源16が選択されA/D変換される。
A/D変換器11が正常であればこのときのA/D変換
データのサインビットは“1”となる(図3(B))。
演算部7はマルチプレクサ10が#1〜#nの全チャン
ネルの入力選択に伴うA/D変換器11の変換処理が終
わるたびに、つまりサンプリング周期TSで前述のよう
に、バッファメモリ12からその回の全チャンネル分の
デジタル変換データを読込むが、このサンプリング周期
TS毎に読込まれる#nチャンネルのデジタル変換デー
タのサインビットが“0”→←“1”と交互に変化すれ
ば正常と判断する(図3(C))。
【0022】しかしこのB時点での全チャンネル分のデ
ータ変換途中で演算部7がバッファメモリ12のデジタ
ル変換データを読込み処理した場合、負側の基準電圧1
6(一番最後に変換される)はデジタル量に変換されて
おらず、#nチャンネルの基準電圧として読込んだデジ
タル変換データは前回、即ちA時点と同じ正の基準電圧
源14のデジタル変換データとなる。そこで演算部7側
ではサインビットが交互反転しないため異常データであ
ると認識し、B時点で読込んだデータを以降の処理に使
用しないようにする(図3(D))。このようにして異
常なデータを使用したデジタル形保護リレーの不要動作
を防止することができる。
ータ変換途中で演算部7がバッファメモリ12のデジタ
ル変換データを読込み処理した場合、負側の基準電圧1
6(一番最後に変換される)はデジタル量に変換されて
おらず、#nチャンネルの基準電圧として読込んだデジ
タル変換データは前回、即ちA時点と同じ正の基準電圧
源14のデジタル変換データとなる。そこで演算部7側
ではサインビットが交互反転しないため異常データであ
ると認識し、B時点で読込んだデータを以降の処理に使
用しないようにする(図3(D))。このようにして異
常なデータを使用したデジタル形保護リレーの不要動作
を防止することができる。
【0023】
【発明の効果】第1発明によれば、所定のサンプリング
周期TS毎に複数のチャンネル別の交流入力信号03を
順番に選択してA/D変換器11に入力するマルチプレ
クサ10の、全交流入力信号の選択後に、前記サンプリ
ング周期で切換わる交互切換スイッチ17を介して正極
性基準電圧源14,負極性基準電圧源16の一方を交互
に入力しマルチプレクサ10に選択させるようにしたの
で、簡単なハード(交互切換スイッチ)の追加でA/D
変換器の監視を高度化することができ、交流入力点数を
削減させる必要もない。
周期TS毎に複数のチャンネル別の交流入力信号03を
順番に選択してA/D変換器11に入力するマルチプレ
クサ10の、全交流入力信号の選択後に、前記サンプリ
ング周期で切換わる交互切換スイッチ17を介して正極
性基準電圧源14,負極性基準電圧源16の一方を交互
に入力しマルチプレクサ10に選択させるようにしたの
で、簡単なハード(交互切換スイッチ)の追加でA/D
変換器の監視を高度化することができ、交流入力点数を
削減させる必要もない。
【0024】また、第2発明によれば、A/D変換器1
1の出力するデジタル変換データを一時的に蓄えるバッ
ファメモリ12から、各当該のサンプリング周期内でマ
ルチプレクサ10の全チャンネル分のデジタル変換デー
タを一括して読込む演算部7が基準電圧源14又は16
のデジタル変換データのサインビット等に異常を検出し
たとき警報を出力するようにしたので、A/D変換器1
1の監視はもちろんのこと全チャンネル分の変換処理途
中での演算部7の読込み処理起動も認識することがで
き、異常データによるリレーの不要動作を防止すること
ができる。
1の出力するデジタル変換データを一時的に蓄えるバッ
ファメモリ12から、各当該のサンプリング周期内でマ
ルチプレクサ10の全チャンネル分のデジタル変換デー
タを一括して読込む演算部7が基準電圧源14又は16
のデジタル変換データのサインビット等に異常を検出し
たとき警報を出力するようにしたので、A/D変換器1
1の監視はもちろんのこと全チャンネル分の変換処理途
中での演算部7の読込み処理起動も認識することがで
き、異常データによるリレーの不要動作を防止すること
ができる。
【図1】本発明の一実施例としてのデジタル形保護リレ
ーのA/D変換部の構成を示すブロック図
ーのA/D変換部の構成を示すブロック図
【図2】図1の動作説明用のタイムチャート
【図3】本発明のデジタル形保護リレーの演算部の監視
動作説明用のタイムチャート
動作説明用のタイムチャート
【図4】デジタル形保護リレーの基本的構成を示すブロ
ック図
ック図
【図5】図1に対応する従来のブロック図
【図6】A/D変換器の不良モード例の説明図
【図7】図6の異常を検出可能な図5の改善構成例を示
すブロック図
すブロック図
【図8】図7で検出不能な異常動作の説明用のタイムチ
ャート
ャート
01 系統電源 02 遮断器 03 交流入力信号 1 保護対象 2 計器用変圧器(PT) 3 計器用変流器(CT) 4 デジタル形保護リレー 5 補助入力変成器 6 A/D変換部 7 演算部(CPU) 8 アナログフィルタ 9 サンプルホールド回路(SH) 10 マルチプレクサ 11 A/D変換器 12 バッファメモリ 13 制御回路部 14 正極性基準電圧源 15 デジタル変換データ 16 負極性基準電圧源 17 交互切換スイッチ TS サンプリング周期
Claims (2)
- 【請求項1】共通の所定のサンプリング周期で、かつ同
期しながら複数の交流入力信号を夫々個別にサンプリン
グして保持するサンプルホールド回路、 前記の各サンプルホールド回路の保持するアナログ値を
各当該のサンプリング周期内に順番に選択して取出すマ
ルチプレクサ、 同じく各当該のサンプリング周期内にこのマルチプレク
サによって選択されたアナログ値を、順番にデジタルデ
ータに変換し、バッファメモリに格納するA/D変換
器、 このA/D変換器によって各当該のサンプリング周期内
に変換された全てのデジタルデータを前記バッファメモ
リから一括して読込む演算手段を備えたデジタル形保護
リレーにおいて、 直流の正の基準電圧源と、 直流の負の基準電圧源と、 前記サンプリング周期でこの2つの基準電圧源の一方を
交互に選択して入力する交互切換スイッチとを備え、 前記マルチプレクサが各当該のサンプリング周期内で、
前記の全ての交流入力信号のサンプリングアナログ値を
選択したのち、前記交互切換スイッチを介しその入力す
る基準電圧源を選択するようにしたことを特徴とするデ
ジタル形保護リレーのA/D変換部監視装置。 - 【請求項2】請求項1に記載のA/D変換部監視装置に
おいて、 前記演算手段は前記2つの基準電圧源のデジタルデータ
を監視し、前記A/D変換器の精度や変換の異常、ある
いは自身の読込みの異常を検出したときはその旨を示す
警報を出力するようにしたことを特徴とするデジタル形
保護リレーのA/D変換部監視装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6289366A JPH08149681A (ja) | 1994-11-24 | 1994-11-24 | デジタル形保護リレーのa/d変換部監視装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6289366A JPH08149681A (ja) | 1994-11-24 | 1994-11-24 | デジタル形保護リレーのa/d変換部監視装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08149681A true JPH08149681A (ja) | 1996-06-07 |
Family
ID=17742282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6289366A Pending JPH08149681A (ja) | 1994-11-24 | 1994-11-24 | デジタル形保護リレーのa/d変換部監視装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08149681A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101017386B1 (ko) * | 2009-06-12 | 2011-02-28 | 주식회사 효성 | 디지털 보호계전기의 입력전압 감시장치 및 방법 |
CN102340137A (zh) * | 2010-07-16 | 2012-02-01 | Ls产电株式会社 | 用于保护模拟输入模块免受过压的装置 |
JP2020092341A (ja) * | 2018-12-06 | 2020-06-11 | ローム株式会社 | Ad変換装置 |
-
1994
- 1994-11-24 JP JP6289366A patent/JPH08149681A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101017386B1 (ko) * | 2009-06-12 | 2011-02-28 | 주식회사 효성 | 디지털 보호계전기의 입력전압 감시장치 및 방법 |
CN102340137A (zh) * | 2010-07-16 | 2012-02-01 | Ls产电株式会社 | 用于保护模拟输入模块免受过压的装置 |
US9036313B2 (en) | 2010-07-16 | 2015-05-19 | Lsis Co., Ltd. | Apparatus for protecting analog input module from overvoltage |
JP2020092341A (ja) * | 2018-12-06 | 2020-06-11 | ローム株式会社 | Ad変換装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4276605A (en) | Method and apparatus for supervising a digital protective relaying system | |
EP0249215B1 (en) | Digital calculation type differential relay | |
US5432514A (en) | Method and apparatus for detecting abnormality in analog-to-digital converter | |
US4907165A (en) | Electric energy measuring method | |
JPWO2013175846A1 (ja) | 保護継電装置の動作試験システム | |
JPH08149681A (ja) | デジタル形保護リレーのa/d変換部監視装置 | |
JP2773377B2 (ja) | アナログ入力回路の連続監視回路 | |
JP2654049B2 (ja) | アナログ/デイジタル変換器の監視回路 | |
JP3180880B2 (ja) | アナログ−ディジタル変換装置の監視回路と監視方法 | |
JPH05120945A (ja) | 接点消耗監視装置 | |
JP4103789B2 (ja) | 保護制御装置 | |
JP3127723B2 (ja) | 保護リレー | |
JP2005188937A (ja) | 電力計測装置 | |
JP2002185321A (ja) | 複数入力チャンネルの入力信号処理装置 | |
JP2002044854A (ja) | 保護継電器 | |
JPH0961487A (ja) | 故障点標定システム | |
JPH06319221A (ja) | 演算形ディジタル保護継電装置 | |
JP3244596B2 (ja) | シリアルデータのパラレル変換回路 | |
JPH0898389A (ja) | ディジタル保護継電装置 | |
JPH0638352A (ja) | ディジタル形保護継電器とアナログ−ディジタル変換器 | |
JP2585211B2 (ja) | 保護継電装置 | |
JP2520713B2 (ja) | デジタル保護継電器 | |
SU1126976A1 (ru) | Устройство дл контрол аналоговых решающих блоков | |
JP2005291774A (ja) | 電力計測システム | |
JPH05292661A (ja) | 電源装置 |