JPH05121967A - Ｆｅｔ低雑音増幅器 - Google Patents
Ｆｅｔ低雑音増幅器Info
- Publication number
- JPH05121967A JPH05121967A JP28250691A JP28250691A JPH05121967A JP H05121967 A JPH05121967 A JP H05121967A JP 28250691 A JP28250691 A JP 28250691A JP 28250691 A JP28250691 A JP 28250691A JP H05121967 A JPH05121967 A JP H05121967A
- Authority
- JP
- Japan
- Prior art keywords
- level
- fet
- input signal
- drain current
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】入力信号レベルが大きく変動しても、混変調歪
の発生を最小限に防止して最適なＤ／Ｕ比を得る。 【構成】レベル検出回路２は、入力信号Ｓｉを増幅する
ＦＥＴ１の出力信号レベルを検出する。ドレイン電流制
御回路３は、レベル検出回路２の検出レベルが所定値よ
りも低いとき、つまり入力信号Ｓｉのレベルが低いと
き、ＦＥＴ１の雑音指数が最小となるドレイン電流に設
定する。また、レベル検出回路２の検出レベルが所定値
よりも高くなると、つまり入力信号Ｓｉのレベルが増大
するにつれて、混変調歪が最小となる方向にドレイン電
流を増大させる。
の発生を最小限に防止して最適なＤ／Ｕ比を得る。 【構成】レベル検出回路２は、入力信号Ｓｉを増幅する
ＦＥＴ１の出力信号レベルを検出する。ドレイン電流制
御回路３は、レベル検出回路２の検出レベルが所定値よ
りも低いとき、つまり入力信号Ｓｉのレベルが低いと
き、ＦＥＴ１の雑音指数が最小となるドレイン電流に設
定する。また、レベル検出回路２の検出レベルが所定値
よりも高くなると、つまり入力信号Ｓｉのレベルが増大
するにつれて、混変調歪が最小となる方向にドレイン電
流を増大させる。
Description
【０００１】
【産業上の利用分野】本発明はＦＥＴ（電界効果トラン
ジスタ）を使用した低雑音増幅器に関し、特にマイクロ
波信号を低雑音で増幅するＦＥＴ低雑音増幅器に関す
る。
ジスタ）を使用した低雑音増幅器に関し、特にマイクロ
波信号を低雑音で増幅するＦＥＴ低雑音増幅器に関す
る。
【０００２】
【従来の技術】従来、ＦＥＴ（電界効果トランジスタ）
を使用してマイクロ波信号を低雑音で増幅する場合、初
段のＦＥＴは、雑音指数が最小となるように動作点を設
定している。
を使用してマイクロ波信号を低雑音で増幅する場合、初
段のＦＥＴは、雑音指数が最小となるように動作点を設
定している。
【０００３】
【発明が解決しようとする課題】上述したように従来の
ＦＥＴ低雑音増幅器では、初段ＦＥＴの動作点として、
雑音指数が最小となるように設定している。しかし、Ｆ
ＥＴの雑音指数が最小となる動作点は、例えば図３に示
すように、ドレイン電流Ｉｄが、ドレイン飽和電流Ｉｄ
ｓの約１／１０といった小さな電流値となる。
ＦＥＴ低雑音増幅器では、初段ＦＥＴの動作点として、
雑音指数が最小となるように設定している。しかし、Ｆ
ＥＴの雑音指数が最小となる動作点は、例えば図３に示
すように、ドレイン電流Ｉｄが、ドレイン飽和電流Ｉｄ
ｓの約１／１０といった小さな電流値となる。
【０００４】このため、フェージング等により入力信号
が大きく変動して入力信号のレベルが高くなったとき
は、信号がクリップされて混変調歪が発生し、増幅器の
出力信号の品質を悪化させるという問題点がある。
が大きく変動して入力信号のレベルが高くなったとき
は、信号がクリップされて混変調歪が発生し、増幅器の
出力信号の品質を悪化させるという問題点がある。
【０００５】本発明の目的は、入力信号レベルが大きく
変動しても、混変調歪の発生を最小限に防止して最適な
Ｄ／Ｕ比を得ることができるＦＥＴ低雑音増幅器を提供
することにある。
変動しても、混変調歪の発生を最小限に防止して最適な
Ｄ／Ｕ比を得ることができるＦＥＴ低雑音増幅器を提供
することにある。
【０００６】
【課題を解決するための手段】本発明のＦＥＴ低雑音増
幅器は、入力信号を増幅するＦＥＴと、このＦＥＴの出
力信号レベルを検出するレベル検出回路と、前記出力信
号レベルに応じて前記ＦＥＴの動作点を制御する制御回
路とを備え、この制御回路は、前記出力信号レベルが所
定値よりも低いときは前記ＦＥＴの雑音指数が最小とな
る動作点に設定し、また、前記出力信号レベルが所定値
よりも高くなるにつれて、混変調歪が最小となる方向に
動作点を移動させるように構成されている。
幅器は、入力信号を増幅するＦＥＴと、このＦＥＴの出
力信号レベルを検出するレベル検出回路と、前記出力信
号レベルに応じて前記ＦＥＴの動作点を制御する制御回
路とを備え、この制御回路は、前記出力信号レベルが所
定値よりも低いときは前記ＦＥＴの雑音指数が最小とな
る動作点に設定し、また、前記出力信号レベルが所定値
よりも高くなるにつれて、混変調歪が最小となる方向に
動作点を移動させるように構成されている。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００８】図２は、ＦＥＴの混変調歪特性の一例を示
している。横軸はドレイン電流Ｉｄとドレイン飽和電流
Ｉｄｓとの比を示し、また縦軸は出力電力Ｐｏと３次混
変調歪電力Ｐｉｍとの比、つまりＤ／Ｕ比を示してい
る。ここで、混変調歪が最小となるのは、ドレイン電流
Ｉｄがドレイン飽和電流Ｉｄｓの約１／２の点である。
している。横軸はドレイン電流Ｉｄとドレイン飽和電流
Ｉｄｓとの比を示し、また縦軸は出力電力Ｐｏと３次混
変調歪電力Ｐｉｍとの比、つまりＤ／Ｕ比を示してい
る。ここで、混変調歪が最小となるのは、ドレイン電流
Ｉｄがドレイン飽和電流Ｉｄｓの約１／２の点である。
【０００９】このように、ＦＥＴの雑音指数が最小とな
る動作点（図３に示す）と、混変調歪が最小となる動作
点とは異なる。従って、入力信号レベルに応じてＦＥＴ
の動作点を変更することにより、入力信号のレベルが高
くなったとき、混変調歪の発生を最小限に防止できるＦ
ＥＴ低雑音増幅器を実現できる。
る動作点（図３に示す）と、混変調歪が最小となる動作
点とは異なる。従って、入力信号レベルに応じてＦＥＴ
の動作点を変更することにより、入力信号のレベルが高
くなったとき、混変調歪の発生を最小限に防止できるＦ
ＥＴ低雑音増幅器を実現できる。
【００１０】図１は本発明の一実施例を示すブロック図
であり、入力信号Ｓｉを増幅するＦＥＴ１と、ＦＥＴ１
の出力信号レベルを検出するレベル検出回路２と、出力
信号レベルに応じてＦＥＴ１のドレイン電流Ｉｄを制御
するドレイン電流制御回路３とを備えている。
であり、入力信号Ｓｉを増幅するＦＥＴ１と、ＦＥＴ１
の出力信号レベルを検出するレベル検出回路２と、出力
信号レベルに応じてＦＥＴ１のドレイン電流Ｉｄを制御
するドレイン電流制御回路３とを備えている。
【００１１】さて、ドレイン電流制御回路３は、レベル
検出回路２の検出レベルが所定値よりも低いとき、つま
り入力信号Ｓｉのレベルが低いとき、ＦＥＴ１の雑音指
数が最小となるドレイン電流に設定する。また、レベル
検出回路２の検出レベルが所定値よりも高くなると、つ
まり入力信号Ｓｉのレベルが増大するにつれて、混変調
歪が最小となる方向にドレイン電流を増大させる。この
場合、雑音指数は悪化するが、Ｄ／Ｕ比とのトレードオ
フにより、最適のドレイン電流に設定する。
検出回路２の検出レベルが所定値よりも低いとき、つま
り入力信号Ｓｉのレベルが低いとき、ＦＥＴ１の雑音指
数が最小となるドレイン電流に設定する。また、レベル
検出回路２の検出レベルが所定値よりも高くなると、つ
まり入力信号Ｓｉのレベルが増大するにつれて、混変調
歪が最小となる方向にドレイン電流を増大させる。この
場合、雑音指数は悪化するが、Ｄ／Ｕ比とのトレードオ
フにより、最適のドレイン電流に設定する。
【００１２】
【発明の効果】以上説明したように本発明によれば、入
力信号のレベルが所定値よりも低いときは、ＦＥＴの雑
音指数が最小となる動作点とし、入力信号レベルが所定
値よりも高くなるにつれて、ＦＥＴの混変調歪が最小と
なる方向に動作点を制御することにより、入力信号レベ
ルが大きく変動しても、混変調歪の発生を最小限に防止
でき、最適なＤ／Ｕ比を得ることができる。
力信号のレベルが所定値よりも低いときは、ＦＥＴの雑
音指数が最小となる動作点とし、入力信号レベルが所定
値よりも高くなるにつれて、ＦＥＴの混変調歪が最小と
なる方向に動作点を制御することにより、入力信号レベ
ルが大きく変動しても、混変調歪の発生を最小限に防止
でき、最適なＤ／Ｕ比を得ることができる。
【図１】本発明の一実施例を示すブロック図である。
【図２】ＦＥＴの混変調歪特性の一例を示す図である。
【図３】ＦＥＴの雑音指数特性の一例を示す図である。
１ ＦＥＴ ２ レベル検出回路 ３ ドレイン電流制御回路
Claims (1)
- 【請求項１】 入力信号を増幅するＦＥＴと、このＦＥ
Ｔの出力信号レベルを検出するレベル検出回路と、前記
出力信号レベルに応じて前記ＦＥＴの動作点を制御する
制御回路とを備え、この制御回路は、前記出力信号レベ
ルが所定値よりも低いときは前記ＦＥＴの雑音指数が最
小となる動作点に設定し、また、前記出力信号レベルが
所定値よりも高くなるにつれて、混変調歪が最小となる
方向に動作点を移動させることを特徴とするＦＥＴ低雑
音増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28250691A JPH05121967A (ja) | 1991-10-29 | 1991-10-29 | Ｆｅｔ低雑音増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28250691A JPH05121967A (ja) | 1991-10-29 | 1991-10-29 | Ｆｅｔ低雑音増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05121967A true JPH05121967A (ja) | 1993-05-18 |
Family
ID=17653331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28250691A Pending JPH05121967A (ja) | 1991-10-29 | 1991-10-29 | Ｆｅｔ低雑音増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05121967A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003051727A (ja) * | 2001-08-06 | 2003-02-21 | Clarion Co Ltd | 高周波増幅回路 |
| JP2012023732A (ja) * | 2010-07-16 | 2012-02-02 | Ls Industrial Systems Co Ltd | アナログ入力モジュール保護装置 |
-
1991
- 1991-10-29 JP JP28250691A patent/JPH05121967A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003051727A (ja) * | 2001-08-06 | 2003-02-21 | Clarion Co Ltd | 高周波増幅回路 |
| JP2012023732A (ja) * | 2010-07-16 | 2012-02-02 | Ls Industrial Systems Co Ltd | アナログ入力モジュール保護装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4647872A (en) | Cascode amplifier | |
| JPH0661752A (ja) | 光電変換用プリアンプ回路 | |
| US4255716A (en) | Automatic gain control circuit | |
| US4432097A (en) | Tone control circuit | |
| JP2004048797A (ja) | 送信機および電力増幅器 | |
| JPH05121967A (ja) | Ｆｅｔ低雑音増幅器 | |
| US6057736A (en) | Gain controlled amplifier | |
| JP3088172B2 (ja) | Ａｇｃシステム | |
| JPH09322019A (ja) | ノイズ抑圧回路 | |
| EP1349268B1 (en) | MOS variable gain amplifier | |
| JPH05235646A (ja) | 非線形歪補償回路 | |
| US20030169112A1 (en) | Variable gain amplifier with low power consumption | |
| US5095543A (en) | Method and device for audio waveform correction in a RF communication system postdetection circuit | |
| US20100151805A1 (en) | Radio frequency circuit | |
| JP2001285385A (ja) | 伝送装置 | |
| JPH05129845A (ja) | 線形化電力増幅器 | |
| JPH06244645A (ja) | 増幅回路 | |
| JP3617704B2 (ja) | 対数増幅器 | |
| JPH0884028A (ja) | 高周波増幅器 | |
| JPH07212151A (ja) | 無線機 | |
| KR100240648B1 (ko) | 캐스코드 혼합기 회로 | |
| JPH03249810A (ja) | トランジスタ電力増幅器 | |
| JP2517858Y2 (ja) | テレビジョン受信機等のｖｉｆ回路 | |
| JP2982256B2 (ja) | 波形補正回路 | |
| CN111614328A (zh) | 一种提升线性度的驱动电路结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001017 |