JP3088172B2 - Ａｇｃシステム - Google Patents
ＡｇｃシステムInfo
- Publication number
- JP3088172B2 JP3088172B2 JP04008121A JP812192A JP3088172B2 JP 3088172 B2 JP3088172 B2 JP 3088172B2 JP 04008121 A JP04008121 A JP 04008121A JP 812192 A JP812192 A JP 812192A JP 3088172 B2 JP3088172 B2 JP 3088172B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- agc
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuits Of Receivers In General (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＡＧＣシステムに関
し、特に受信機のＲＦ ＡＧＣの動作時定数を切り換え
る方法に関する。
し、特に受信機のＲＦ ＡＧＣの動作時定数を切り換え
る方法に関する。
【０００２】
【従来の技術】図５に従来のＡＧＣシステムを示す。一
般にＡＧＣシステムは周波数変換回路４の入力ダイナミ
ックレンジにより入力信号レベルが制限され、歪率特性
や混変調特性等の諸特性の悪化を防ぐ為、入力ダイナミ
ックレンジ内で前記周波数変換回路４の入力信号レベル
をある任意に設定したレベルに制限するように動作し、
周波数変換回路４を安定に動作するようにしている。
般にＡＧＣシステムは周波数変換回路４の入力ダイナミ
ックレンジにより入力信号レベルが制限され、歪率特性
や混変調特性等の諸特性の悪化を防ぐ為、入力ダイナミ
ックレンジ内で前記周波数変換回路４の入力信号レベル
をある任意に設定したレベルに制限するように動作し、
周波数変換回路４を安定に動作するようにしている。
【０００３】ＡＮＴ１より入力されたＲＦ信号は、ＲＦ
ＡＭＰ２で増幅され、フィルタ３を通過後、周波数変
換回路４及び整流回路６に入力される。周波数変換回路
４に入力された信号は、任意のＩＦ（中間周波数）信号
に変換され、ＩＦ信号処理回路５を通過後、ＡＦ ＯＵ
Ｔ端子１１より出力される。
ＡＭＰ２で増幅され、フィルタ３を通過後、周波数変
換回路４及び整流回路６に入力される。周波数変換回路
４に入力された信号は、任意のＩＦ（中間周波数）信号
に変換され、ＩＦ信号処理回路５を通過後、ＡＦ ＯＵ
Ｔ端子１１より出力される。
【０００４】また、整流回路６に入力されたＲＦ信号は
整流され、この整流された信号はＲＦ信号レベルを制御
するＡＧＣドライバー回路１０により平滑され、ＡＧＣ
ドライバー回路１０の出力信号はＲＦ ＡＭＰ２の利得
制御端子に入力されることにより、ＲＦ ＡＭＰ２の利
得を制御している。
整流され、この整流された信号はＲＦ信号レベルを制御
するＡＧＣドライバー回路１０により平滑され、ＡＧＣ
ドライバー回路１０の出力信号はＲＦ ＡＭＰ２の利得
制御端子に入力されることにより、ＲＦ ＡＭＰ２の利
得を制御している。
【０００５】
【発明が解決しようとする課題】この従来のＡＧＣシス
テムでは、ＲＦ信号のＡＧＣ動作について、ＡＮＴ１の
入力信号レベルが弱レベルから強レベルに急変動（電界
急変動）した場合、ＡＧＣドライバー回路１０の時定数
が大きい為、ＡＧＣループが安定するまでの収束時間が
長くなり、この為、周波数変換回路４の出力信号レベル
が安定するのに要する時間が、かかりすきでしまう問題
点があった。
テムでは、ＲＦ信号のＡＧＣ動作について、ＡＮＴ１の
入力信号レベルが弱レベルから強レベルに急変動（電界
急変動）した場合、ＡＧＣドライバー回路１０の時定数
が大きい為、ＡＧＣループが安定するまでの収束時間が
長くなり、この為、周波数変換回路４の出力信号レベル
が安定するのに要する時間が、かかりすきでしまう問題
点があった。
【０００６】ＡＧＣドライバー回路１０の時定数を小さ
くすると、歪率などの悪化が発生する為、時定数を大き
くする必要がある。図３（Ａ）に従来のＡＧＣシステム
を使用した時のＡＮＴ１の入力信号レベルが、６０ｄＢ
μＶから１００ｄＢμＶに急激に変動した時のＡＦ Ｏ
ＵＴ端子１１の出力信号レベル変動を示したものであ
り、安定するまで約４００ｍｓｅｃ必要となる。
くすると、歪率などの悪化が発生する為、時定数を大き
くする必要がある。図３（Ａ）に従来のＡＧＣシステム
を使用した時のＡＮＴ１の入力信号レベルが、６０ｄＢ
μＶから１００ｄＢμＶに急激に変動した時のＡＦ Ｏ
ＵＴ端子１１の出力信号レベル変動を示したものであ
り、安定するまで約４００ｍｓｅｃ必要となる。
【０００７】実使用上、ＲＦ信号のＡＧＣ動作の収束時
間が長い場合の影響として、例えば、トンネル内を自動
車で走行中は放送局の電波はＡＮＴに到達せずスピーカ
ーからは何も聞こえないが、トンネルを抜けた瞬間、同
調していた放送局の電波（十分にレベルが大きい）がＡ
ＮＴに入力された場合、ＡＧＣループの収束時間が長い
為、ＡＦ ＯＵＴ信号が大きく振られ、音質が悪化して
しまう。このように従来のＡＧＣシステムでは、４００
ｍｓｅｃもの時間音質が悪くなり聞きずらいものになっ
てしまう。
間が長い場合の影響として、例えば、トンネル内を自動
車で走行中は放送局の電波はＡＮＴに到達せずスピーカ
ーからは何も聞こえないが、トンネルを抜けた瞬間、同
調していた放送局の電波（十分にレベルが大きい）がＡ
ＮＴに入力された場合、ＡＧＣループの収束時間が長い
為、ＡＦ ＯＵＴ信号が大きく振られ、音質が悪化して
しまう。このように従来のＡＧＣシステムでは、４００
ｍｓｅｃもの時間音質が悪くなり聞きずらいものになっ
てしまう。
【０００８】そこで本発明の目的は以上の欠点を解消し
て、電界が弱レベルから強レベルに電界が急変動した場
合に、ＡＧＣループの収束時間を短縮し、音質の悪化時
間を短縮することができるＡＧＣシステムを提供するこ
とにある。
て、電界が弱レベルから強レベルに電界が急変動した場
合に、ＡＧＣループの収束時間を短縮し、音質の悪化時
間を短縮することができるＡＧＣシステムを提供するこ
とにある。
【０００９】
【課題を解決するための手段】 本発明のＡＧＣシステ
ムは、ＲａｄｉｏＦｒｅｑｕｅｎｃｙ信号を増幅するＲ
Ｆ ＡＭＰと、このＲＦ ＡＭＰの出力信号を任意の周
波数に制限するフィルターと、このフィルターの出力を
任意の周波数に変換する周波数変換回路と、この周波数
変換回路の出力をＡｕｄｉｏ Ｆｒｅｑｕｅｎｃｙに変
換するＩＦ信号処理回路と、前記フィルターの出力を整
流する整流回路と、前記整流回路の出力信号の信号レベ
ルが、所定のレベル以上の場合にはクランプのレベルの
信号を、前記所定のレベル以下の場合には前記整流回路
の出力信号に応じた信号を出力する手段と、前記手段か
ら出力された信号に応答してＲＦ ＡＭＰの利得を制御
するＡＧＣドライバー回路と、前記整流回路の出力信号
に基づき生成された比較電圧とリファレンス電圧とを比
較し前記比較電圧がリファレンス電圧よりも大きいとき
に比較信号を出力するＡＧＣコンパレータ回路と、前記
比較信号が出力されたときに前記比較信号が出力されて
いないときに比べ前記ＡＧＣドライバー回路の時定数を
小さくする時定数切換回路とにより構成されている。
ムは、ＲａｄｉｏＦｒｅｑｕｅｎｃｙ信号を増幅するＲ
Ｆ ＡＭＰと、このＲＦ ＡＭＰの出力信号を任意の周
波数に制限するフィルターと、このフィルターの出力を
任意の周波数に変換する周波数変換回路と、この周波数
変換回路の出力をＡｕｄｉｏ Ｆｒｅｑｕｅｎｃｙに変
換するＩＦ信号処理回路と、前記フィルターの出力を整
流する整流回路と、前記整流回路の出力信号の信号レベ
ルが、所定のレベル以上の場合にはクランプのレベルの
信号を、前記所定のレベル以下の場合には前記整流回路
の出力信号に応じた信号を出力する手段と、前記手段か
ら出力された信号に応答してＲＦ ＡＭＰの利得を制御
するＡＧＣドライバー回路と、前記整流回路の出力信号
に基づき生成された比較電圧とリファレンス電圧とを比
較し前記比較電圧がリファレンス電圧よりも大きいとき
に比較信号を出力するＡＧＣコンパレータ回路と、前記
比較信号が出力されたときに前記比較信号が出力されて
いないときに比べ前記ＡＧＣドライバー回路の時定数を
小さくする時定数切換回路とにより構成されている。
【００１０】
【実施例】以下本発明の詳細を、図面を参照して説明す
る。図１は本発明の一実施例のブロック図である。
る。図１は本発明の一実施例のブロック図である。
【００１１】図１において、ＡＮＴ１より入力したＲＦ
信号はＲＦ ＡＭＰ２において増幅され、フィルタ３を
通過後、周波数変換回路４においてＩＦ信号に変換さ
れ、このＩＦ信号はＩＦ信号処理回路５によってＡＦ信
号に変換され、ＡＦ ＯＵＴ端子１１より出力される。
信号はＲＦ ＡＭＰ２において増幅され、フィルタ３を
通過後、周波数変換回路４においてＩＦ信号に変換さ
れ、このＩＦ信号はＩＦ信号処理回路５によってＡＦ信
号に変換され、ＡＦ ＯＵＴ端子１１より出力される。
【００１２】ここで、周波数変換回路４の入力信号は整
流回路６によって整流され、この整流された信号はＡＧ
Ｃドライバー回路１０によって平滑され、この平滑され
た信号のレベルに応じて、ＲＦ ＡＭＰ２の利得を制御
している。
流回路６によって整流され、この整流された信号はＡＧ
Ｃドライバー回路１０によって平滑され、この平滑され
た信号のレベルに応じて、ＲＦ ＡＭＰ２の利得を制御
している。
【００１３】また、整流回路６より出力された信号は電
界急変動検出回路７に入力され、ＡＮＴ１の信号入力レ
ベルが、弱レベルから急激に強レベルに急変動した際、
電界急変動検出回路７及びＡＧＣコンパレータ回路８が
動作し、ＡＧＣドライバー回路１０に接続された、ＡＧ
Ｃドライバー回路１０の時定数を切り換える時定数切換
回路９によって、ＡＧＣドライバー回路１０の時定数を
小さくしている。
界急変動検出回路７に入力され、ＡＮＴ１の信号入力レ
ベルが、弱レベルから急激に強レベルに急変動した際、
電界急変動検出回路７及びＡＧＣコンパレータ回路８が
動作し、ＡＧＣドライバー回路１０に接続された、ＡＧ
Ｃドライバー回路１０の時定数を切り換える時定数切換
回路９によって、ＡＧＣドライバー回路１０の時定数を
小さくしている。
【００１４】図２は図１の本ＡＧＣシステムをＩＣ化し
た場合の電界急変動検出回路７，時定数切換回路９及び
ＡＧＣドライバー回路１０の具体的回路図を示してい
る。図４は図２の具体的回路例を用いた場合のＲＦ Ａ
ＭＰ２の入力レベル（図（Ａ），整流回路６の入力レベ
ル（図（Ｂ）），ＡＧＣドライバー回路１０の入力レベ
ル（図（Ｃ））及びＲＦ ＡＭＰ２の入力レベル（図
（Ｄ））のレベル変化をタイムチャートで表したもので
あり、また図（Ｅ）乃至図（Ｈ）は図５の従来例での前
記図（Ａ）乃至図（Ｄ）の各ブロックと対応させたもの
である。
た場合の電界急変動検出回路７，時定数切換回路９及び
ＡＧＣドライバー回路１０の具体的回路図を示してい
る。図４は図２の具体的回路例を用いた場合のＲＦ Ａ
ＭＰ２の入力レベル（図（Ａ），整流回路６の入力レベ
ル（図（Ｂ）），ＡＧＣドライバー回路１０の入力レベ
ル（図（Ｃ））及びＲＦ ＡＭＰ２の入力レベル（図
（Ｄ））のレベル変化をタイムチャートで表したもので
あり、また図（Ｅ）乃至図（Ｈ）は図５の従来例での前
記図（Ａ）乃至図（Ｄ）の各ブロックと対応させたもの
である。
【００１５】図２においてＡＧＣドライバー回路１０の
時定数は、容量Ｃ1 ×抵抗Ｒ1 及び容量Ｃ2 ×抵抗Ｒ10
の２箇所あるが、容量Ｃ2 ×抵抗Ｒ10は通常容量Ｃ1 ×
Ｒ1 に比べ時定数は１０分の１以下に設定される為、容
量Ｃ1 ×抵抗Ｒ1 の時定数の方が支配的となる。
時定数は、容量Ｃ1 ×抵抗Ｒ1 及び容量Ｃ2 ×抵抗Ｒ10
の２箇所あるが、容量Ｃ2 ×抵抗Ｒ10は通常容量Ｃ1 ×
Ｒ1 に比べ時定数は１０分の１以下に設定される為、容
量Ｃ1 ×抵抗Ｒ1 の時定数の方が支配的となる。
【００１６】ここで整流回路６の出力信号レベル（ＡＮ
Ｔ１の入力信号レベル）が微小レベルで変化した場合、
ＲＦ ＡＭＰ２のトランジスタＱ1 のベース電位の変動
も微小であり、ＡＧＣシステムループの収束時間も微小
である。しかし、整流回路６の出力信号レベル（ＡＮＴ
１の入力信号レベル）が弱レベルから強レベルに大きく
急変動した場合、ＡＧＣドライバー回路１０の時定数
（容量Ｃ1 ×抵抗Ｒ1 ）が大きい場合、ＡＧＣループの
収束時間が長くなり、これに伴いＲＦ ＡＭＰ２の利得
を制御（トランジスタＱ1 のベース電圧降下）するまで
の時間が長くなる（図４（Ｈ）参照）。
Ｔ１の入力信号レベル）が微小レベルで変化した場合、
ＲＦ ＡＭＰ２のトランジスタＱ1 のベース電位の変動
も微小であり、ＡＧＣシステムループの収束時間も微小
である。しかし、整流回路６の出力信号レベル（ＡＮＴ
１の入力信号レベル）が弱レベルから強レベルに大きく
急変動した場合、ＡＧＣドライバー回路１０の時定数
（容量Ｃ1 ×抵抗Ｒ1 ）が大きい場合、ＡＧＣループの
収束時間が長くなり、これに伴いＲＦ ＡＭＰ２の利得
を制御（トランジスタＱ1 のベース電圧降下）するまで
の時間が長くなる（図４（Ｈ）参照）。
【００１７】この為、整流回路６より出力される信号レ
ベルが異常に大きくなり（図４（Ｆ）参照）、ＡＧＣド
ライバー回路１０の入力レベル（トランジスタＱ2 のベ
ース電圧）が増大する（図４（Ｇ）参照）。
ベルが異常に大きくなり（図４（Ｆ）参照）、ＡＧＣド
ライバー回路１０の入力レベル（トランジスタＱ2 のベ
ース電圧）が増大する（図４（Ｇ）参照）。
【００１８】ここでＡＧＣドライバー回路１０の入力レ
ベル（図４（Ｇ）ｄ点）をトランジスタＱ10，Ｑ11及び
Ｑ12によってクランプし（図４（Ｃ）ｃ点）、更にトラ
ンジスタＱ13の動作によりＡＧＣコンパレータ回路８が
動作し、前記ＡＧＣコンパレータ回路８の出力に接続さ
れているトランジスタＱ9 及びＱ8 が動作する。トラン
ジスタＱ9 が動作することにより、抵抗Ｒ6 に電流が供
給され、トランジスタＱ7 の動作により、トランジスタ
Ｑ6 が動作しなくなる。
ベル（図４（Ｇ）ｄ点）をトランジスタＱ10，Ｑ11及び
Ｑ12によってクランプし（図４（Ｃ）ｃ点）、更にトラ
ンジスタＱ13の動作によりＡＧＣコンパレータ回路８が
動作し、前記ＡＧＣコンパレータ回路８の出力に接続さ
れているトランジスタＱ9 及びＱ8 が動作する。トラン
ジスタＱ9 が動作することにより、抵抗Ｒ6 に電流が供
給され、トランジスタＱ7 の動作により、トランジスタ
Ｑ6 が動作しなくなる。
【００１９】一方、トランジスタＱ8 の動作によりベー
ス共通で双方向に接続されたトランジスタＱ3 及びＱ4
のベースに電流が供給され、トランジスタＱ3 及びＱ4
は動作し、これによりリファレンス電圧源と抵抗Ｒ2 が
導通する。
ス共通で双方向に接続されたトランジスタＱ3 及びＱ4
のベースに電流が供給され、トランジスタＱ3 及びＱ4
は動作し、これによりリファレンス電圧源と抵抗Ｒ2 が
導通する。
【００２０】図２に示す回路例の場合、ＡＧＣドライバ
ー回路１０の時定数はトランジスタＱ1 のベースに接続
された容量Ｃ1 及び抵抗Ｒ1 及びトランジスタＱ3 ，Ｑ
4 のコレクタ飽和抵抗（ｒｓｃ）及び抵抗Ｒ2 によって
Ｃ1 ×（Ｒ1 ／／（Ｒ2 ＋ｒｓｃ））となる。
ー回路１０の時定数はトランジスタＱ1 のベースに接続
された容量Ｃ1 及び抵抗Ｒ1 及びトランジスタＱ3 ，Ｑ
4 のコレクタ飽和抵抗（ｒｓｃ）及び抵抗Ｒ2 によって
Ｃ1 ×（Ｒ1 ／／（Ｒ2 ＋ｒｓｃ））となる。
【００２１】ＡＧＣループの収束時間を通常設定よりＣ
1 Ｒ1 2 ／Ｒ1 ＋Ｒ2 ＋ｒｓｃ分の時間（図４（Ｂ）ａ
時間と図４（Ｆ）ｂ時間の差）を短縮することが可能と
なり、これによりＲＦ ＡＭＰ２の利得を制御するまで
の時間も短縮される（図４（Ｄ）参照）。
1 Ｒ1 2 ／Ｒ1 ＋Ｒ2 ＋ｒｓｃ分の時間（図４（Ｂ）ａ
時間と図４（Ｆ）ｂ時間の差）を短縮することが可能と
なり、これによりＲＦ ＡＭＰ２の利得を制御するまで
の時間も短縮される（図４（Ｄ）参照）。
【００２２】図３（Ｂ）はＡＮＴ１の信号入力レベルが
６０ｄＢμＶから１００ｄＢμＶに急激に変化した時の
ＡＦ ＯＵＴ端子１１のレベル変動を示したものであ
り、ＡＦ ＯＵＴ信号レベルが安定するまで約１２０ｍ
ｓｅｃとなり、従来例（約４００ｍｓｅｃ）と比べ約３
分の１以下となっている。
６０ｄＢμＶから１００ｄＢμＶに急激に変化した時の
ＡＦ ＯＵＴ端子１１のレベル変動を示したものであ
り、ＡＦ ＯＵＴ信号レベルが安定するまで約１２０ｍ
ｓｅｃとなり、従来例（約４００ｍｓｅｃ）と比べ約３
分の１以下となっている。
【００２３】本発明のＡＧＣシステムでは前述したＡＧ
Ｃ動作の収束時間による聴感上の影響として、従来例と
比べ３分の１以下となっている為、殆んど影響のないも
のとなっている。
Ｃ動作の収束時間による聴感上の影響として、従来例と
比べ３分の１以下となっている為、殆んど影響のないも
のとなっている。
【００２４】
【発明の効果】以上説明したように本発明のＡＧＣシス
テムにおいては、ＡＮＴ１の信号入力レベルが弱レベル
から強レベルに急変動した場合、ＡＧＣループの収束時
間を短縮することが可能であり、ＡＦ ＯＵＴレベルの
変動時間を短縮できる効果がある。
テムにおいては、ＡＮＴ１の信号入力レベルが弱レベル
から強レベルに急変動した場合、ＡＧＣループの収束時
間を短縮することが可能であり、ＡＦ ＯＵＴレベルの
変動時間を短縮できる効果がある。
【００２５】更にＩＣ化した場合においては約３０素子
程度でチップ面積にして０．０３〜０．０４ｍｍ2 程度
で、通常のチューナ用ＩＣのチップ面積５〜７ｍｍ2 に
対して殆ど影響しない程度で実現できるに拘ず、前述し
た効果を有する。
程度でチップ面積にして０．０３〜０．０４ｍｍ2 程度
で、通常のチューナ用ＩＣのチップ面積５〜７ｍｍ2 に
対して殆ど影響しない程度で実現できるに拘ず、前述し
た効果を有する。
【図１】本発明の一実施例のＡＧＣシステム図
【図２】図２に示した時定数切換回路の具体的回路図
【図３】図２及び図１に示したＡＧＣシステムでの信号
レベル変動図
レベル変動図
【図４】本発明及び従来例のＡＧＣシステムでの各ブロ
ック入力レベルタイムチャート図
ック入力レベルタイムチャート図
【図５】従来のＡＧＣシステムを示す図
１ アンテナ ２ ＲＦ ＡＭＰ ３ フィルタ ４ 周波数変換回路 ５ ＩＦ信号処理回路 ６ 整流回路 ７ 電界急変動検出回路 ８ ＡＧＣコンパレータ回路 ９ 時定数切換回路 １０ ＡＧＣドライバー回路 １１ ＡＦ ＯＵＴ端子
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−162020（ＪＰ，Ａ) 実公 昭62−18982（ＪＰ，Ｙ２) 実公 平２−1943（ＪＰ，Ｙ２)
Claims (3)
- 【請求項１】 Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ信号を
増幅するＲＦＡＭＰと、このＲＦ ＡＭＰの出力信号を
任意の周波数に制限するフィルターと、このフィルター
の出力を任意の周波数に変換する周波数変換回路と、こ
の周波数変換回路の出力をＡｕｄｉｏ Ｆｒｅｑｕｅｎ
ｃｙに変換するＩＦ信号処理回路と、前記フィルターの
出力を整流する整流回路と、前記整流回路の出力信号の
信号レベルが、所定のレベル以上の場合にはクランプの
レベルの信号を、前記所定のレベル以下の場合には前記
整流回路の出力信号に応じた信号を出力する手段と、前
記手段から出力された信号に応答してＲＦ ＡＭＰの利
得を制御するＡＧＣドライバー回路と、前記整流回路の
出力信号に基づき生成された比較電圧とリファレンス電
圧とを比較し前記比較電圧がリファレンス電圧よりも大
きいときに比較信号を出力するＡＧＣコンパレータ回路
と、前記比較信号が出力されたときに前記比較信号が出
力されていないときに比べ前記ＡＧＣドライバー回路の
時定数を小さくする時定数切換回路とを有することを特
徴とするＡＧＣシステム。 - 【請求項２】 前記手段は、前記整流回路の出力信号を
受ける所定段数のダイオードを有し、前記所定段数のダ
イオードの両端に生じる電圧を出力信号とすることを特
徴とする請求項１記載のＡＧＣシステム。 - 【請求項３】 前記比較電圧は、前記所定段数のダイオ
ードに流れる電流に基づいて生成されることを特徴とす
る請求項２記載のＡＧＣシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04008121A JP3088172B2 (ja) | 1992-01-21 | 1992-01-21 | Ａｇｃシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04008121A JP3088172B2 (ja) | 1992-01-21 | 1992-01-21 | Ａｇｃシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05199137A JPH05199137A (ja) | 1993-08-06 |
| JP3088172B2 true JP3088172B2 (ja) | 2000-09-18 |
Family
ID=11684462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04008121A Expired - Fee Related JP3088172B2 (ja) | 1992-01-21 | 1992-01-21 | Ａｇｃシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3088172B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4299416B2 (ja) | 1999-10-18 | 2009-07-22 | 株式会社ルネサステクノロジ | ピーク検波式ａｇｃ回路 |
| CN101164230A (zh) * | 2005-04-25 | 2008-04-16 | 松下电器产业株式会社 | 自动增益控制电路和信号再现装置 |
| JP2006319608A (ja) * | 2005-05-12 | 2006-11-24 | Matsushita Electric Ind Co Ltd | ダイバーシティ型受信装置、ダイバーシティ型受信装置を用いた受信方法および受信プログラム、ダイバーシティ型受信装置を用いた受信プログラムを格納した記録媒体 |
| JP4911088B2 (ja) | 2008-03-21 | 2012-04-04 | 富士通株式会社 | 無線通信装置および無線通信方法 |
| JP5188365B2 (ja) * | 2008-11-17 | 2013-04-24 | 三菱電機株式会社 | 信号伝達システム |
| JP2013004149A (ja) * | 2011-06-17 | 2013-01-07 | Panasonic Corp | Ａｐｃ回路、及び光ディスク再生装置 |
-
1992
- 1992-01-21 JP JP04008121A patent/JP3088172B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05199137A (ja) | 1993-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3088172B2 (ja) | Ａｇｃシステム | |
| US4147991A (en) | Automatic gain control apparatus | |
| JP2797845B2 (ja) | Ａｍチューナ | |
| JP3392880B2 (ja) | 移動体用受信装置 | |
| JP3197686B2 (ja) | Ａｍラジオ受信機 | |
| JPS6046133A (ja) | ラジオ受信機 | |
| JP3328926B2 (ja) | テレビジョン受信装置 | |
| JP3108712U (ja) | 可変利得増幅回路 | |
| JP3058377B2 (ja) | Ｃ／ｎ検出装置 | |
| JP3135789B2 (ja) | 自動利得制御ループ回路 | |
| JP3071138B2 (ja) | Ａｍラジオ受信機 | |
| KR960003837B1 (ko) | 수신기 | |
| JPH03145339A (ja) | Ａｍラジオ受信機 | |
| JPS6241473Y2 (ja) | ||
| JP3070988B2 (ja) | 自動選局回路 | |
| US5095543A (en) | Method and device for audio waveform correction in a RF communication system postdetection circuit | |
| JPS57180216A (en) | Agc circuit for television receiver | |
| KR960016126A (ko) | 고주파수신기의 전자동조튜너 | |
| JPH03158016A (ja) | Ａｍラジオ受信機 | |
| JPS6012367Y2 (ja) | ラジオ受信機 | |
| JPS61154305A (ja) | 自動利得制御装置 | |
| JPH0441625Y2 (ja) | ||
| JPH0292173A (ja) | アンテナダイバーシティ方式のテレビジョン受像機 | |
| JPH0423441B2 (ja) | ||
| JPS63260308A (ja) | ラジオ受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990406 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070714 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |