JPH05235646A - 非線形歪補償回路 - Google Patents
非線形歪補償回路Info
- Publication number
- JPH05235646A JPH05235646A JP1805892A JP1805892A JPH05235646A JP H05235646 A JPH05235646 A JP H05235646A JP 1805892 A JP1805892 A JP 1805892A JP 1805892 A JP1805892 A JP 1805892A JP H05235646 A JPH05235646 A JP H05235646A
- Authority
- JP
- Japan
- Prior art keywords
- distortion
- bias
- output
- control circuit
- linear
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】非線形歪補償回路において、補償すべき高周波
増幅器の入力レベルと歪とに応じて、最適のレベルと歪
とを発生する非線形歪補償回路を提供する。 【構成】非線形歪補償器１の出力端に方向性結合器２が
接続され、その一方の出力端５が検波器３に接続され、
その出力電圧がバイアス制御回路４に供給され、この制
御回路４の出力電圧が歪発生用ＧａＡｓ・ＦＥＴ８のバ
イアス電圧を制御して最適の歪を発生することができ
る。
増幅器の入力レベルと歪とに応じて、最適のレベルと歪
とを発生する非線形歪補償回路を提供する。 【構成】非線形歪補償器１の出力端に方向性結合器２が
接続され、その一方の出力端５が検波器３に接続され、
その出力電圧がバイアス制御回路４に供給され、この制
御回路４の出力電圧が歪発生用ＧａＡｓ・ＦＥＴ８のバ
イアス電圧を制御して最適の歪を発生することができ
る。
Description
【０００１】
【産業上の利用分野】本発明は非線形歪補償回路に関
し、特にマイクロ波による高周波増幅器の歪を補償する
ために用いられる非直線歪補償回路に関する。
し、特にマイクロ波による高周波増幅器の歪を補償する
ために用いられる非直線歪補償回路に関する。
【０００２】
【従来の技術】従来の非直線歪補償回路は、図３に示す
ように、高周波増幅器９に非直線歪補償器１を接続し
て、そのバイアス回路７を調整し、例えば３次混変調歪
の改善を行っている。従来例では、非線形歪補償器１の
中にある歪発生用ＧａＡｓ・ＦＥＴ８にバイアス回路７
から調整された一定のバイアスをかけているために歪の
発生量はＧａＡｓ・ＦＥＴに印加される固定のバイアス
電圧に対応した出力電力により生ずるＧａＡｓ・ＦＥＴ
の非線形性による歪に依存していた。
ように、高周波増幅器９に非直線歪補償器１を接続し
て、そのバイアス回路７を調整し、例えば３次混変調歪
の改善を行っている。従来例では、非線形歪補償器１の
中にある歪発生用ＧａＡｓ・ＦＥＴ８にバイアス回路７
から調整された一定のバイアスをかけているために歪の
発生量はＧａＡｓ・ＦＥＴに印加される固定のバイアス
電圧に対応した出力電力により生ずるＧａＡｓ・ＦＥＴ
の非線形性による歪に依存していた。
【０００３】
【発明が解決しようとする課題】この従来の非線形歪補
償回路では、非線形歪補償器１の中にある歪発生用Ｇａ
Ａｓ・ＦＥＴにかけるバイアスが一定であったので、特
に歪発生用ＧａＡｓ・ＦＥＴ８の飽和レベル付近での歪
の発生量が決まってしまっていた。また、ある一定バイ
アスにおいてＧａＡｓ・ＦＥＴから発生する歪よりもさ
らに大きな歪を発生する高周波電力増幅器を補償するの
が困難である。また、補償すべき高周波増幅器の歪に対
応して、非直線歪補償器の歪発生レベルを調整すると非
直線歪補償器の出力レベルと高周波増幅器の入力および
出力レベルとのレベルダイヤグラムも固定されるので、
歪量の変化に対応できないという欠点があった。
償回路では、非線形歪補償器１の中にある歪発生用Ｇａ
Ａｓ・ＦＥＴにかけるバイアスが一定であったので、特
に歪発生用ＧａＡｓ・ＦＥＴ８の飽和レベル付近での歪
の発生量が決まってしまっていた。また、ある一定バイ
アスにおいてＧａＡｓ・ＦＥＴから発生する歪よりもさ
らに大きな歪を発生する高周波電力増幅器を補償するの
が困難である。また、補償すべき高周波増幅器の歪に対
応して、非直線歪補償器の歪発生レベルを調整すると非
直線歪補償器の出力レベルと高周波増幅器の入力および
出力レベルとのレベルダイヤグラムも固定されるので、
歪量の変化に対応できないという欠点があった。
【０００４】
【課題を解決するための手段】本発明の非線形歪補償回
路は、バイアス電圧で制御される電界効果半導体素子を
非線素子とする非線形歪補償器と、前記非線形歪補償器
の出力端に接続される方向性結合器と、この方向性結合
器の一方の出力端に接続される検波器と、この検波器の
出力端に接続されるバイアス制御回路と、このバイアス
制御回路の出力であるバイアス電圧が前記非線形歪補償
器内の電界効果半導体素子に印加されている。
路は、バイアス電圧で制御される電界効果半導体素子を
非線素子とする非線形歪補償器と、前記非線形歪補償器
の出力端に接続される方向性結合器と、この方向性結合
器の一方の出力端に接続される検波器と、この検波器の
出力端に接続されるバイアス制御回路と、このバイアス
制御回路の出力であるバイアス電圧が前記非線形歪補償
器内の電界効果半導体素子に印加されている。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例の非線形歪補償回
路のブロック図である。図１において、従来例の非線形
歪補償器１の出力端に本発明の実施例では方向性結合器
２を接続し方向性結合器２の出力端５は検波器３に接続
され、非線形歪補償器１の出力電力を検波して出力して
いる。また、歪を発生した高周波電力の出力端６は高周
波増幅器（図示せず）に接続される。検波器３の出力は
バイアス制御回路４に接続され、このバイアス制御回路
４の制御により検波器３の出力電圧に応じて非線形歪補
償器１内の歪発生用ＧａＡｓ・ＦＥＴ８へのバイアスを
可変し調整する。
路のブロック図である。図１において、従来例の非線形
歪補償器１の出力端に本発明の実施例では方向性結合器
２を接続し方向性結合器２の出力端５は検波器３に接続
され、非線形歪補償器１の出力電力を検波して出力して
いる。また、歪を発生した高周波電力の出力端６は高周
波増幅器（図示せず）に接続される。検波器３の出力は
バイアス制御回路４に接続され、このバイアス制御回路
４の制御により検波器３の出力電圧に応じて非線形歪補
償器１内の歪発生用ＧａＡｓ・ＦＥＴ８へのバイアスを
可変し調整する。
【０００７】この補償用の非線形歪を発生するＧａＡｓ
・ＦＥＴ素子自体の動作を説明する。ＧａＡｓ・ＦＥＴ
はゲートのバイアス電圧をピンチオフ電圧に近づけるこ
とにより、より多くの歪を発生する。本実施例では、非
線形歪補償器１の出力電力が大きくなるにつれてゲート
のバイアス電圧をピンチオフ電圧に近づけるようにバイ
アス制御回路４によりバイアス電圧を制御している。す
なわち、方向性結合器２の出力端５の非線形歪補償器１
の出力電力が大きいときには、より大きな歪を、出力電
力が小さいときは小さな歪を発生するような非線形歪補
償回路を実現することができる。
・ＦＥＴ素子自体の動作を説明する。ＧａＡｓ・ＦＥＴ
はゲートのバイアス電圧をピンチオフ電圧に近づけるこ
とにより、より多くの歪を発生する。本実施例では、非
線形歪補償器１の出力電力が大きくなるにつれてゲート
のバイアス電圧をピンチオフ電圧に近づけるようにバイ
アス制御回路４によりバイアス電圧を制御している。す
なわち、方向性結合器２の出力端５の非線形歪補償器１
の出力電力が大きいときには、より大きな歪を、出力電
力が小さいときは小さな歪を発生するような非線形歪補
償回路を実現することができる。
【０００８】次に、前述の一実施例の応用例を図２によ
り説明する。図２に示すように、補償する対象が高周波
増幅器９の場合に、非線形歪補償器１に接続される高周
波増幅器９の入力電力に応じた非線形歪の量に見合うレ
ベルダイヤグラムなどを考慮し、方向性結合器２の接続
の仕方をかえて効率的なレベルダイヤグラムを組むこと
も可能である。また本実施例では、歪発生用ＧａＡｓ・
ＦＥＴのゲートのバイアス電圧を制御しているが、ドレ
インのバイアス電圧を制御することによって、同等の歪
を発生することも可能である。
り説明する。図２に示すように、補償する対象が高周波
増幅器９の場合に、非線形歪補償器１に接続される高周
波増幅器９の入力電力に応じた非線形歪の量に見合うレ
ベルダイヤグラムなどを考慮し、方向性結合器２の接続
の仕方をかえて効率的なレベルダイヤグラムを組むこと
も可能である。また本実施例では、歪発生用ＧａＡｓ・
ＦＥＴのゲートのバイアス電圧を制御しているが、ドレ
インのバイアス電圧を制御することによって、同等の歪
を発生することも可能である。
【０００９】
【発明の効果】以上説明したように本発明は、非線形歪
補償器出力電力の検波電圧に対応して非線形歪補償器内
のＧａＡｓ・ＦＥＴへのバイアス電圧を制御することに
より、最適の歪を発生することができるという効果を有
する。
補償器出力電力の検波電圧に対応して非線形歪補償器内
のＧａＡｓ・ＦＥＴへのバイアス電圧を制御することに
より、最適の歪を発生することができるという効果を有
する。
【図１】本発明の一実施例のブロック図である。
【図２】本実施例の応用例のブロック図である。
【図３】従来例のブロック図である。
１ 非線形歪補償器 ２ 方向性結合器 ３ 検波器 ４ バイアス制御回路 ５，６ 出力端 ７ バイアス回路 ８ 歪発生用ＧａＡｓ・ＦＥＴ ９ 高周波増幅器
Claims (1)
- 【請求項１】 バイアス電圧で制御される電界効果半導
体素子を非線形素子とする非線形歪補償器と、前記非線
形歪補償器の出力端に接続される方向性結合器と、この
方向性結合器の一方の出力端に接続される検波器と、こ
の検波器の出力端に接続されるバイアス制御回路と、こ
のバイアス制御回路の出力であるバイアス電圧が前記非
線形歪補償器内の電界効果半導体素子に印加されている
ことを特徴とする非線形歪補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1805892A JPH05235646A (ja) | 1992-02-04 | 1992-02-04 | 非線形歪補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1805892A JPH05235646A (ja) | 1992-02-04 | 1992-02-04 | 非線形歪補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235646A true JPH05235646A (ja) | 1993-09-10 |
Family
ID=11961097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1805892A Pending JPH05235646A (ja) | 1992-02-04 | 1992-02-04 | 非線形歪補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235646A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08265052A (ja) * | 1995-03-20 | 1996-10-11 | Fukushima Nippon Denki Kk | 歪補償器 |
| DE19616803A1 (de) * | 1995-04-28 | 1996-10-31 | Mitsubishi Electric Corp | Verzerrungskompensationsschaltung |
| US5798665A (en) * | 1995-10-25 | 1998-08-25 | Nec Corporation | Bias controller for decreasing bias current supplied to amplifier without sacrifice if distortion |
| US6111461A (en) * | 1997-10-15 | 2000-08-29 | Nec Corporation | High frequency amplifier circuit |
| US6307436B1 (en) | 1999-06-15 | 2001-10-23 | Nec Corporation | Predistortion type linearizer with a resonant circuit and common gate FET |
| JP2011507458A (ja) * | 2007-12-18 | 2011-03-03 | クゥアルコム・インコーポレイテッド | 動的なバイアスを用いた増幅器 |
-
1992
- 1992-02-04 JP JP1805892A patent/JPH05235646A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08265052A (ja) * | 1995-03-20 | 1996-10-11 | Fukushima Nippon Denki Kk | 歪補償器 |
| DE19616803A1 (de) * | 1995-04-28 | 1996-10-31 | Mitsubishi Electric Corp | Verzerrungskompensationsschaltung |
| US5815038A (en) * | 1995-04-28 | 1998-09-29 | Mitsubishi Denki Kabushiki Kaisha | Distortion compensation circuit |
| US5798665A (en) * | 1995-10-25 | 1998-08-25 | Nec Corporation | Bias controller for decreasing bias current supplied to amplifier without sacrifice if distortion |
| US6111461A (en) * | 1997-10-15 | 2000-08-29 | Nec Corporation | High frequency amplifier circuit |
| US6307436B1 (en) | 1999-06-15 | 2001-10-23 | Nec Corporation | Predistortion type linearizer with a resonant circuit and common gate FET |
| JP2011507458A (ja) * | 2007-12-18 | 2011-03-03 | クゥアルコム・インコーポレイテッド | 動的なバイアスを用いた増幅器 |
| US8552803B2 (en) | 2007-12-18 | 2013-10-08 | Qualcomm Incorporated | Amplifier with dynamic bias |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03198407A (ja) | 線形増幅器 | |
| JPH0752812B2 (ja) | 予歪回路 | |
| US4532477A (en) | Distortion compensation for a microwave amplifier | |
| US5939920A (en) | Method and apparatus which adds distortion to a signal to compensate for distortion added at a later stage by a nonlinear element | |
| US4198675A (en) | Linearization technique for closed-loop acousto-optic modulators | |
| JPH05235646A (ja) | 非線形歪補償回路 | |
| US20040095192A1 (en) | Radio frequency power amplifier adaptive bias control circuit | |
| US4580294A (en) | Optical transmitter | |
| US11228285B2 (en) | Power amplifier | |
| JP2001274632A (ja) | 増幅装置及び消費電力制御方法 | |
| KR19990042066A (ko) | 가변이득 증폭기 | |
| US6377118B1 (en) | Linearizer for power amplifier | |
| US20180241387A1 (en) | Drain lag compensation circuit for rf power transistors | |
| JP3393514B2 (ja) | モノリシック集積化低位相歪電力増幅器 | |
| JP2903905B2 (ja) | 高周波帯高出力増幅器 | |
| JPH09232901A (ja) | 歪補償回路 | |
| JP2008244986A (ja) | 高周波増幅器 | |
| JP3144361B2 (ja) | 差動増幅器 | |
| JPH06310949A (ja) | 高周波増幅回路及びその制御方法 | |
| JPH0677762A (ja) | 可変減衰器 | |
| KR100320427B1 (ko) | 통신 시스템에서의 왜곡 신호 보상 방법 및 장치 | |
| JPH08265052A (ja) | 歪補償器 | |
| JPH04177911A (ja) | 波形補正回路 | |
| JPH06152259A (ja) | 送信電力制御方式 | |
| CN111614328A (zh) | 一种提升线性度的驱动电路结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990629 |