JPH0661752A - 光電変換用プリアンプ回路 - Google Patents
光電変換用プリアンプ回路Info
- Publication number
- JPH0661752A JPH0661752A JP21133992A JP21133992A JPH0661752A JP H0661752 A JPH0661752 A JP H0661752A JP 21133992 A JP21133992 A JP 21133992A JP 21133992 A JP21133992 A JP 21133992A JP H0661752 A JPH0661752 A JP H0661752A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- circuit
- input
- inverting amplifier
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 光通信における光伝送用受信器の入力段など
に用いられる光電変換用プリアンプ回路に関し、広いダ
イナミックレンジを確保しながら高い伝送ビットレート
まで安定に動作するプリアンプ回路を提供することを目
的とする。 【構成】 光信号を電気信号に変換する光電変換素子
と、該変換された電気信号を入力信号とし、入出力端子
間に負帰還抵抗を接続された反転増幅回路とからなる光
電変換用プリアンプ回路において、反転増幅回路を複数
個の反転増幅器を用いて多段構成し、第一段目の反転増
幅器の入出力端子間に可変インピーダンス素子を接続す
るとともに、多段構成した反転増幅回路の第一段目の反
転増幅器の出力信号に応じて可変インピーダンス素子の
インピーダンスを制御するインピーダンス制御手段を設
け、入力信号が増加したとき可変インピーダンス素子の
インピーダンスが小さくなるように制御するよう構成す
る。
に用いられる光電変換用プリアンプ回路に関し、広いダ
イナミックレンジを確保しながら高い伝送ビットレート
まで安定に動作するプリアンプ回路を提供することを目
的とする。 【構成】 光信号を電気信号に変換する光電変換素子
と、該変換された電気信号を入力信号とし、入出力端子
間に負帰還抵抗を接続された反転増幅回路とからなる光
電変換用プリアンプ回路において、反転増幅回路を複数
個の反転増幅器を用いて多段構成し、第一段目の反転増
幅器の入出力端子間に可変インピーダンス素子を接続す
るとともに、多段構成した反転増幅回路の第一段目の反
転増幅器の出力信号に応じて可変インピーダンス素子の
インピーダンスを制御するインピーダンス制御手段を設
け、入力信号が増加したとき可変インピーダンス素子の
インピーダンスが小さくなるように制御するよう構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、光通信における光伝送
用受信器の入力段などに用いられる光電変換用プリアン
プ回路に関する。
用受信器の入力段などに用いられる光電変換用プリアン
プ回路に関する。
【０００２】
【従来の技術】図５に、従来の光伝送用受信器における
光電変換用プリアンプ回路を示す。図５において、１は
光パルス信号を受光して入力信号電流Ｉに変換するフォ
トダイオード、２は前記入力信号電流Ｉを増幅する反転
増幅回路、３はこの反転増幅回路２の入出力端子間に接
続された負帰還抵抗である。
光電変換用プリアンプ回路を示す。図５において、１は
光パルス信号を受光して入力信号電流Ｉに変換するフォ
トダイオード、２は前記入力信号電流Ｉを増幅する反転
増幅回路、３はこの反転増幅回路２の入出力端子間に接
続された負帰還抵抗である。
【０００３】図５の光電変換用プリアンプ回路は、トラ
ンスインピーダンス型プリアンプ回路と呼ばれるもの
で、その出力電圧ＶOUT は、負帰還抵抗３の抵抗値をＲ
f とすると、ＶOUT ＝−（Ｉ×Ｒf ）で与えられる。
ンスインピーダンス型プリアンプ回路と呼ばれるもの
で、その出力電圧ＶOUT は、負帰還抵抗３の抵抗値をＲ
f とすると、ＶOUT ＝−（Ｉ×Ｒf ）で与えられる。
【０００４】ところで、光通信における光電変換用プリ
アンプ回路は、高速伝送を行なう必要から広いダイナミ
ックレンジを必要とするが、図５の回路の場合、入力信
号電流Ｉが大きくなり過ぎると、反転増幅回路２の出力
電圧ＶOUT が飽和してしまうため、出力パルスのデュー
ティ比が変化してしまい、ダイナミックレンジをそれ以
上に広く採れないという問題があった。
アンプ回路は、高速伝送を行なう必要から広いダイナミ
ックレンジを必要とするが、図５の回路の場合、入力信
号電流Ｉが大きくなり過ぎると、反転増幅回路２の出力
電圧ＶOUT が飽和してしまうため、出力パルスのデュー
ティ比が変化してしまい、ダイナミックレンジをそれ以
上に広く採れないという問題があった。
【０００５】そこで、従来、このような問題を解決する
ため、負帰還抵抗３に流れ込む入力信号電流Ｉを分流
し、反転増幅回路の飽和を防止する方法が採られてい
た。
ため、負帰還抵抗３に流れ込む入力信号電流Ｉを分流
し、反転増幅回路の飽和を防止する方法が採られてい
た。
【０００６】図６にその回路構成を示す。図６におい
て、１はフォトダイオード、２は三個の反転増幅器２1
〜２3 によって多段構成された反転増幅回路、３は反転
増幅回路２の入出力端子間を結ぶ負帰還抵抗、４は反転
増幅回路２の第一段目の反転増幅器２1 の入出力端子間
に接続された分流用の可変インピーダンス素子たるＮチ
ャンネルＭＯＳ型ＦＥＴ、５は光電変換用プリアンプ回
路の後段に接続されたメインアンプ部の自動利得制御
（ＡＧＣ）回路である。
て、１はフォトダイオード、２は三個の反転増幅器２1
〜２3 によって多段構成された反転増幅回路、３は反転
増幅回路２の入出力端子間を結ぶ負帰還抵抗、４は反転
増幅回路２の第一段目の反転増幅器２1 の入出力端子間
に接続された分流用の可変インピーダンス素子たるＮチ
ャンネルＭＯＳ型ＦＥＴ、５は光電変換用プリアンプ回
路の後段に接続されたメインアンプ部の自動利得制御
（ＡＧＣ）回路である。
【０００７】図６の光電変換用プリアンプ回路の場合、
入力信号電流Ｉが増加して反転増幅回路２の出力電圧Ｖ
OUT が大きくなると、後段のメインアンプ部のＡＧＣ回
路５によってＦＥＴ４のゲート電圧を制御し、ＦＥＴ４
のドレイン（Ｄ）−ソース（Ｓ）間のインピーダンスを
下げることにより入力信号電流Ｉの一部をこのＦＥＴ４
へ分流し、これによって反転増幅回路２の飽和を防止し
たものである。
入力信号電流Ｉが増加して反転増幅回路２の出力電圧Ｖ
OUT が大きくなると、後段のメインアンプ部のＡＧＣ回
路５によってＦＥＴ４のゲート電圧を制御し、ＦＥＴ４
のドレイン（Ｄ）−ソース（Ｓ）間のインピーダンスを
下げることにより入力信号電流Ｉの一部をこのＦＥＴ４
へ分流し、これによって反転増幅回路２の飽和を防止し
たものである。
【０００８】
【発明が解決しようとする課題】しかしながら、図６の
光電変換用プリアンプ回路の場合、入力信号電流Ｉを分
流するＦＥＴ４は、後段のメインアンプ部のＡＧＣ回路
５によって制御されているため、入力信号の変化に対す
る応答速度が遅く、広いダイナミックレンジを確保しな
がら高い伝送ビットレートまで安定に動作させることが
難しいという問題があった。
光電変換用プリアンプ回路の場合、入力信号電流Ｉを分
流するＦＥＴ４は、後段のメインアンプ部のＡＧＣ回路
５によって制御されているため、入力信号の変化に対す
る応答速度が遅く、広いダイナミックレンジを確保しな
がら高い伝送ビットレートまで安定に動作させることが
難しいという問題があった。
【０００９】本発明は、前記事情に基づきなされたもの
で、その目的とするところは、入力信号の変化に対する
応答速度が速く、広いダイナミックレンジを確保しなが
ら高い伝送ビットレートまで安定に動作できる光電変換
用プリアンプ回路を提供することである。
で、その目的とするところは、入力信号の変化に対する
応答速度が速く、広いダイナミックレンジを確保しなが
ら高い伝送ビットレートまで安定に動作できる光電変換
用プリアンプ回路を提供することである。
【００１０】
【課題を解決するための手段】本発明は、光信号を電気
信号に変換する光電変換素子と、該変換された電気信号
を入力信号とし、入出力端子間に負帰還抵抗を接続され
た反転増幅回路とからなる光電変換用プリアンプ回路に
おいて、前記反転増幅回路を複数個の反転増幅器を用い
て多段構成し、前記多段構成した反転増幅回路の第一段
目の反転増幅器の入出力端子間に可変インピーダンス素
子を接続するとともに、該多段構成した反転増幅回路の
第一段目の反転増幅器の出力信号に応じて前記可変イン
ピーダンス素子のインピーダンスを制御するインピーダ
ンス制御手段を設け、入力信号が増加したとき前記可変
インピーダンス素子のインピーダンスが小さくなるよう
に制御することを特徴とするものである。
信号に変換する光電変換素子と、該変換された電気信号
を入力信号とし、入出力端子間に負帰還抵抗を接続され
た反転増幅回路とからなる光電変換用プリアンプ回路に
おいて、前記反転増幅回路を複数個の反転増幅器を用い
て多段構成し、前記多段構成した反転増幅回路の第一段
目の反転増幅器の入出力端子間に可変インピーダンス素
子を接続するとともに、該多段構成した反転増幅回路の
第一段目の反転増幅器の出力信号に応じて前記可変イン
ピーダンス素子のインピーダンスを制御するインピーダ
ンス制御手段を設け、入力信号が増加したとき前記可変
インピーダンス素子のインピーダンスが小さくなるよう
に制御することを特徴とするものである。
【００１１】
【作用】反転増幅回路への入力信号が増大すると、イン
ピーダンス制御手段がこれを第一段目の反転増幅器の出
力信号の変化から検出し、可変インピーダンス素子のイ
ンピーダンスが小さくなるように制御する。このため、
負帰還抵抗に流れ込む入力信号の一部がこのインピーダ
ンス素子側へ分流され、反転増幅回路の飽和が防止され
る。このため、反転増幅回路の飽和によって出力パルス
のデユーティ比が変化することがなくなる。
ピーダンス制御手段がこれを第一段目の反転増幅器の出
力信号の変化から検出し、可変インピーダンス素子のイ
ンピーダンスが小さくなるように制御する。このため、
負帰還抵抗に流れ込む入力信号の一部がこのインピーダ
ンス素子側へ分流され、反転増幅回路の飽和が防止され
る。このため、反転増幅回路の飽和によって出力パルス
のデユーティ比が変化することがなくなる。
【００１２】しかも、多段構成された反転増幅回路の第
一段目の反転増幅器の出力信号を用いて可変インピーダ
ンス素子のインピーダンスを制御しているため、入力信
号電流の変化に対する応答速度が極めて速く、高い伝送
ビットレートまで安定に動作する。
一段目の反転増幅器の出力信号を用いて可変インピーダ
ンス素子のインピーダンスを制御しているため、入力信
号電流の変化に対する応答速度が極めて速く、高い伝送
ビットレートまで安定に動作する。
【００１３】
【実施例】以下、図面を参照して本発明の実施例につき
説明する。図１に本発明になる光電変換用プリアンプ回
路の１実施例を示す。図１において、１はフォトダイオ
ード、２は三個の反転増幅器２1 〜２3 によって多段構
成された反転増幅回路、３は反転増幅回路２の入出力端
子間に接続された負帰還抵抗、４は第一段目の反転増幅
器２1 の入出力端子間に接続された分流用の可変インピ
ーダンス素子たるＮチャンネルＭＯＳ型ＦＥＴ、６はイ
ンピーダンス制御用増幅器である。なお、図６の従来回
路と同一の部分には同一の符号を付して示した。
説明する。図１に本発明になる光電変換用プリアンプ回
路の１実施例を示す。図１において、１はフォトダイオ
ード、２は三個の反転増幅器２1 〜２3 によって多段構
成された反転増幅回路、３は反転増幅回路２の入出力端
子間に接続された負帰還抵抗、４は第一段目の反転増幅
器２1 の入出力端子間に接続された分流用の可変インピ
ーダンス素子たるＮチャンネルＭＯＳ型ＦＥＴ、６はイ
ンピーダンス制御用増幅器である。なお、図６の従来回
路と同一の部分には同一の符号を付して示した。
【００１４】本発明の光電変換用プリアンプ回路は、図
１に示すように、多段構成された反転増幅回路２の第一
段目の反転増幅器２1 の出力端にインピーダンス制御用
増幅器６を接続し、このインピーダンス制御用増幅器６
によってＦＥＴ４のゲート電圧を制御するようにしたも
のである。
１に示すように、多段構成された反転増幅回路２の第一
段目の反転増幅器２1 の出力端にインピーダンス制御用
増幅器６を接続し、このインピーダンス制御用増幅器６
によってＦＥＴ４のゲート電圧を制御するようにしたも
のである。
【００１５】図１の回路の動作を、図２および図３を参
照して説明する。なお、図２はインピーダンス制御用増
幅器６の入出力特性を、図３はＦＥＴ４のインピーダン
ス特性を示すものである。
照して説明する。なお、図２はインピーダンス制御用増
幅器６の入出力特性を、図３はＦＥＴ４のインピーダン
ス特性を示すものである。
【００１６】入力信号電流Ｉが飽和領域以下の正常な動
作範囲内にあり、この時のインピーダンス制御用増幅器
６の動作点が図２中の点であるものとすると、これに
対応するＦＥＴ４の動作点は図３中の点となる。した
がって、この場合におけるＦＥＴ４のＤ−Ｓ間インピー
ダンスＺは、例えば図３中に示すように、１０ＫΩ程度
の大きな値となっている。
作範囲内にあり、この時のインピーダンス制御用増幅器
６の動作点が図２中の点であるものとすると、これに
対応するＦＥＴ４の動作点は図３中の点となる。した
がって、この場合におけるＦＥＴ４のＤ−Ｓ間インピー
ダンスＺは、例えば図３中に示すように、１０ＫΩ程度
の大きな値となっている。
【００１７】いま、入力信号電流Ｉが増大し、ＦＥＴ４
に流れる電流が増加すると、インピーダンス制御用増幅
器６の入力端Ａの電位は図２の点から点のように変
化し、出力端Ｂの電位が大きくなる。これにより、ＦＥ
Ｔ４の動作点は図３の点から点のように変化し、Ｆ
ＥＴ４のＤ−Ｓ間インピーダンスＺは、例えば図３中に
示すように、１０ＫΩから１ＫΩへと大きく低下する。
に流れる電流が増加すると、インピーダンス制御用増幅
器６の入力端Ａの電位は図２の点から点のように変
化し、出力端Ｂの電位が大きくなる。これにより、ＦＥ
Ｔ４の動作点は図３の点から点のように変化し、Ｆ
ＥＴ４のＤ−Ｓ間インピーダンスＺは、例えば図３中に
示すように、１０ＫΩから１ＫΩへと大きく低下する。
【００１８】このインピーダンス低下の結果、ＦＥＴ４
への入力信号電流Ｉの分流分が増え、負帰還抵抗３へ流
れ込む入力信号電流Ｉが減り、反転増幅回路２の出力電
圧Ｖ OUT がその分だけ軽減されるので、入力信号電流Ｉ
の増大による反転増幅回路２の飽和が防止される。
への入力信号電流Ｉの分流分が増え、負帰還抵抗３へ流
れ込む入力信号電流Ｉが減り、反転増幅回路２の出力電
圧Ｖ OUT がその分だけ軽減されるので、入力信号電流Ｉ
の増大による反転増幅回路２の飽和が防止される。
【００１９】したがって、反転増幅回路２の飽和によっ
て出力パルスのデユーティ比が変化することがなくな
る。しかも、多段構成された反転増幅回路２の第一段目
の反転増幅器２1 の出力信号を用いてＦＥＴ４のインピ
ーダンスを制御しているため、入力信号電流Ｉの変化に
対する応答速度が極めて速く、高い伝送ビットレートま
で安定に動作する。
て出力パルスのデユーティ比が変化することがなくな
る。しかも、多段構成された反転増幅回路２の第一段目
の反転増幅器２1 の出力信号を用いてＦＥＴ４のインピ
ーダンスを制御しているため、入力信号電流Ｉの変化に
対する応答速度が極めて速く、高い伝送ビットレートま
で安定に動作する。
【００２０】図４に前記実施例による出力波形の計算機
による解析結果例を示す。この図４は、伝送ビットレー
ト２８．８Ｍｂｐｓのパルス信号を入力信号とし、この
入力パルスの電流値を種々変えたときの反転増幅回路２
の出力パルス波形を計算機を用いて解析したものであ
る。図４から明らかなように、入力パルスの電流値が変
化しても出力パルス波形の立ち上がり位置と立ち下がり
位置は一定であり、デューティ比が一定に保たれている
ことが分かる。
による解析結果例を示す。この図４は、伝送ビットレー
ト２８．８Ｍｂｐｓのパルス信号を入力信号とし、この
入力パルスの電流値を種々変えたときの反転増幅回路２
の出力パルス波形を計算機を用いて解析したものであ
る。図４から明らかなように、入力パルスの電流値が変
化しても出力パルス波形の立ち上がり位置と立ち下がり
位置は一定であり、デューティ比が一定に保たれている
ことが分かる。
【００２１】なお、前記実施例において、入力信号電流
Ｉが最小受信レベル時におけるインピーダンス制御用増
幅器６の出力電圧が、ＦＥＴ４のゲートのスレッショル
ド電圧ＶTHよりも小さくなるように設定しておけば、入
力信号電流Ｉの最小受信レベル時にはＦＥＴ４を遮断状
態（インピーダンス無限大）とすることができ、最小受
信レベル時のＦＥＴ４のサーマルノイズの影響を排除す
ることができ、その分だけ最小受信レベル時の入力換算
雑音を低減することができる。
Ｉが最小受信レベル時におけるインピーダンス制御用増
幅器６の出力電圧が、ＦＥＴ４のゲートのスレッショル
ド電圧ＶTHよりも小さくなるように設定しておけば、入
力信号電流Ｉの最小受信レベル時にはＦＥＴ４を遮断状
態（インピーダンス無限大）とすることができ、最小受
信レベル時のＦＥＴ４のサーマルノイズの影響を排除す
ることができ、その分だけ最小受信レベル時の入力換算
雑音を低減することができる。
【００２２】また、前記実施例では、可変インピーダン
ス素子としてＮチャンネルＭＯＳ型ＦＥＴを用いたが、
これに限らず、ＰチャンネルＭＯＳ型ＦＥＴ、さらに
は、バイポーラ・トランジスタなど、他の半導体素子を
可変インピーダンス素子として用い得ることは当然であ
る。
ス素子としてＮチャンネルＭＯＳ型ＦＥＴを用いたが、
これに限らず、ＰチャンネルＭＯＳ型ＦＥＴ、さらに
は、バイポーラ・トランジスタなど、他の半導体素子を
可変インピーダンス素子として用い得ることは当然であ
る。
【００２３】
【発明の効果】以上述べたところから明らかなように、
本発明の光電変換用プリアンプ回路によるときは、反転
増幅回路を複数個の反転増幅器を用いて多段構成し、該
多段構成した反転増幅回路の第一段目の反転増幅器の入
出力端子間に可変インピーダンス素子を接続するととも
に、該多段構成した反転増幅回路の第一段目の反転増幅
器の出力信号に応じて前記可変インピーダンス素子のイ
ンピーダンスを制御するインピーダンス制御手段を設
け、入力信号が増加したとき前記可変インピーダンス素
子のインピーダンスが小さくなるように制御するように
したので、入力信号の変化に対する応答速度が極めて速
くなり、広いダイナミックレンジを確保しながら高い伝
送ビットレートまで安定に動作させることができる。
本発明の光電変換用プリアンプ回路によるときは、反転
増幅回路を複数個の反転増幅器を用いて多段構成し、該
多段構成した反転増幅回路の第一段目の反転増幅器の入
出力端子間に可変インピーダンス素子を接続するととも
に、該多段構成した反転増幅回路の第一段目の反転増幅
器の出力信号に応じて前記可変インピーダンス素子のイ
ンピーダンスを制御するインピーダンス制御手段を設
け、入力信号が増加したとき前記可変インピーダンス素
子のインピーダンスが小さくなるように制御するように
したので、入力信号の変化に対する応答速度が極めて速
くなり、広いダイナミックレンジを確保しながら高い伝
送ビットレートまで安定に動作させることができる。
【００２４】また、入力信号の最小受信レベル時に前記
可変インピーダンス素子のインピーダンスが無限大とな
るように設定したので、最小受信レベル時の可変インピ
ーダンス素子のサーマルノイズの影響を排除することが
でき、最小受信レベル時の入力換算雑音を低減すること
ができる。
可変インピーダンス素子のインピーダンスが無限大とな
るように設定したので、最小受信レベル時の可変インピ
ーダンス素子のサーマルノイズの影響を排除することが
でき、最小受信レベル時の入力換算雑音を低減すること
ができる。
【図１】本発明になる光電変換用プリアンプ回路の１実
施例の回路図である。
施例の回路図である。
【図２】図１中のインピーダンス制御用増幅器の入出力
特性の一例を示す図である。
特性の一例を示す図である。
【図３】図１中のＦＥＴのインピーダンス特性の１例を
示す図である。
示す図である。
【図４】本発明回路によるパルス信号出力の計算機によ
る解析波形図である。
る解析波形図である。
【図５】従来の光電変換用プリアンプ回路の第１の例を
示す回路図である。
示す回路図である。
【図６】従来の光電変換用プリアンプ回路の第２の例を
示す回路図である。
示す回路図である。
１ フォトダイオード（光電変換素子） ２ 反転増幅回路 ２1 〜２3 反転増幅器 ３ 負帰還抵抗 ４ ＦＥＴ（インピーダンス可変素子） ６ インピーダンス制御用増幅器（インピーダンス制
御手段）
御手段）
フロントページの続き (72)発明者 竹内 康顕 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 岡田 賢治 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内
Claims (3)
- 【請求項１】 光信号を電気信号に変換する光電変換素
子と、該変換された電気信号を入力信号とし、入出力端
子間に負帰還抵抗を接続された反転増幅回路とからなる
光電変換用プリアンプ回路において、 前記反転増幅回路を複数個の反転増幅器を用いて多段構
成し、 該多段構成した反転増幅回路の第一段目の反転増幅器の
入出力端子間に可変インピーダンス素子を接続するとと
もに、 該多段構成した反転増幅回路の第一段目の反転増幅器の
出力信号に応じて前記可変インピーダンス素子のインピ
ーダンスを制御するインピーダンス制御手段を設け、 入力信号が増加したとき前記可変インピーダンス素子の
インピーダンスが小さくなるように制御することを特徴
とする光電変換用プリアンプ回路。 - 【請求項２】 入力信号の最小受信レベル時に可変イン
ピーダンス素子のインピーダンスが無限大となるように
設定し、最小受信レベル時の入力換算雑音を低減したこ
とを特徴とする請求項１記載の光電変換用プリアンプ回
路。 - 【請求項３】 可変インピーダンス素子がＭＯＳ型ＦＥ
Ｔから構成されていることを特徴とする請求項１または
２記載の光電変換用プリアンプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21133992A JPH0661752A (ja) | 1992-08-07 | 1992-08-07 | 光電変換用プリアンプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21133992A JPH0661752A (ja) | 1992-08-07 | 1992-08-07 | 光電変換用プリアンプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661752A true JPH0661752A (ja) | 1994-03-04 |
Family
ID=16604327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21133992A Pending JPH0661752A (ja) | 1992-08-07 | 1992-08-07 | 光電変換用プリアンプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661752A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762644B1 (en) | 2001-03-13 | 2004-07-13 | Marvell International, Ltd. | Apparatus and method for a nested transimpedance amplifier |
| JP2005223638A (ja) * | 2004-02-05 | 2005-08-18 | Sumitomo Electric Ind Ltd | 前置増幅器 |
| JP2005236616A (ja) * | 2004-02-19 | 2005-09-02 | Nec Kansai Ltd | 光電流・電圧変換回路 |
| US7023271B1 (en) | 2004-03-31 | 2006-04-04 | Marvell International Ltd. | Variable-gain constant-bandwidth transimpedance amplifier |
| US7173486B1 (en) | 2001-03-13 | 2007-02-06 | Marvell International Ltd. | Nested transimpedance amplifier with capacitive cancellation of input parasitic capacitance |
| US7239202B1 (en) | 2004-03-31 | 2007-07-03 | Marvell International Ltd. | Variable-gain constant-bandwidth transimpedance amplifier |
| JP3947865B2 (ja) * | 2000-03-06 | 2007-07-25 | 富士通株式会社 | 前置増幅器 |
| JP2007195189A (ja) * | 2006-01-18 | 2007-08-02 | Marvell World Trade Ltd | 入れ子状のトランスインピーダンス増幅器 |
| JP2007208972A (ja) * | 2006-01-18 | 2007-08-16 | Marvell World Trade Ltd | 入れ子状のトランスインピーダンス増幅器 |
| US7449958B1 (en) | 2005-08-17 | 2008-11-11 | Marvell International Ltd. | Open loop DC control for a transimpedance feedback amplifier |
| US7518447B1 (en) | 2005-01-18 | 2009-04-14 | Marvell International Ltd. | Transimpedance amplifier |
| US7558014B1 (en) | 2004-06-24 | 2009-07-07 | Marvell International Ltd. | Programmable high pass amplifier for perpendicular recording systems |
| US7605649B2 (en) | 2001-03-13 | 2009-10-20 | Marvell World Trade Ltd. | Nested transimpedance amplifier |
| JP2011155368A (ja) * | 2010-01-26 | 2011-08-11 | Hitachi Ltd | ピーキング回路、ピーキング回路制御方法、波形測定装置、情報処理装置 |
-
1992
- 1992-08-07 JP JP21133992A patent/JPH0661752A/ja active Pending
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3947865B2 (ja) * | 2000-03-06 | 2007-07-25 | 富士通株式会社 | 前置増幅器 |
| US7304536B1 (en) | 2001-03-13 | 2007-12-04 | Marvell International Ltd. | Nested transimpendance amplifier |
| US7626453B2 (en) | 2001-03-13 | 2009-12-01 | Marvell World Trade Ltd. | Nested transimpedance amplifier |
| US7405616B2 (en) | 2001-03-13 | 2008-07-29 | Marvell International Ltd. | Nested transimpendance amplifier |
| US7808311B2 (en) | 2001-03-13 | 2010-10-05 | Marvell World Trade Ltd. | Nested transimpedance amplifier |
| US7616057B2 (en) | 2001-03-13 | 2009-11-10 | Marvell World Trade Ltd. | Nested transimpedance amplifier |
| US7173486B1 (en) | 2001-03-13 | 2007-02-06 | Marvell International Ltd. | Nested transimpedance amplifier with capacitive cancellation of input parasitic capacitance |
| US7605649B2 (en) | 2001-03-13 | 2009-10-20 | Marvell World Trade Ltd. | Nested transimpedance amplifier |
| US6836182B1 (en) | 2001-03-13 | 2004-12-28 | Marvell International Ltd. | Nested transimpedance amplifier |
| US7551024B2 (en) | 2001-03-13 | 2009-06-23 | Marvell World Trade Ltd. | Nested transimpedance amplifier |
| US8159293B2 (en) | 2001-03-13 | 2012-04-17 | Marvell International Ltd. | Nested transimpendance amplifier |
| US7276965B1 (en) | 2001-03-13 | 2007-10-02 | Marvell International Ltd. | Nested transimpedance amplifier |
| US6762644B1 (en) | 2001-03-13 | 2004-07-13 | Marvell International, Ltd. | Apparatus and method for a nested transimpedance amplifier |
| JP4613495B2 (ja) * | 2004-02-05 | 2011-01-19 | 住友電気工業株式会社 | 前置増幅器 |
| JP2005223638A (ja) * | 2004-02-05 | 2005-08-18 | Sumitomo Electric Ind Ltd | 前置増幅器 |
| JP2005236616A (ja) * | 2004-02-19 | 2005-09-02 | Nec Kansai Ltd | 光電流・電圧変換回路 |
| JP4536393B2 (ja) * | 2004-02-19 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 光電流・電圧変換回路 |
| US7116164B1 (en) | 2004-03-31 | 2006-10-03 | Marvell International Ltd. | Variable-gain constant-bandwidth transimpedance amplifier |
| US7023271B1 (en) | 2004-03-31 | 2006-04-04 | Marvell International Ltd. | Variable-gain constant-bandwidth transimpedance amplifier |
| US7239202B1 (en) | 2004-03-31 | 2007-07-03 | Marvell International Ltd. | Variable-gain constant-bandwidth transimpedance amplifier |
| US7876520B1 (en) | 2004-06-24 | 2011-01-25 | Marvell International Ltd. | Programmable high pass amplifier for perpendicular recording systems |
| US7558014B1 (en) | 2004-06-24 | 2009-07-07 | Marvell International Ltd. | Programmable high pass amplifier for perpendicular recording systems |
| US7518447B1 (en) | 2005-01-18 | 2009-04-14 | Marvell International Ltd. | Transimpedance amplifier |
| US7449958B1 (en) | 2005-08-17 | 2008-11-11 | Marvell International Ltd. | Open loop DC control for a transimpedance feedback amplifier |
| JP2007208972A (ja) * | 2006-01-18 | 2007-08-16 | Marvell World Trade Ltd | 入れ子状のトランスインピーダンス増幅器 |
| JP2007195189A (ja) * | 2006-01-18 | 2007-08-02 | Marvell World Trade Ltd | 入れ子状のトランスインピーダンス増幅器 |
| JP2011155368A (ja) * | 2010-01-26 | 2011-08-11 | Hitachi Ltd | ピーキング回路、ピーキング回路制御方法、波形測定装置、情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5812030A (en) | Amplifier device capable of carrying out a stable amplifying operation without a gain variation | |
| US7643563B2 (en) | Transmission line driver | |
| US5844445A (en) | Feedback type pre-amplifier | |
| EP0181146A2 (en) | Transimpedance amplifier circuit | |
| JPH0661752A (ja) | 光電変換用プリアンプ回路 | |
| EP0964539A3 (en) | Receiver capable of outputting a high quality signal without regard to an input signal level | |
| KR100342456B1 (ko) | 이득 가변 증폭 회로 | |
| JP3541750B2 (ja) | 光受信前置増幅器 | |
| US5201009A (en) | Signal processor | |
| KR100462467B1 (ko) | 자동이득제어의 가변이득증폭회로 | |
| US20040169551A1 (en) | Active filter circuit with dynamically modifiable gain | |
| JPH09135131A (ja) | 可変利得増幅器 | |
| US5682119A (en) | Variable gain circuit | |
| US4115741A (en) | Fast attack automatic gain control circuit | |
| JPH02305110A (ja) | インタフエース受信回路及びレベル変換回路 | |
| US4255716A (en) | Automatic gain control circuit | |
| EP0874453A2 (en) | Programmable amplifier | |
| JP4613495B2 (ja) | 前置増幅器 | |
| US7098732B2 (en) | Multi-stage variable gain amplifier utilizing overlapping gain curves to compensate for log-linear errors | |
| JP3532633B2 (ja) | 光受信装置 | |
| JP3049999B2 (ja) | プリアンプ | |
| JPH0255428A (ja) | マイクロ波ａｇｃ回路 | |
| US7429893B2 (en) | Variable-gain amplifier and related method | |
| KR100444911B1 (ko) | 광수신기용 차동 트랜스임피던스 증폭기 | |
| US7372328B2 (en) | Amplification circuit for driving a laser signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010327 |