JP2005236616A - 光電流・電圧変換回路 - Google Patents
光電流・電圧変換回路 Download PDFInfo
- Publication number
- JP2005236616A JP2005236616A JP2004042618A JP2004042618A JP2005236616A JP 2005236616 A JP2005236616 A JP 2005236616A JP 2004042618 A JP2004042618 A JP 2004042618A JP 2004042618 A JP2004042618 A JP 2004042618A JP 2005236616 A JP2005236616 A JP 2005236616A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- mosfet
- voltage
- stage
- photocurrent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
- Optical Communication System (AREA)
Abstract
【課題】 増幅器２の入出力間電圧がクランプ用ＭＯＳＦＥＴのしきい値電圧より低い電圧でも、受光ＩＣの光電流・電圧変換回路内の増幅器２がドライブ電流不足とならず、回路動作の強光入力範囲の改善及び出力の安定化・高速化を図った光電流・電圧変換回路の提供。
【解決手段】 フォトダイオード１の一端を、出力電圧を抵抗１１を介して入力端３に帰還させた増幅器２の入力端３に逆バイアス接続し、フォトダイオード１の光電流出力を電圧変換する回路において、増幅器２は３段の同一構成の反転増幅段が直流結合されて構成され、抵抗１１にはＰｃｈ型ＭＯＳＦＥＴ１２が並列接続され、そのゲートが２段目の反転増幅段出力端１３に接続され、増幅器各段の定電流源出力と接地間に挿入された各電圧固定用ＭＯＳＦＥＴ１４、１５、１６を流れる電流を最終段のみ他の段より小さくまたは無くする。
【選択図】図１
【解決手段】 フォトダイオード１の一端を、出力電圧を抵抗１１を介して入力端３に帰還させた増幅器２の入力端３に逆バイアス接続し、フォトダイオード１の光電流出力を電圧変換する回路において、増幅器２は３段の同一構成の反転増幅段が直流結合されて構成され、抵抗１１にはＰｃｈ型ＭＯＳＦＥＴ１２が並列接続され、そのゲートが２段目の反転増幅段出力端１３に接続され、増幅器各段の定電流源出力と接地間に挿入された各電圧固定用ＭＯＳＦＥＴ１４、１５、１６を流れる電流を最終段のみ他の段より小さくまたは無くする。
【選択図】図１
Description
本発明は、受光素子により発生する光電流を電圧に変換する光電流・電圧変換回路に関し、特に強光入力時の回路動作の安定性と応答性に関する。
フォトダイオードなどの受光素子により発生する光電流を電圧に変換して出力する光電流・電圧変換回路が多くの分野で利用されている。例えば、ＦＡ関連のサーボ制御機器やシーケンサやインバータ機器等で入出力間を電気的に絶縁することを目的として、入力側の発光素子（例えば発光ダイオード）に電気信号を供給し、発光素子から出力側の受光素子へ光で信号を伝え、受光素子から電気信号を出力するフォトカプラの受光回路に用いられている。この光電流・電圧変換回路はＩＣ化され受光ＩＣとして使用されている。
以下、受光ＩＣの一例２００について、図１０を参照して説明する。図１０において、２１はフォトダイオードで入射光を検出し、光電流Ｉpdを発生する。２２は反転型の増幅器で入力端２３と出力端２４の間に帰還抵抗２５（抵抗値をＲｆとする）が接続されている。フォトダイオード２１の一端（図示例ではカソード電極）は増幅器２２の入力端２３に接続され、他端（アノード電極）は接地され、その両端にはほぼ一定の逆バイアス電圧がかけられている。
フォトダイオード２１に光入力されない場合には、光電流Ｉpdは発生せず、帰還抵抗２５には電流が流れないため、増幅器２２の出力電圧Ｖａは入力端２３とほぼ等しい電圧Ｖｏとなる。この電圧Ｖｏが基準値となり、フォトダイオード２１に光入力があると、光量に応じた光電流Ｉpdが帰還抵抗２５に流れ、帰還抵抗２５の両端に（Ｉpd×Ｒｆ）の電圧を発生し、出力端２４の電圧Ｖａは基準値電圧Ｖｏからほぼ電圧（Ｖｏ＋Ｉpd×Ｒｆ）に変化する。
図１０に示す受光ＩＣを用いて例えば、フォトカプラを構成した場合、ＩＣ論理素子からHighまたはLowレベルの信号が発光素子に供給されると、発光素子から受光ＩＣへ光で信号が伝わり、受光ＩＣから論理に応じたHighまたはLowレベルの信号が出力される。このようにして、ＩＣ論理素子からの信号が入出力間を電気的に絶縁して伝達される。
フォトカプラの受光素子への入力信号レベルが大きくなると、受光ＩＣに用いられる光電流・電圧変換回路の増幅器２２が飽和し応答が遅くなり、ＩＣ論理素子からの信号が正確に伝達されなくなるという問題がある。
この増幅器の飽和の問題を回避する光電流・電圧変換回路が、特許文献１に開示されている。この例を図１１、図１２に示す。微弱光入力時は、帰還抵抗２５が支配的となり比較的リニアな増幅をし、強光入力時は、主に帰還抵抗２５と並列接続されたクランプ素子の特性に従った増幅となる。
図１１は、クランプ素子としてダイオード２７を用いている。図１１において、フォトダイオード２１は入射光を検出し、光電流Ｉpdを発生する。増幅器２２は入力端２３と出力端２４の間に帰還抵抗２５が接続されている。フォトダイオード２１の一端（図示例ではカソード電極）は増幅器２２の入力端２３に接続され、その両端にはほぼ一定の逆バイアス電圧がかけられている。図示例ではフォトダイオード２１の他端であるアノード電極が接地されている。そして、ダイオード２７のカソードが増幅器２２の入力端２３に、アノードが出力端２４に接続されている。
光入力が小さいときは、光電流Ｉpdも小さく、ダイオード２７には電流が流れず帰還抵抗２５に流れる電流も少ない。しかし、光入力が大きくなり光電流Ｉpdが増大すると、増幅器２２の入出力間電圧がダイオードの順方向電圧（約0.6ｖ〜1.0ｖ）に達しダイオード２７を流れる電流は急に増大する。光電流Ｉpdが増えて出力電圧が増大しようとするが、ダイオード２７の作用で出力電圧は入力電圧と順方向電圧とを加えた電圧以上には上昇しない。このように、微弱光入力時はダイオード２７が導通せずリニアな増幅をし、強光入力時は主にダイオード２７のＶ−Ｉ特性に従った増幅となる。
図１２は、クランプ素子としてエンハンスメント型Ｎｃｈ型ＭＯＳＦＥＴ２８を用いている。図１２において、フォトダイオード２１は入射光を検出し、光電流Ｉpdを発生する。増幅器２２は入力端２３と出力端２４の間に帰還抵抗２５が接続されている。フォトダイオード２１の一端（図示例ではカソード電極）は増幅器２２の入力端２３に接続され、その両端にはほぼ一定の逆バイアス電圧がかけられている。図示例ではフォトダイオード２１の他端であるアノード電極が接地されている。そして、ＭＯＳＦＥＴ２８のゲートとドレインが増幅器２２の出力端２４に、ソースが入力端２３にそれぞれ接続されている。
光入力が小さいときは、光電流Ｉpdも小さく、ＭＯＳＦＥＴ２８には電流がほとんど流れず帰還抵抗２５に流れる電流も少ない。しかし、光入力が大きくなり光電流Ｉpdが増大するにつれ、増幅器２２の入出力間電圧すなわちＭＯＳＦＥＴ２８のゲート・ソース間電圧ＶGSが増大し、ＭＯＳＦＥＴ２８を流れる電流はＭＯＳＦＥＴ２８のＶGS−ＩD特性に従い増大する。つまり、ＭＯＳＦＥＴ２８のオン抵抗が電流の増大とともに小さくなり、増幅器２２の入出力間抵抗である帰還抵抗２５とＭＯＳＦＥＴ２８の合成抵抗も小さくなる。よって、光電流Ｉpdが増加しても、増幅器２２の出力が光電流Ｉpdに比例して上昇することはない。このように、微弱光入力時は帰還抵抗２５が支配的となり比較的リニアな増幅をし、強光入力時は主にMOSFET９のＶGS−ＩD特性に従った増幅となる。
このように図１１、図１２に示す従来の回路２１０、２２０では、フォトダイオード２１に大きな光入力があった場合に、帰還抵抗２５と並列に接続したクランプ素子が導通状態となり、このため多くの光電流はクランプ素子を流れ増幅器２２が飽和することを防止している。
図１３に示す波形図を参照して、従来の光電流・電圧変換回路のクランプ動作を説明する。図１３（ａ）は光入力強度の時間変化、図１３（ｂ）は光入力に対する増幅器出力電圧Ｖａの時間変化、図１３（ｃ）はクランプ動作による増幅器出力電圧Ｖａの伝播遅延時間の変化を示している。光入力強度がクランプ動作開始レベルを超えると図１３（ｂ）のクランプされていない状態を示す破線からクランプされた状態を示す実線へ出力電圧Ｖａが変化する。この時の出力電圧Ｖａの５０％変化点までの伝播遅延時間ｔｐＨＬは、クランプされていない状態を示すｔｐＨＬ０からクランプされた状態を示すｔｐＨＬ１へ短縮される。こうして、図１３（ｃ）に示すように光入力強度が増大してもクランプ効果により伝播遅延時間ｔｐＨＬの増大を抑えることができる。
特開昭６１−４１２１３号公報 （第２−４頁、第１図、第４図、第５図）
ところが、図１１、図１２に示す従来の回路２１０、２２０では、クランプ素子に流れる電流は増幅器２２の出力より供給されるため、増幅器２２内部の本来の増幅作用を行うべき能動素子への電流供給が充分でない場合は、増幅器２２のドライブ電流不足を招き応答性が悪くなるという問題がある。
これを、図１４に示す波形図を参照して、従来の光電流・電圧変換回路の課題を説明する。図１４（ａ）は光入力強度の時間変化、図１４（ｂ）はクランプされた増幅器出力電圧Ｖａの増幅器２２のドライブ電流不足によるばらつき、図１４（ｃ）は増幅器２２のドライブ電流不足による増幅器出力電圧Ｖａの伝播遅延時間のばらつきを示している。強光入力時のクランプ動作中に帰還抵抗２５とクランプ素子への電流が増幅器２２の電流能力を超えて増幅器２２がドライブ電流不足すると、図１４（ｂ）のドライブ電流不足していない状態を示す実線からドライブ電流不足のため応答性が悪化した状態を示す点線のように出力電圧Ｖａがばらつく。従って、この時の出力電圧Ｖａの５０％変化点までの伝播遅延時間ｔｐＨＬも、ドライブ電流が不足していない状態を示すｔｐＨＬ１からドライブ電流不足に起因する不安定動作状態を示すｔｐＨＬ２やｔｐＨＬ３のようにばらつき、図１４（ｃ）に示すようにクランプ動作しても増幅器２２のドライブ電流不足により伝播遅延時間ｔｐＨＬがばらつき、増幅器出力の安定化並びに高速化を図ることができないという問題があった。
近年の省電力設計への強い要求もあり、増幅器２２の電流能力を単に高めるわけにもいかない。本発明は斯かる実情に鑑みなされたもので、増幅器２２のクランプ素子に電流が流れる場合において、増幅器２２のドライブ電流不足を抑制し、クランプ動作時における光電流・電圧変換回路の出力の安定性及び応答性を改善すると共にその動作範囲を改善した光電流・電圧変換回路を提供しようとするものである。
請求項１記載の発明は、入出力端間に帰還抵抗が接続された増幅器と、増幅器の入力端に逆バイアス接続されたフォトダイオードと、帰還抵抗に並列に接続されたクランプ用ＭＯＳＦＥＴとを有する光電流・電圧変換回路において、
増幅器は３段以上で直流結合された反転増幅段で構成され、クランプ用ＭＯＳＦＥＴのゲート・ソース間電圧の絶対値がドレイン・ソース間電圧の絶対値よりも大きくなるようにクランプ用ＭＯＳＦＥＴのゲートが反転増幅段のうち最終段以外の出力に接続され、さらに増幅器は各反転増幅段出力と接地間にダイオード接続された各電圧固定用ＭＯＳＦＥＴが接続され、各電圧固定用ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくしたことを特徴とする光電流・電圧変換回路である。
増幅器は３段以上で直流結合された反転増幅段で構成され、クランプ用ＭＯＳＦＥＴのゲート・ソース間電圧の絶対値がドレイン・ソース間電圧の絶対値よりも大きくなるようにクランプ用ＭＯＳＦＥＴのゲートが反転増幅段のうち最終段以外の出力に接続され、さらに増幅器は各反転増幅段出力と接地間にダイオード接続された各電圧固定用ＭＯＳＦＥＴが接続され、各電圧固定用ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくしたことを特徴とする光電流・電圧変換回路である。
請求項２記載の発明は、入出力端間に帰還抵抗が接続された増幅器と、増幅器の入力端に逆バイアス接続されたフォトダイオードと、帰還抵抗に並列に接続されたクランプ用ＭＯＳＦＥＴとを有する光電流・電圧変換回路において、
増幅器は３段以上で直流結合された反転増幅段で構成され、クランプ用ＭＯＳＦＥＴのゲート・ソース間電圧の絶対値がドレイン・ソース間電圧の絶対値よりも大きくなるようにクランプ用ＭＯＳＦＥＴのゲートが反転増幅段のうち最終段以外の出力に接続され、さらに増幅器は最終段を除く各反転増幅段出力と接地間にダイオード接続された各電圧固定用ＭＯＳＦＥＴが接続され、各電圧固定用ＭＯＳＦＥＴを流れる電流を等しくしたことを特徴とする光電流・電圧変換回路である。
増幅器は３段以上で直流結合された反転増幅段で構成され、クランプ用ＭＯＳＦＥＴのゲート・ソース間電圧の絶対値がドレイン・ソース間電圧の絶対値よりも大きくなるようにクランプ用ＭＯＳＦＥＴのゲートが反転増幅段のうち最終段以外の出力に接続され、さらに増幅器は最終段を除く各反転増幅段出力と接地間にダイオード接続された各電圧固定用ＭＯＳＦＥＴが接続され、各電圧固定用ＭＯＳＦＥＴを流れる電流を等しくしたことを特徴とする光電流・電圧変換回路である。
請求項３記載の発明は、入出力端間に帰還抵抗が接続された増幅器と、増幅器の入力端に逆バイアス接続されたフォトダイオードと、帰還抵抗に並列に接続されたクランプ用ＭＯＳＦＥＴとを有する光電流・電圧変換回路において、
増幅器は３段以上で直流結合された反転増幅段で構成され、クランプ用ＭＯＳＦＥＴのゲート・ソース間電圧の絶対値がドレイン・ソース間電圧の絶対値よりも小さくなるようにクランプ用ＭＯＳＦＥＴのゲートが反転増幅段のうち最終段以外の出力に接続され、さらに増幅器は各反転増幅段出力と接地間にダイオード接続された各電圧固定用ＭＯＳＦＥＴが接続され、各電圧固定用ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくしたことを特徴とする光電流・電圧変換回路である。
増幅器は３段以上で直流結合された反転増幅段で構成され、クランプ用ＭＯＳＦＥＴのゲート・ソース間電圧の絶対値がドレイン・ソース間電圧の絶対値よりも小さくなるようにクランプ用ＭＯＳＦＥＴのゲートが反転増幅段のうち最終段以外の出力に接続され、さらに増幅器は各反転増幅段出力と接地間にダイオード接続された各電圧固定用ＭＯＳＦＥＴが接続され、各電圧固定用ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくしたことを特徴とする光電流・電圧変換回路である。
請求項４記載の発明は、入出力端間に帰還抵抗が接続された増幅器と、増幅器の入力端に逆バイアス接続されたフォトダイオードと、帰還抵抗に並列に接続されたクランプ用ＭＯＳＦＥＴとを有する光電流・電圧変換回路において、
増幅器は３段以上で直流結合された反転増幅段で構成され、クランプ用ＭＯＳＦＥＴのゲート・ソース間電圧の絶対値がドレイン・ソース間電圧の絶対値よりも小さくなるようにクランプ用ＭＯＳＦＥＴのゲートが反転増幅段のうち最終段以外の出力に接続され、さらに増幅器は最終段を除く各反転増幅段出力と接地間にダイオード接続された各電圧固定用ＭＯＳＦＥＴが接続され、各電圧固定用ＭＯＳＦＥＴを流れる電流を等しくしたことを特徴とする光電流・電圧変換回路である。
増幅器は３段以上で直流結合された反転増幅段で構成され、クランプ用ＭＯＳＦＥＴのゲート・ソース間電圧の絶対値がドレイン・ソース間電圧の絶対値よりも小さくなるようにクランプ用ＭＯＳＦＥＴのゲートが反転増幅段のうち最終段以外の出力に接続され、さらに増幅器は最終段を除く各反転増幅段出力と接地間にダイオード接続された各電圧固定用ＭＯＳＦＥＴが接続され、各電圧固定用ＭＯＳＦＥＴを流れる電流を等しくしたことを特徴とする光電流・電圧変換回路である。
請求項５記載の発明は、増幅器を構成する反転増幅段がソース接地したＭＯＳＦＥＴからなる同一構成の反転増幅段であることを特徴とする特許請求の範囲第１〜４に記載のいずれか１つの光電流・電圧変換回路である。
請求項６記載の発明は、入出力端間に帰還抵抗が接続された増幅器と、増幅器の入力端と接地間に逆バイアス接続されたフォトダイオードと、帰還抵抗に並列接続されたクランプ用ＭＯＳＦＥＴとを有する光電流・電圧変換回路において、
増幅器は３段以上で直流結合されたソース接地のＮｃｈ型ＭＯＳＦＥＴからなる反転増幅段で構成され、クランプ用ＭＯＳＦＥＴはＰｃｈ型で構成され、クランプ用ＭＯＳＦＥＴのゲートが反転増幅段の最終段以外の偶数段目の出力に接続され、さらに増幅器は各反転増幅段出力と接地間にダイオード接続された各電圧固定用型ＭＯＳＦＥＴが接続され、各電圧固定用型ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくしたことを特徴とする光電流・電圧変換回路である。
増幅器は３段以上で直流結合されたソース接地のＮｃｈ型ＭＯＳＦＥＴからなる反転増幅段で構成され、クランプ用ＭＯＳＦＥＴはＰｃｈ型で構成され、クランプ用ＭＯＳＦＥＴのゲートが反転増幅段の最終段以外の偶数段目の出力に接続され、さらに増幅器は各反転増幅段出力と接地間にダイオード接続された各電圧固定用型ＭＯＳＦＥＴが接続され、各電圧固定用型ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくしたことを特徴とする光電流・電圧変換回路である。
請求項７記載の発明は、入出力端間に帰還抵抗が接続された増幅器と、増幅器の入力端と接地間に逆バイアス接続されたフォトダイオードと、帰還抵抗に並列接続されたクランプ用ＭＯＳＦＥＴとを有する光電流・電圧変換回路において、
増幅器は３段以上で直流結合されたソース接地のＮｃｈ型ＭＯＳＦＥＴからなる反転増幅段で構成され、クランプ用ＭＯＳＦＥＴはＰｃｈ型で構成され、クランプ用ＭＯＳＦＥＴのゲートが反転増幅段の最終段以外の奇数段目の出力に接続され、さらに増幅器は各反転増幅段出力と接地間にダイオード接続された各電圧固定用Ｎｃｈ型ＭＯＳＦＥＴが接続され、各電圧固定用Ｎｃｈ型ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくしたことを特徴とする光電流・電圧変換回路である。
増幅器は３段以上で直流結合されたソース接地のＮｃｈ型ＭＯＳＦＥＴからなる反転増幅段で構成され、クランプ用ＭＯＳＦＥＴはＰｃｈ型で構成され、クランプ用ＭＯＳＦＥＴのゲートが反転増幅段の最終段以外の奇数段目の出力に接続され、さらに増幅器は各反転増幅段出力と接地間にダイオード接続された各電圧固定用Ｎｃｈ型ＭＯＳＦＥＴが接続され、各電圧固定用Ｎｃｈ型ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくしたことを特徴とする光電流・電圧変換回路である。
請求項８記載の発明は、入出力端間に帰還抵抗が接続された増幅器と、増幅器の入力端と接地間に逆バイアス接続されたフォトダイオードと、帰還抵抗に並列接続されたクランプ用ＭＯＳＦＥＴとを有する光電流・電圧変換回路において、
増幅器は３段以上で直流結合されたソース接地のＮｃｈ型ＭＯＳＦＥＴからなる反転増幅段で構成され、クランプ用ＭＯＳＦＥＴはＮｃｈ型で構成され、クランプ用ＭＯＳＦＥＴのゲートが反転増幅段の最終段以外の奇数段目の出力に接続され、さらに増幅器は各反転増幅段出力と接地間にダイオード接続された各電圧固定用型ＭＯＳＦＥＴが接続され、各電圧固定用型ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくしたことを特徴とする光電流・電圧変換回路である。
増幅器は３段以上で直流結合されたソース接地のＮｃｈ型ＭＯＳＦＥＴからなる反転増幅段で構成され、クランプ用ＭＯＳＦＥＴはＮｃｈ型で構成され、クランプ用ＭＯＳＦＥＴのゲートが反転増幅段の最終段以外の奇数段目の出力に接続され、さらに増幅器は各反転増幅段出力と接地間にダイオード接続された各電圧固定用型ＭＯＳＦＥＴが接続され、各電圧固定用型ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくしたことを特徴とする光電流・電圧変換回路である。
請求項９記載の発明は、入出力端間に帰還抵抗が接続された増幅器と、増幅器の入力端と接地間に逆バイアス接続されたフォトダイオードと、帰還抵抗に並列接続されたクランプ用ＭＯＳＦＥＴとを有する光電流・電圧変換回路において、
増幅器は３段以上で直流結合されたソース接地のＰｃｈ型ＭＯＳＦＥＴからなる反転増幅段で構成され、クランプ用ＭＯＳＦＥＴはＮｃｈ型で構成され、クランプ用ＭＯＳＦＥＴのゲートが反転増幅段の最終段以外の偶数段目の出力に接続され、さらに増幅器は各反転増幅段出力と電源電圧端子間にダイオード接続された各電圧固定用型ＭＯＳＦＥＴが接続され、各電圧固定用型ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくしたことを特徴とする光電流・電圧変換回路である。
増幅器は３段以上で直流結合されたソース接地のＰｃｈ型ＭＯＳＦＥＴからなる反転増幅段で構成され、クランプ用ＭＯＳＦＥＴはＮｃｈ型で構成され、クランプ用ＭＯＳＦＥＴのゲートが反転増幅段の最終段以外の偶数段目の出力に接続され、さらに増幅器は各反転増幅段出力と電源電圧端子間にダイオード接続された各電圧固定用型ＭＯＳＦＥＴが接続され、各電圧固定用型ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくしたことを特徴とする光電流・電圧変換回路である。
請求項１０記載の発明は、入出力端間に帰還抵抗が接続された増幅器と、増幅器の入力端と接地間に逆バイアス接続されたフォトダイオードと、帰還抵抗に並列接続されたクランプ用ＭＯＳＦＥＴとを有する光電流・電圧変換回路において、
増幅器は３段以上で直流結合されたソース接地のＰｃｈ型ＭＯＳＦＥＴからなる反転増幅段で構成され、クランプ用ＭＯＳＦＥＴはＮｃｈ型で構成され、クランプ用ＭＯＳＦＥＴのゲートが反転増幅段の最終段以外の奇数段目の出力に接続され、さらに増幅器は各反転増幅段出力と電源電圧端子間にダイオード接続された各電圧固定用Ｎｃｈ型ＭＯＳＦＥＴが接続され、各電圧固定用Ｎｃｈ型ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくしたことを特徴とする光電流・電圧変換回路である。
増幅器は３段以上で直流結合されたソース接地のＰｃｈ型ＭＯＳＦＥＴからなる反転増幅段で構成され、クランプ用ＭＯＳＦＥＴはＮｃｈ型で構成され、クランプ用ＭＯＳＦＥＴのゲートが反転増幅段の最終段以外の奇数段目の出力に接続され、さらに増幅器は各反転増幅段出力と電源電圧端子間にダイオード接続された各電圧固定用Ｎｃｈ型ＭＯＳＦＥＴが接続され、各電圧固定用Ｎｃｈ型ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくしたことを特徴とする光電流・電圧変換回路である。
請求項１１記載の発明は、入出力端間に帰還抵抗が接続された増幅器と、増幅器の入力端と接地間に逆バイアス接続されたフォトダイオードと、帰還抵抗に並列接続されたクランプ用ＭＯＳＦＥＴとを有する光電流・電圧変換回路において、
増幅器は３段以上で直流結合されたソース接地のＰｃｈ型ＭＯＳＦＥＴからなる反転増幅段で構成され、クランプ用ＭＯＳＦＥＴはＰｃｈ型で構成され、クランプ用ＭＯＳＦＥＴのゲートが反転増幅段の最終段以外の奇数段目の出力に接続され、さらに増幅器は各反転増幅段出力と電源電圧端子間にダイオード接続された各電圧固定用型ＭＯＳＦＥＴが接続され、各電圧固定用型ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくしたことを特徴とする光電流・電圧変換回路である。
増幅器は３段以上で直流結合されたソース接地のＰｃｈ型ＭＯＳＦＥＴからなる反転増幅段で構成され、クランプ用ＭＯＳＦＥＴはＰｃｈ型で構成され、クランプ用ＭＯＳＦＥＴのゲートが反転増幅段の最終段以外の奇数段目の出力に接続され、さらに増幅器は各反転増幅段出力と電源電圧端子間にダイオード接続された各電圧固定用型ＭＯＳＦＥＴが接続され、各電圧固定用型ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくしたことを特徴とする光電流・電圧変換回路である。
請求項１〜５記載の発明の光電流・電圧変換回路によれば、クランプ用ＭＯＳＦＥＴのゲートを反転増幅段のうち最終段以外の増幅段出力に接続し、増幅器各段の定電流源出力と接地間に挿入された各電圧固定用ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくまたは無くすることにより、各段の定電流源から各電圧固定用ＭＯＳＦＥＴへの電流が増幅器最終段のみ少なくてすみまたは不必要なため、その分だけ最終段に接続される能動素子に対する電流能力の余裕ができるため、クランプ動作時に最終段定電流源のドライブ電流不足を回避でき、光電流・電圧変換回路動作の強光入力範囲の改善及び出力の安定化並びに高速化を図ることができる。
また、請求項６〜８記載の発明の光電流・電圧変換回路によれば、クランプ用ＭＯＳＦＥＴのゲートを反転増幅段のうち最終段以外の増幅段出力に接続し、増幅器各段の定電流源出力と接地間に挿入された各電圧固定用Ｎｃｈ型ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくまたは無くすることにより、各段の各定電流源から各電圧固定用Ｎｃｈ型ＭＯＳＦＥＴへの電流が増幅器最終段のみ少なくてすみまたは不必要なため、その分だけ最終段に接続される能動素子への電流供給の余裕ができるため、クランプ動作時に最終段定電流源のドライブ電流不足を回避でき、光電流・電圧変換回路動作の強光入力範囲の改善及び出力の安定化並びに高速化を図ることができる。
さらに、請求項９〜１１記載の発明の光電流・電圧変換回路によれば、クランプ用ＭＯＳＦＥＴのゲートを反転増幅段のうち最終段以外の増幅段出力に接続し、増幅器各段の定電流源出力と接地間に挿入された各電圧固定用Ｐｃｈ型ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくまたは無くすることにより、各段の各電圧固定用Ｐｃｈ型ＭＯＳＦＥＴから各定電流源への電流が増幅器最終段のみ少なくてすみまたは不必要なため、その分だけ最終段に接続される能動素子からの電流吸収の余裕ができるため、クランプ動作時に最終段定電流源のドライブ電流不足を回避でき、光電流・電圧変換回路動作の強光入力範囲の改善及び出力の安定化並びに高速化を図ることができる。
強光入力によるクランプ動作時の光電流・電圧変換回路の動作範囲を改善し、出力の安定性及び応答性を改善するという目的を、増幅器各段の定電流源出力と接地間に挿入された各電圧固定用ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくまたは無くすることで実現した。
まず、請求項１、５、６記載に係る本発明の第１実施例の光電流・電圧変換回路１１０を図１を参照して説明する。図１において、１は受光素子としてのフォトダイオード、２は増幅器で、フォトダイオード１はアノードが接地され、カソードが増幅器２の入力端３に接続されている。増幅器２は、入力端３と出力端４の間に帰還抵抗１１が接続されている。また増幅器２は、Ｎｃｈ型ＭＯＳＦＥＴ５のソースが接地されドレインと電源電圧端子ＶＤＤとの間に定電流源８が接続され、ドレインと定電流源８との接続点が次段への入力端となっている。以下、Ｎｃｈ型ＭＯＳＦＥＴ６、定電流源９、Ｎｃｈ型ＭＯＳＦＥＴ７、定電流源１０により同様の構成で３段の反転増幅段が直流結合され、初段の入力端が増幅器２の入力端３となり、最終段の出力端が増幅器２の出力端４となっている。尚、ＭＯＳＦＥＴ５、６、７および定電流源８、９、１０はそれぞれ同一形状、同一サイズの素子で構成されている。１２はクランプ用Ｐｃｈ型ＭＯＳＦＥＴで、ドレインは増幅器２の入力端３に、ソースは増幅器２の出力端４に、ゲートは２段目の反転増幅段出力端１３にそれぞれ接続されている。
さらに、増幅器２は、Ｎｃｈ型ＭＯＳＦＥＴ５のドレインと定電流源８との接続点にダイオード接続されたＮｃｈ型ＭＯＳＦＥＴ１４のドレインが接続されると共にソースが接地（接地端子をＧndとする）され、同じく増幅器２のＮｃｈ型ＭＯＳＦＥＴ６、７の各ドレインと各定電流源９、１０との各接続点にダイオード接続された各Ｎｃｈ型ＭＯＳＦＥＴ１５、１６のドレインが接続されると共にソースが接地されている。
そして、各Ｎｃｈ型ＭＯＳＦＥＴ１４、１５は同一形状、同一サイズの素子であるが、Ｎｃｈ型ＭＯＳＦＥＴ１６のサイズは各Ｎｃｈ型ＭＯＳＦＥＴ１４、１５よりも小さくしている。尚、各Ｎｃｈ型ＭＯＳＦＥＴ１４、１５は、他の同一形状、同一サイズのＮｃｈ型ＭＯＳＦＥＴ５、６、７とは形状、サイズが違っていてもよい。
この実施例の光電流・電圧変換回路１１０の動作を説明する。フォトダイオード１に光入力が無い場合は、光電流Ｉpdは流れず、増幅器２の入力端３と出力端４は同一電圧となる。従って、増幅器２の出力端４すなわち入力端３である初段のＭＯＳＦＥＴ５のゲートには定電流源１０から供給される電流とダイオード接続されたＮｃｈ型ＭＯＳＦＥＴ１６に応じた電圧が発生する。さらに次段のＭＯＳＦＥＴ６のゲートにも定電流源８から供給される電流とダイオード接続されたＮｃｈ型ＭＯＳＦＥＴ１４に応じた電圧が発生する。さらに次段も同様であり、各増幅段のＭＯＳＦＥＴ５、６、７及び定電流源８、９、１０は各々同一形状、同一サイズの素子となっているため、結局各ＭＯＳＦＥＴ５、６、７のゲートに発生する電圧は同一電圧Ｖｏとなる。
尚、ダイオード接続されたＮｃｈ型ＭＯＳＦＥＴ１４、１５、１６が無くても各ＭＯＳＦＥＴ５、６、７のゲートに発生する電圧は同一電圧Ｖｏとなるが、各増幅段の定電流源出力と接地間に挿入されたダイオード接続の各Ｎｃｈ型ＭＯＳＦＥＴにより各増幅段の感度が抑えられるため、電圧Ｖｏへの収束がより早く安定したものとなる。
フォトダイオード１に光入力があると、その光量に応じた光電流Ｉpdが発生し、この光電流Ｉpdが帰還抵抗１１に増幅器２の出力端４から入力端３の方向に流れる。増幅器２の入力電圧をＶ１、１段目の反転増幅段出力電圧をＶ２、２段目の反転増幅段出力電圧をＶ３で表わすと、増幅器２の入力電圧Ｖ１が電圧Ｖｏより降下し、１段目の反転増幅段出力電圧をＶ２が電圧Ｖｏより上昇し、２段目の反転増幅段出力電圧をＶ３が電圧Ｖｏより降下し、増幅器２の出力電圧Ｖａが電圧Ｖｏより上昇する。この電圧の下降および上昇は段を追うに従い順次増幅され、その結果、光電流Ｉpdは、帰還抵抗１１の両端に発生する電圧Ｖｒ＝Ｉpd×Ｒｆ（Ｒｆ：帰還抵抗１１の抵抗値）に電圧変換され、出力電圧ＶａはＶａ＝Ｖｏ＋Ｖｒとなる。したがって、各入出力電圧Ｖ１、Ｖ２、Ｖ３およびＶａは図２のようになる。
フォトダイオード１への光入力レベルがさらに増加し、増幅器２の出力が増大しようとすると、出力電圧Ｖａとは逆相の２段目の反転増幅段出力電圧をＶ３がより低下する。そして、出力電圧Ｖａと電圧Ｖ３との差電圧（Ｖａ−Ｖ３）がＰｃｈ型ＭＯＳＦＥＴ１２のしきい値電圧ＶＣＬよりも大きくなると、Ｐｃｈ型ＭＯＳＦＥＴ１２が導通し光電流Ｉpdの一部がＰｃｈ型ＭＯＳＦＥＴ１２に流れる。電圧Ｖ３は増幅器２の入力電圧Ｖ１よりも低くなっているため、従来例２１０、２２０より増幅器２の出力電圧Ｖａが差電圧（Ｖ１−Ｖ３）だけ低いレベルでＰｃｈ型ＭＯＳＦＥＴ１２が導通し、従来例の光電流・電圧変換回路２１０、２２０に比べ図２に示す矢印Ａの電圧範囲でのクランプ動作が機能する。
このＰｃｈ型ＭＯＳＦＥＴ１２が導通し光電流Ｉpdの一部がＰｃｈ型ＭＯＳＦＥＴ１２に流れている時の各反転増幅段出力端での電流は、キルヒホッフの法則からその接続点での電流和が零となっている。各反転増幅段出力端への各接続素子からの流入電流を正、流出電流を負として記号Ｉに符号を付加して表わすと、
１段目の反転増幅段出力端では
Ｉ８ ＝Ｉ５＋ ＋Ｉ１４
２段目の反転増幅段出力端１３では
Ｉ９ ＝Ｉ６＋ ＋Ｉ１５
３段目の反転増幅段出力端ではＩ１１＋Ｉ１２＝Ｉpdであるから
Ｉ１０＝Ｉ７＋Ｉ１１＋Ｉ１２＋Ｉ１６＝Ｉ７＋Ｉ１６＋Ｉpd
となり、各増幅段のＭＯＳＦＥＴ５、６、７及び定電流源８、９、１０は各々同一形状、同一サイズの素子となっているため、前記３つの式の各左辺及び各第１項は各々同一である。よって、
Ｉ１４＝Ｉ１５＝Ｉpd＋Ｉ１６
となる。
１段目の反転増幅段出力端では
Ｉ８ ＝Ｉ５＋ ＋Ｉ１４
２段目の反転増幅段出力端１３では
Ｉ９ ＝Ｉ６＋ ＋Ｉ１５
３段目の反転増幅段出力端ではＩ１１＋Ｉ１２＝Ｉpdであるから
Ｉ１０＝Ｉ７＋Ｉ１１＋Ｉ１２＋Ｉ１６＝Ｉ７＋Ｉ１６＋Ｉpd
となり、各増幅段のＭＯＳＦＥＴ５、６、７及び定電流源８、９、１０は各々同一形状、同一サイズの素子となっているため、前記３つの式の各左辺及び各第１項は各々同一である。よって、
Ｉ１４＝Ｉ１５＝Ｉpd＋Ｉ１６
となる。
前述の通り、各Ｎｃｈ型ＭＯＳＦＥＴ１４、１５は同一形状、同一サイズの素子であるが、Ｎｃｈ型ＭＯＳＦＥＴ１６のサイズは各Ｎｃｈ型ＭＯＳＦＥＴ１４、１５よりも小さくしているため、
Ｉ１４＝Ｉ１５＞Ｉ１６
となる。電流Ｉ１６が少ない分、帰還抵抗１１やＰｃｈ型ＭＯＳＦＥＴ１２への帰還電流（Ｉ１１＋Ｉ１２）すなわちＩpdを供給できる。言い換えれば、Ｎｃｈ型ＭＯＳＦＥＴ１６への電流を減らすことにより、強光入力時に帰還電流（Ｉ１１＋Ｉ１２）＝Ｉpdが流れても充分増幅ＭＯＳＦＥＴ７が動作可能な電流を確保できるということである。
Ｉ１４＝Ｉ１５＞Ｉ１６
となる。電流Ｉ１６が少ない分、帰還抵抗１１やＰｃｈ型ＭＯＳＦＥＴ１２への帰還電流（Ｉ１１＋Ｉ１２）すなわちＩpdを供給できる。言い換えれば、Ｎｃｈ型ＭＯＳＦＥＴ１６への電流を減らすことにより、強光入力時に帰還電流（Ｉ１１＋Ｉ１２）＝Ｉpdが流れても充分増幅ＭＯＳＦＥＴ７が動作可能な電流を確保できるということである。
以上のように、Ｐｃｈ型ＭＯＳＦＥＴ１２のゲートを２段目の反転増幅段出力端１３に接続したことにより、Ｐｃｈ型ＭＯＳＦＥＴ１２のゲート電圧を増幅器の入力電圧よりも（Ｖ１−Ｖ３）だけ低くできるので、増幅器の入出力間電圧差がクランプ電圧ＶＣＬより（Ｖ１−Ｖ３）だけ小さい電圧において、Ｐｃｈ型ＭＯＳＦＥＴが導通しクランプ動作を早めさせ、増幅器が飽和することを防止できる。
また、Ｎｃｈ型ＭＯＳＦＥＴ１６のサイズを各Ｎｃｈ型ＭＯＳＦＥＴ１４、１５よりも小さくしたことにより、各段の定電流源から各電圧固定用ＭＯＳＦＥＴへの電流が増幅器最終段のみ少なくてすみ、その分だけ最終段に接続されるＭＯＳＦＥＴ７への電流供給余裕ができるため、強光入力時に最終段定電流源１０のドライブ電流不足を回避でき、光電流・電圧変換回路動作の強光入力範囲の改善と同時に出力の応答速度の乱れを解消でき、高速動作を安定に維持することができる。
尚、請求項２、５、６記載に係る本発明の実施例では、第１実施例においてＮｃｈ型ＭＯＳＦＥＴ１６を削除すればよく、そのクランプ動作及びドライブ電流不足の回避の点で第１実施例と同様の作用効果が得られる。
次に、請求項１、５、７記載に係る本発明の第２実施例の光電流・電圧変換回路１２０を図３を参照して説明する。尚、図１と同一のものについては同一符号を付してその説明を省略する。１７はクランプ用Ｐｃｈ型ＭＯＳＦＥＴで、ドレインは増幅器２の入力端３に、ソースは増幅器２の出力端４に、ゲートは１段目の反転増幅段出力端１８にそれぞれ接続されている。図１に示す受光ＩＣと異なる点は、Ｐｃｈ型ＭＯＳＦＥＴ１７のゲートが１段目の反転増幅段出力端１８に接続されている点である。
この実施例の光電流・電圧変換回路１２０の基本的な動作については、光電流・電圧変換回路１１０と同一でありその説明を省略する。光入力が無い場合の増幅器２の入力端３と出力端４は同一電圧Ｖｏとなり、光入力がある場合の各入出力電圧Ｖ１、Ｖ２、Ｖ３およびＶａは図４のようになる。
フォトダイオード１への光入力レベルがさらに増加し、増幅器２の出力が増大しようとすると、出力電圧Ｖａと同相の１段目の反転増幅段出力電圧をＶ２がより上昇する。そして、出力電圧Ｖａと電圧Ｖ２との差電圧（Ｖａ−Ｖ２）がＰｃｈ型ＭＯＳＦＥＴ１７のしきい値電圧ＶＣＬよりも大きくなると、Ｐｃｈ型ＭＯＳＦＥＴ１７が導通し光電流Ｉpdの一部がＰｃｈ型ＭＯＳＦＥＴ１７に流れる。電圧Ｖ２は増幅器２の入力電圧である電圧Ｖ１よりも高くなっているため、従来例の光電流・電圧変換回路２１０、２２０より増幅器２の出力電圧Ｖａが差電圧（Ｖ２−Ｖ１）だけ高いレベルでＰｃｈ型ＭＯＳＦＥＴ１７が導通し、従来例の光電流・電圧変換回路２１０、２２０に比べ図４に示す矢印Ｂの電圧範囲でのクランプ動作が機能する。
第１実施例と同じく、このＰｃｈ型ＭＯＳＦＥＴ１７が導通し光電流Ｉpdの一部がＰｃｈ型ＭＯＳＦＥＴ１７に流れている時の各反転増幅段出力端での電流は、キルヒホッフの法則からその接続点での電流和が零となっている。各反転増幅段出力端への各接続素子からの流入電流を正、流出電流を負として記号Ｉに符号を付加して表わすと、
１段目の反転増幅段出力端１８では
Ｉ８ ＝Ｉ５＋ ＋Ｉ１４
２段目の反転増幅段出力端では
Ｉ９ ＝Ｉ６＋ ＋Ｉ１５
３段目の反転増幅段出力端ではＩ１１＋Ｉ１７＝Ｉpdであるから
Ｉ１０＝Ｉ７＋Ｉ１１＋Ｉ１７＋Ｉ１６＝Ｉ７＋Ｉ１６＋Ｉpd
となり、各増幅段のＭＯＳＦＥＴ５、６、７及び定電流源８、９、１０は各々同一形状、同一サイズの素子となっているため、前記３つの式の各左辺及び各第１項は各々同一である。よって、
Ｉ１４＝Ｉ１５＝Ｉpd＋Ｉ１６
となる。
１段目の反転増幅段出力端１８では
Ｉ８ ＝Ｉ５＋ ＋Ｉ１４
２段目の反転増幅段出力端では
Ｉ９ ＝Ｉ６＋ ＋Ｉ１５
３段目の反転増幅段出力端ではＩ１１＋Ｉ１７＝Ｉpdであるから
Ｉ１０＝Ｉ７＋Ｉ１１＋Ｉ１７＋Ｉ１６＝Ｉ７＋Ｉ１６＋Ｉpd
となり、各増幅段のＭＯＳＦＥＴ５、６、７及び定電流源８、９、１０は各々同一形状、同一サイズの素子となっているため、前記３つの式の各左辺及び各第１項は各々同一である。よって、
Ｉ１４＝Ｉ１５＝Ｉpd＋Ｉ１６
となる。
前述の通り、各Ｎｃｈ型ＭＯＳＦＥＴ１４、１５は同一形状、同一サイズの素子であるが、Ｎｃｈ型ＭＯＳＦＥＴ１６のサイズは各Ｎｃｈ型ＭＯＳＦＥＴ１４、１５よりも小さくしているため、
Ｉ１４＝Ｉ１５＞Ｉ１６
となる。電流Ｉ１６が少ない分、帰還抵抗１１やＰｃｈ型ＭＯＳＦＥＴ１７への帰還電流（Ｉ１１＋Ｉ１７）＝Ｉpdを供給できる。言い換えれば、Ｎｃｈ型ＭＯＳＦＥＴ１６への電流を減らすことにより、強光入力時に帰還電流（Ｉ１１＋Ｉ１７）＝Ｉpdが流れても充分増幅ＭＯＳＦＥＴ７が動作可能な電流を確保できるということである。
Ｉ１４＝Ｉ１５＞Ｉ１６
となる。電流Ｉ１６が少ない分、帰還抵抗１１やＰｃｈ型ＭＯＳＦＥＴ１７への帰還電流（Ｉ１１＋Ｉ１７）＝Ｉpdを供給できる。言い換えれば、Ｎｃｈ型ＭＯＳＦＥＴ１６への電流を減らすことにより、強光入力時に帰還電流（Ｉ１１＋Ｉ１７）＝Ｉpdが流れても充分増幅ＭＯＳＦＥＴ７が動作可能な電流を確保できるということである。
以上のように、Ｐｃｈ型ＭＯＳＦＥＴ１７のゲートを１段目の反転増幅段出力端１８に接続したことにより、Ｐｃｈ型ＭＯＳＦＥＴ１７のゲート電圧を増幅器の入力電圧よりも（Ｖ２−Ｖ１）だけ高くできるので、増幅器の入出力間電圧差がクランプ電圧ＶＣＬより（Ｖ２−Ｖ１）だけ大きい電圧まではＰｃｈ型ＭＯＳＦＥＴ１７が導通せずクランプ動作を遅らせ、増幅器出力が意図しない範囲でクランプされることを防止できる。
また、Ｎｃｈ型ＭＯＳＦＥＴ１６のサイズを各Ｎｃｈ型ＭＯＳＦＥＴ１４、１５よりも小さくしたことにより、各段の定電流源から各電圧固定用ＭＯＳＦＥＴへの電流が増幅器最終段のみ少なくてすみ、その分だけ最終段に接続されるＭＯＳＦＥＴ７への電流供給余裕ができるため、強光入力時に最終段定電流源１０のドライブ電流不足を回避でき、光電流・電圧変換回路動作の強光入力範囲の改善と同時に出力の応答速度の乱れが解消され、高速動作を安定に維持することができる。
尚、請求項２、５、７記載に係る本発明の実施例では、第２実施例においてＮｃｈ型ＭＯＳＦＥＴ１６を削除すればよく、そのクランプ動作及びドライブ電流不足の回避の点で第２実施例と同様の作用効果が得られる。
次に、請求項１、５、８記載に係る本発明の第３実施例の光電流・電圧変換回路１３０を図５を参照して説明する。尚、図３に示す光電流・電圧変換回路１２０と同一のものについては同一符号を付してその説明を省略する。図３に示す光電流・電圧変換回路１２０と異なる点は、クランプ用ＭＯＳＦＥＴをＰｃｈ型からＮｃｈ型にした点である。図において、１９はクランプ用Ｎｃｈ型ＭＯＳＦＥＴで、ソースは増幅器２の入力端３に、ドレインは増幅器２の出力端４に、ゲートは１段目の反転増幅段出力端１８にそれぞれ接続されている。
この実施例の光電流・電圧変換回路１３０の基本的な動作については、第２実施例の光電流・電圧変換回路１２０と同一でありその説明を省略する。光入力が無い場合の増幅器２の入力端３と出力端４は同一電圧Ｖｏとなり、光入力がある場合の各入出力電圧Ｖ１、Ｖ２、Ｖ３およびＶａは図６のようになる。
フォトダイオード１への光入力レベルがさらに増加し、増幅器２の出力が増大しようとすると、入力電圧Ｖ１と逆相の１段目の反転増幅段出力電圧をＶ２がより上昇する。そして、入力電圧Ｖ１と電圧Ｖ２との差電圧（Ｖ２−Ｖ１）がＮｃｈ型ＭＯＳＦＥＴ１９のしきい値電圧ＶＣＬよりも大きくなって初めてＮｃｈ型ＭＯＳＦＥＴ１９が導通し光電流Ｉpdの一部がＮｃｈ型ＭＯＳＦＥＴ１９に流れる。従って、従来例の光電流・電圧変換回路２１０、２２０に比べ図６に示す矢印Ｃの電圧がしきい値電圧ＶＣＬに達するまでクランプ動作は機能しない。
第２実施例と同じく、このＮｃｈ型ＭＯＳＦＥＴ１９が導通し光電流Ｉpdの一部がＮｃｈ型ＭＯＳＦＥＴ１９に流れている時の各反転増幅段出力端での電流は、キルヒホッフの法則からその接続点での電流和が零となっている。各反転増幅段出力端への各接続素子からの流入電流を正、流出電流を負として記号Ｉに符号を付加して表わすと、
１段目の反転増幅段出力端１８では
Ｉ８ ＝Ｉ５＋ ＋Ｉ１４
２段目の反転増幅段出力端では
Ｉ９ ＝Ｉ６＋ ＋Ｉ１５
３段目の反転増幅段出力端ではＩ１１＋Ｉ１９＝Ｉpdであるから
Ｉ１０＝Ｉ７＋Ｉ１１＋Ｉ１９＋Ｉ１６＝Ｉ７＋Ｉ１６＋Ｉpd
となり、各増幅段のＭＯＳＦＥＴ５、６、７及び定電流源８、９、１０は各々同一形状、同一サイズの素子となっているため、前記３つの式の各左辺及び各第１項は各々同一である。よって、
Ｉ１４＝Ｉ１５＝Ｉpd＋Ｉ１６
となる。
１段目の反転増幅段出力端１８では
Ｉ８ ＝Ｉ５＋ ＋Ｉ１４
２段目の反転増幅段出力端では
Ｉ９ ＝Ｉ６＋ ＋Ｉ１５
３段目の反転増幅段出力端ではＩ１１＋Ｉ１９＝Ｉpdであるから
Ｉ１０＝Ｉ７＋Ｉ１１＋Ｉ１９＋Ｉ１６＝Ｉ７＋Ｉ１６＋Ｉpd
となり、各増幅段のＭＯＳＦＥＴ５、６、７及び定電流源８、９、１０は各々同一形状、同一サイズの素子となっているため、前記３つの式の各左辺及び各第１項は各々同一である。よって、
Ｉ１４＝Ｉ１５＝Ｉpd＋Ｉ１６
となる。
前述の通り、各Ｎｃｈ型ＭＯＳＦＥＴ１４、１５は同一形状、同一サイズの素子であるが、Ｎｃｈ型ＭＯＳＦＥＴ１６のサイズは各Ｎｃｈ型ＭＯＳＦＥＴ１４、１５よりも小さくしているため、
Ｉ１４＝Ｉ１５＞Ｉ１６
となる。電流Ｉ１６が少ない分、帰還抵抗１１やＮｃｈ型ＭＯＳＦＥＴ１９への帰還電流（Ｉ１１＋Ｉ１９）＝Ｉpdを供給できる。言い換えれば、Ｎｃｈ型ＭＯＳＦＥＴ１６への電流を減らすことにより、強光入力時に帰還電流（Ｉ１１＋Ｉ１９）＝Ｉpdが流れても充分増幅ＭＯＳＦＥＴ７が動作可能な電流を確保できるということである。
Ｉ１４＝Ｉ１５＞Ｉ１６
となる。電流Ｉ１６が少ない分、帰還抵抗１１やＮｃｈ型ＭＯＳＦＥＴ１９への帰還電流（Ｉ１１＋Ｉ１９）＝Ｉpdを供給できる。言い換えれば、Ｎｃｈ型ＭＯＳＦＥＴ１６への電流を減らすことにより、強光入力時に帰還電流（Ｉ１１＋Ｉ１９）＝Ｉpdが流れても充分増幅ＭＯＳＦＥＴ７が動作可能な電流を確保できるということである。
以上のように、Ｎｃｈ型ＭＯＳＦＥＴ１９のゲートを１段目の反転増幅段出力端１８に接続したことにより、増幅器の差電圧（Ｖ２−Ｖ１）がクランプ電圧ＶＣＬよりも大きくなるまではＮｃｈ型ＭＯＳＦＥＴ１９が導通せずクランプ動作をさらに遅らせ、増幅器出力が意図しない範囲でクランプされることを防止できる。
また、Ｎｃｈ型ＭＯＳＦＥＴ１６のサイズを各Ｎｃｈ型ＭＯＳＦＥＴ１４、１５よりも小さくしたことにより、各段の定電流源から各電圧固定用ＭＯＳＦＥＴへの電流が増幅器最終段のみ少なくてすみ、その分だけ最終段に接続されるＭＯＳＦＥＴ７への電流供給余裕ができるため、強光入力時に最終段定電流源１０のドライブ電流不足を回避でき、光電流・電圧変換回路動作の強光入力範囲の改善と同時に出力の応答速度の乱れが解消され、高速動作を安定に維持することができる。
尚、請求項２、５、８記載に係る本発明の実施例では、第２実施例においてＮｃｈ型ＭＯＳＦＥＴ１６を削除すればよく、そのクランプ動作及びドライブ電流不足の回避の点で第２実施例と同様の作用効果が得られる。
また、請求項３、５、９記載に係る本発明の第４実施例の光電流・電圧変換回路１４０を図７を参照して説明する。図１に示す光電流・電圧変換回路１１０と異なる点は、フォトダイオード１の逆バイアスのかけ方として、実施例１ではフォトダイオード１のアノードが接地されているが、アノードを増幅器２の入力端３に接続しカソードを電源電圧端子ＶＤＤ接続した点である。この場合、帰還抵抗に並列に接続されたクランプ用ＭＯＳＦＥＴを逆極性型のＭＯＳＦＥＴに替え、増幅器２の各ＭＯＳＦＥＴ５、６、７及び各ＭＯＳＦＥＴ１４、１５、１６をＰｃｈ型ＭＯＳＦＥＴに替え、各Ｐｃｈ型ＭＯＳＦＥＴのソースを電源電圧端子ＶＤＤに接続し、各ＭＯＳＦＥＴのドレインと接地間に定電流源を接続し、各ドレインと各定電流源との接続点を次段への入力端とする構成としている。尚、図７において、図１の構成要素に相当するものについては相当符号に添え字「ａ」を付している。
この実施例の光電流・電圧変換回路の各増幅段の動作については、光電流・電圧変換回路１１０と逆であり、強光入力時、増幅器２ａの出力が低下しようとすると、出力電圧Ｖａとは逆相の２段目の反転増幅段出力電圧Ｖ３がより増大する。そして、出力電圧Ｖａと電圧Ｖ３との差電圧（Ｖ３−Ｖａ）がクランプ用Ｎｃｈ型ＭＯＳＦＥＴ１１ａのしきい値電圧ＶＣＬを越えると、クランプ用Ｎｃｈ型ＭＯＳＦＥＴ１１ａが導通し、従来例では防止できなかった電圧範囲での飽和を防止できる。
また第１実施例と同じく、光電流Ｉpdの一部がクランプ用Ｎｃｈ型ＭＯＳＦＥＴ１１ａに流れている時の各反転増幅段出力端での電流は、キルヒホッフの法則からその接続点での電流和が零となっており、最終段の電圧固定用ＭＯＳＦＥＴのサイズを他の段よりも小さくしたことにより、各段の定電流源から各電圧固定用ＭＯＳＦＥＴへの電流が増幅器最終段のみ少なくてすみ、その分だけ最終段に接続されるＭＯＳＦＥＴへの電流能力余裕ができるため、強光入力時に最終段定電流源のドライブ電流不足を回避でき、光電流・電圧変換回路動作の強光入力範囲の改善と同時に出力の応答速度の乱れが解消され、高速動作を安定に維持することができる。
さらにまた、請求項３、５、１０記載に係る本発明の第５実施例の光電流・電圧変換回路１５０を図８を参照して説明する。尚、図７と同一のものについては同一符号を付してその説明を省略する。図７に示す受光ＩＣと異なる点は、Ｎｃｈ型ＭＯＳＦＥＴ１７ａのゲートが１段目の反転増幅段出力端１８ａに接続されている点である。
この実施例の光電流・電圧変換回路１５０の基本的な動作についても光電流・電圧変換回路１４０と同一であり、強光入力時、増幅器２ａの出力が低下しようとすると、出力電圧Ｖａと同相の１段目の反転増幅段出力電圧Ｖ２が低下する。そして、出力電圧Ｖａと電圧Ｖ２との差電圧（Ｖａ−Ｖ２）がクランプ用Ｎｃｈ型ＭＯＳＦＥＴ１７ａのしきい値電圧ＶＣＬを越えるまでは、クランプ用Ｎｃｈ型ＭＯＳＦＥＴ１７ａが導通せずクランプ動作を遅らせ、増幅器出力が意図しない範囲でクランプされることを防止できる。
また、これまでの実施例と同じく、光電流Ｉpdの一部がクランプ用Ｎｃｈ型ＭＯＳＦＥＴに流れている時の各反転増幅段出力端での電流は、キルヒホッフの法則からその接続点での電流和が零となっており、最終段の電圧固定用ＭＯＳＦＥＴのサイズを他の段よりも小さくしたことにより、各段の定電流源への各電圧固定用ＭＯＳＦＥＴから電流が増幅器最終段のみ少なくてすみ、その分だけ最終段に接続されるＭＯＳＦＥＴに対する電流能力余裕ができるため、強光入力時に最終段定電流源のドライブ電流不足を回避でき、光電流・電圧変換回路動作の強光入力範囲の改善と同時に出力の応答速度の乱れが解消され、高速動作を安定に維持することができる。
さらにまた、請求項３、５、１１記載に係る本発明の第６実施例の光電流・電圧変換回路１６０を図９を参照して説明する。尚、図８に示す光電流・電圧変換回路１５０と同一のものについては同一符号を付してその説明を省略する。図８に示す受光ＩＣと異なる点は、クランプ用ＭＯＳＦＥＴをＮｃｈ型からＰｃｈ型にした点である。図において、１９ａはクランプ用Ｐｃｈ型ＭＯＳＦＥＴで、ソースは増幅器２ａの入力端３ａに、ドレインは増幅器２ａの出力端４ａに、ゲートは１段目の反転増幅段出力端１８ａにそれぞれ接続されている。
この実施例の光電流・電圧変換回路１６０の基本的な動作についても光電流・電圧変換回路１５０と同一であり、強光入力時、増幅器２ａの出力が低下しようとすると、出力電圧Ｖａと同相の１段目の反転増幅段出力電圧Ｖ２が低下する。そして、増幅器の差電圧（Ｖ２−Ｖ１）がクランプ電圧ＶＣＬよりも大きくなるまではＰｃｈ型ＭＯＳＦＥＴ１９ａが導通せずクランプ動作をさらに遅らせ、増幅器出力が意図しない範囲でクランプされることを防止できる。
また、これまでの実施例と同じく、光電流Ｉpdの一部がクランプ用Ｐｃｈ型ＭＯＳＦＥＴに流れている時の各反転増幅段出力端での電流は、キルヒホッフの法則からその接続点での電流和が零となっており、最終段の電圧固定用ＭＯＳＦＥＴのサイズを他の段よりも小さくしたことにより、各段の定電流源への各電圧固定用ＭＯＳＦＥＴから電流が増幅器最終段のみ少なくてすみ、その分だけ最終段に接続されるＭＯＳＦＥＴに対する電流能力余裕ができるため、強光入力時に最終段定電流源のドライブ電流不足を回避でき、光電流・電圧変換回路動作の強光入力範囲の改善と同時に出力の応答速度の乱れが解消され、高速動作を安定に維持することができる。
尚、実施例１〜６記載の本発明の光電流・電圧変換回路の各反転増幅段は、例えばソース接地の前段ＭＯＳＦＥＴとソースフォロワの後段ＭＯＳＦＥＴの２段構成であってもよい。また、実施例１〜６記載の本発明の光電流・電圧変換回路のダイオード接続された各ＭＯＳＦＥＴは、上記実施例に限定されずダイオード機能を有する素子であればよく、ダイオード素子そのものであってもよい。
本発明の光電流・電圧変換回路は、赤外線通信や光ケーブル通信等の光受信回路に広く適用できる。
１、１ａ、２１ フォトダイオード
２、２ａ、２２ 増幅器
３、３ａ、２３ 入力端
４、４ａ、２４ 出力端
５、５ａ、６、６ａ、７、７ａ ＭＯＳＦＥＴ
８、８ａ、９、９ａ、１０、１０ａ 定電流源
１１、１１ａ、２５ 帰還抵抗
１２、１２ａ、１７、１７ａ、１９、１９ａ、２８ クランプ用ＭＯＳＦＥＴ
１４、１４ａ、１５、１５ａ、１６、１６ａ 電圧固定用ＭＯＳＦＥＴ
１３、１３ａ、１８、１８ａ 反転増幅段出力端
２７ ダイオード
Ｉpd 光電流
Ｖ１ 入力電圧
Ｖ２、Ｖ３ 反転増幅段出力電圧
ＶＣＬ クランプ電圧
ＶＤＤ 電源電圧端子
Ｖａ 出力電圧
Ｖｏ 基準値電圧
１１０、１２０、１３０、１４０、１５０、１６０ 本発明の光電流・電圧変換回路
２００、２１０、２２０ 従来の光電流・電圧変換回路
２、２ａ、２２ 増幅器
３、３ａ、２３ 入力端
４、４ａ、２４ 出力端
５、５ａ、６、６ａ、７、７ａ ＭＯＳＦＥＴ
８、８ａ、９、９ａ、１０、１０ａ 定電流源
１１、１１ａ、２５ 帰還抵抗
１２、１２ａ、１７、１７ａ、１９、１９ａ、２８ クランプ用ＭＯＳＦＥＴ
１４、１４ａ、１５、１５ａ、１６、１６ａ 電圧固定用ＭＯＳＦＥＴ
１３、１３ａ、１８、１８ａ 反転増幅段出力端
２７ ダイオード
Ｉpd 光電流
Ｖ１ 入力電圧
Ｖ２、Ｖ３ 反転増幅段出力電圧
ＶＣＬ クランプ電圧
ＶＤＤ 電源電圧端子
Ｖａ 出力電圧
Ｖｏ 基準値電圧
１１０、１２０、１３０、１４０、１５０、１６０ 本発明の光電流・電圧変換回路
２００、２１０、２２０ 従来の光電流・電圧変換回路
Claims (11)
- 入出力端間に帰還抵抗が接続された増幅器と、増幅器の入力端に逆バイアス接続されたフォトダイオードと、前記帰還抵抗に並列に接続されたクランプ用ＭＯＳＦＥＴとを有する光電流・電圧変換回路において、
前記増幅器は３段以上で直流結合された反転増幅段で構成され、前記クランプ用ＭＯＳＦＥＴのゲート・ソース間電圧の絶対値がドレイン・ソース間電圧の絶対値よりも大きくなるように前記クランプ用ＭＯＳＦＥＴのゲートが前記反転増幅段のうち最終段以外の出力に接続され、さらに前記増幅器は各反転増幅段出力と接地間にダイオード接続された各電圧固定用ＭＯＳＦＥＴが接続され、前記各電圧固定用ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくしたことを特徴とする光電流・電圧変換回路。 - 入出力端間に帰還抵抗が接続された増幅器と、増幅器の入力端に逆バイアス接続されたフォトダイオードと、前記帰還抵抗に並列に接続されたクランプ用ＭＯＳＦＥＴとを有する光電流・電圧変換回路において、
前記増幅器は３段以上で直流結合された反転増幅段で構成され、前記クランプ用ＭＯＳＦＥＴのゲート・ソース間電圧の絶対値がドレイン・ソース間電圧の絶対値よりも大きくなるように前記クランプ用ＭＯＳＦＥＴのゲートが前記反転増幅段のうち最終段以外の出力に接続され、さらに前記増幅器は最終段を除く各反転増幅段出力と接地間にダイオード接続された各電圧固定用ＭＯＳＦＥＴが接続され、前記各電圧固定用ＭＯＳＦＥＴを流れる電流を等しくしたことを特徴とする光電流・電圧変換回路。 - 入出力端間に帰還抵抗が接続された増幅器と、増幅器の入力端に逆バイアス接続されたフォトダイオードと、前記帰還抵抗に並列に接続されたクランプ用ＭＯＳＦＥＴとを有する光電流・電圧変換回路において、
前記増幅器は３段以上で直流結合された反転増幅段で構成され、前記クランプ用ＭＯＳＦＥＴのゲート・ソース間電圧の絶対値がドレイン・ソース間電圧の絶対値よりも小さくなるように前記クランプ用ＭＯＳＦＥＴのゲートが前記反転増幅段のうち最終段以外の出力に接続され、さらに前記増幅器は各反転増幅段出力と接地間にダイオード接続された各電圧固定用ＭＯＳＦＥＴが接続され、前記各電圧固定用ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくしたことを特徴とする光電流・電圧変換回路。 - 入出力端間に帰還抵抗が接続された増幅器と、増幅器の入力端に逆バイアス接続されたフォトダイオードと、前記帰還抵抗に並列に接続されたクランプ用ＭＯＳＦＥＴとを有する光電流・電圧変換回路において、
前記増幅器は３段以上で直流結合された反転増幅段で構成され、前記クランプ用ＭＯＳＦＥＴのゲート・ソース間電圧の絶対値がドレイン・ソース間電圧の絶対値よりも小さくなるように前記クランプ用ＭＯＳＦＥＴのゲートが前記反転増幅段のうち最終段以外の出力に接続され、さらに前記増幅器は最終段を除く各反転増幅段出力と接地間にダイオード接続された各電圧固定用ＭＯＳＦＥＴが接続され、前記各電圧固定用ＭＯＳＦＥＴを流れる電流を等しくしたことを特徴とする光電流・電圧変換回路。 - 前記増幅器を構成する反転増幅段がソース接地したＭＯＳＦＥＴからなる同一構成の反転増幅段であることを特徴とする特許請求の範囲第１〜４に記載のいずれか１つの光電流・電圧変換回路。
- 入出力端間に帰還抵抗が接続された増幅器と、増幅器の入力端と接地間に逆バイアス接続されたフォトダイオードと、帰還抵抗に並列接続されたクランプ用ＭＯＳＦＥＴとを有する光電流・電圧変換回路において、
前記増幅器は３段以上で直流結合されたソース接地のＮｃｈ型ＭＯＳＦＥＴからなる反転増幅段で構成され、
前記クランプ用ＭＯＳＦＥＴはＰｃｈ型で構成され、前記クランプ用ＭＯＳＦＥＴのゲートが前記反転増幅段の最終段以外の偶数段目の出力に接続され、さらに前記増幅器は各反転増幅段出力と接地間にダイオード接続された各電圧固定用型ＭＯＳＦＥＴが接続され、前記各電圧固定用型ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくしたことを特徴とする光電流・電圧変換回路。 - 入出力端間に帰還抵抗が接続された増幅器と、増幅器の入力端と接地間に逆バイアス接続されたフォトダイオードと、帰還抵抗に並列接続されたクランプ用ＭＯＳＦＥＴとを有する光電流・電圧変換回路において、
前記増幅器は３段以上で直流結合されたソース接地のＮｃｈ型ＭＯＳＦＥＴからなる反転増幅段で構成され、前記クランプ用ＭＯＳＦＥＴはＰｃｈ型で構成され、前記クランプ用ＭＯＳＦＥＴのゲートが前記反転増幅段の最終段以外の奇数段目の出力に接続され、さらに前記増幅器は各反転増幅段出力と接地間にダイオード接続された各電圧固定用Ｎｃｈ型ＭＯＳＦＥＴが接続され、前記各電圧固定用Ｎｃｈ型ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくしたことを特徴とする光電流・電圧変換回路。 - 入出力端間に帰還抵抗が接続された増幅器と、増幅器の入力端と接地間に逆バイアス接続されたフォトダイオードと、帰還抵抗に並列接続されたクランプ用ＭＯＳＦＥＴとを有する光電流・電圧変換回路において、
前記増幅器は３段以上で直流結合されたソース接地のＮｃｈ型ＭＯＳＦＥＴからなる反転増幅段で構成され、前記クランプ用ＭＯＳＦＥＴはＮｃｈ型で構成され、前記クランプ用ＭＯＳＦＥＴのゲートが前記反転増幅段の最終段以外の奇数段目の出力に接続され、さらに前記増幅器は各反転増幅段出力と接地間にダイオード接続された各電圧固定用型ＭＯＳＦＥＴが接続され、前記各電圧固定用型ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくしたことを特徴とする光電流・電圧変換回路。 - 入出力端間に帰還抵抗が接続された増幅器と、増幅器の入力端と接地間に逆バイアス接続されたフォトダイオードと、帰還抵抗に並列接続されたクランプ用ＭＯＳＦＥＴとを有する光電流・電圧変換回路において、
前記増幅器は３段以上で直流結合されたソース接地のＰｃｈ型ＭＯＳＦＥＴからなる反転増幅段で構成され、前記クランプ用ＭＯＳＦＥＴはＮｃｈ型で構成され、前記クランプ用ＭＯＳＦＥＴのゲートが前記反転増幅段の最終段以外の偶数段目の出力に接続され、さらに前記増幅器は各反転増幅段出力と電源電圧端子間にダイオード接続された各電圧固定用型ＭＯＳＦＥＴが接続され、前記各電圧固定用型ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくしたことを特徴とする光電流・電圧変換回路。 - 入出力端間に帰還抵抗が接続された増幅器と、増幅器の入力端と接地間に逆バイアス接続されたフォトダイオードと、帰還抵抗に並列接続されたクランプ用ＭＯＳＦＥＴとを有する光電流・電圧変換回路において、
前記増幅器は３段以上で直流結合されたソース接地のＰｃｈ型ＭＯＳＦＥＴからなる反転増幅段で構成され、前記クランプ用ＭＯＳＦＥＴはＮｃｈ型で構成され、前記クランプ用ＭＯＳＦＥＴのゲートが前記反転増幅段の最終段以外の奇数段目の出力に接続され、さらに前記増幅器は各反転増幅段出力と電源電圧端子間にダイオード接続された各電圧固定用Ｎｃｈ型ＭＯＳＦＥＴが接続され、前記各電圧固定用Ｎｃｈ型ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくしたことを特徴とする光電流・電圧変換回路。 - 入出力端間に帰還抵抗が接続された増幅器と、増幅器の入力端と接地間に逆バイアス接続されたフォトダイオードと、帰還抵抗に並列接続されたクランプ用ＭＯＳＦＥＴとを有する光電流・電圧変換回路において、
前記増幅器は３段以上で直流結合されたソース接地のＰｃｈ型ＭＯＳＦＥＴからなる反転増幅段で構成され、前記クランプ用ＭＯＳＦＥＴはＰｃｈ型で構成され、前記クランプ用ＭＯＳＦＥＴのゲートが前記反転増幅段の最終段以外の奇数段目の出力に接続され、さらに前記増幅器は各反転増幅段出力と電源電圧端子間にダイオード接続された各電圧固定用型ＭＯＳＦＥＴが接続され、前記各電圧固定用型ＭＯＳＦＥＴを流れる電流を最終段のみ他の段より小さくしたことを特徴とする光電流・電圧変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004042618A JP4536393B2 (ja) | 2004-02-19 | 2004-02-19 | 光電流・電圧変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004042618A JP4536393B2 (ja) | 2004-02-19 | 2004-02-19 | 光電流・電圧変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005236616A true JP2005236616A (ja) | 2005-09-02 |
| JP4536393B2 JP4536393B2 (ja) | 2010-09-01 |
Family
ID=35019129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004042618A Expired - Fee Related JP4536393B2 (ja) | 2004-02-19 | 2004-02-19 | 光電流・電圧変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4536393B2 (ja) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01253305A (ja) * | 1988-04-01 | 1989-10-09 | Toshiba Corp | 光受信器 |
| JPH0253311A (ja) * | 1988-06-30 | 1990-02-22 | Advanced Micro Devices Inc | 十分に差動的非線形増幅器 |
| JPH0661752A (ja) * | 1992-08-07 | 1994-03-04 | Fujitsu Ltd | 光電変換用プリアンプ回路 |
| JPH0685556A (ja) * | 1992-09-04 | 1994-03-25 | Hitachi Ltd | 増幅器 |
| JPH0846444A (ja) * | 1994-07-27 | 1996-02-16 | Oki Electric Ind Co Ltd | 帰還増幅回路 |
| JPH09232877A (ja) * | 1996-02-23 | 1997-09-05 | Sumitomo Electric Ind Ltd | 光通信用前置増幅器 |
| US5786730A (en) * | 1994-03-08 | 1998-07-28 | Stewart Hughes Limited | Variable gain amplifier providing substantially uniform magnitude output signal |
| JPH10215129A (ja) * | 1997-01-30 | 1998-08-11 | Fujitsu Ltd | 多段増幅回路 |
| JP2001217657A (ja) * | 2000-02-01 | 2001-08-10 | Oki Electric Ind Co Ltd | 光通信用前置増幅器 |
-
2004
- 2004-02-19 JP JP2004042618A patent/JP4536393B2/ja not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01253305A (ja) * | 1988-04-01 | 1989-10-09 | Toshiba Corp | 光受信器 |
| JPH0253311A (ja) * | 1988-06-30 | 1990-02-22 | Advanced Micro Devices Inc | 十分に差動的非線形増幅器 |
| JPH0661752A (ja) * | 1992-08-07 | 1994-03-04 | Fujitsu Ltd | 光電変換用プリアンプ回路 |
| JPH0685556A (ja) * | 1992-09-04 | 1994-03-25 | Hitachi Ltd | 増幅器 |
| US5786730A (en) * | 1994-03-08 | 1998-07-28 | Stewart Hughes Limited | Variable gain amplifier providing substantially uniform magnitude output signal |
| JPH0846444A (ja) * | 1994-07-27 | 1996-02-16 | Oki Electric Ind Co Ltd | 帰還増幅回路 |
| JPH09232877A (ja) * | 1996-02-23 | 1997-09-05 | Sumitomo Electric Ind Ltd | 光通信用前置増幅器 |
| JPH10215129A (ja) * | 1997-01-30 | 1998-08-11 | Fujitsu Ltd | 多段増幅回路 |
| JP2001217657A (ja) * | 2000-02-01 | 2001-08-10 | Oki Electric Ind Co Ltd | 光通信用前置増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4536393B2 (ja) | 2010-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4921106B2 (ja) | バッファ回路 | |
| KR101507199B1 (ko) | 차동 증폭 회로 | |
| CN110729995B (zh) | 一种电平转换电路及电平转换方法 | |
| CN108599544B (zh) | 应用于dc-dc变换器的高压使能电路 | |
| JP4303057B2 (ja) | 光電流・電圧変換回路 | |
| CN112564676B (zh) | 一种比较器电路 | |
| US20190286178A1 (en) | Wide common mode high resolution comparator | |
| JP4810943B2 (ja) | 過電流検出回路及び電圧比較回路 | |
| US7583138B1 (en) | System and method for controlling an error amplifier between control mode changes | |
| KR102322658B1 (ko) | 레벨 시프트 회로 | |
| JP4727187B2 (ja) | 光電流・電圧変換回路 | |
| JP4536393B2 (ja) | 光電流・電圧変換回路 | |
| CN204258738U (zh) | 自适应电源电压的功率放大器 | |
| US9312848B2 (en) | Glitch suppression in an amplifier | |
| CN108233701B (zh) | 一种升降压电压转换电路 | |
| JP2005210558A (ja) | 光電流・電圧変換回路 | |
| CN110635795B (zh) | 适用于中高压工作的高电源电压选择电路及其实现方法 | |
| CN110888487B (zh) | 一种低压差线性稳压器及电子设备 | |
| CN109584781B (zh) | 一种伽玛运算放大器及驱动电路 | |
| CN109462336B (zh) | 电压型pwm比较器及dc/dc变换器 | |
| US20080315951A1 (en) | Class ab differential amplifier with output stage common mode feedback | |
| US20080012606A1 (en) | Current to voltage converter and current to voltage conversion method | |
| JP2005217468A (ja) | 光電流・電圧変換回路 | |
| JP2006025085A (ja) | Ｃｍｏｓ駆動回路 | |
| CN114498589B (zh) | 一种输出级限流电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050728 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060424 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070112 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090915 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091106 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100616 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140625 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |