JPH0846444A - 帰還増幅回路 - Google Patents
帰還増幅回路Info
- Publication number
- JPH0846444A JPH0846444A JP17556694A JP17556694A JPH0846444A JP H0846444 A JPH0846444 A JP H0846444A JP 17556694 A JP17556694 A JP 17556694A JP 17556694 A JP17556694 A JP 17556694A JP H0846444 A JPH0846444 A JP H0846444A
- Authority
- JP
- Japan
- Prior art keywords
- feedback
- fet
- amplifier circuit
- circuit
- increases
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 帰還増幅回路の周波数特性を改善する。
【構成】 光検出器１のカソード電流が増加すると、Ｆ
ＥＴ１１のゲート電位が上昇し、ドレイン電流が増加す
る。すると、ＦＥＴ１２の電流も増加し、ＦＥＴ１３の
ゲート電位が低下する。ＦＥＴ１８Ａは定電流源として
動作し、ＦＥＴ１３のゲート電位の低下に従ってＦＥＴ
１３のソース電位及びダイオード１４〜１６のカソード
電位が低下し、出力端子Ｔから得られる出力電圧Ｖｏｕ
ｔが低下する。つまり、出力電圧ＶｏｕｔはＦＥＴ１１
のゲート電位とは逆方向に変化する。高周波領域では、
周波数の増加と共にコンデンサ３３のインピーダンスが
下がり、帰還回路３０Ａのインピーダンスが下がる。従
って、高周波領域で帰還増幅回路１０Ａのトランスイン
ピーダンスＺｔが低下し、トランスインピーダンスＺｔ
の周波数特性が平坦になる。
ＥＴ１１のゲート電位が上昇し、ドレイン電流が増加す
る。すると、ＦＥＴ１２の電流も増加し、ＦＥＴ１３の
ゲート電位が低下する。ＦＥＴ１８Ａは定電流源として
動作し、ＦＥＴ１３のゲート電位の低下に従ってＦＥＴ
１３のソース電位及びダイオード１４〜１６のカソード
電位が低下し、出力端子Ｔから得られる出力電圧Ｖｏｕ
ｔが低下する。つまり、出力電圧ＶｏｕｔはＦＥＴ１１
のゲート電位とは逆方向に変化する。高周波領域では、
周波数の増加と共にコンデンサ３３のインピーダンスが
下がり、帰還回路３０Ａのインピーダンスが下がる。従
って、高周波領域で帰還増幅回路１０Ａのトランスイン
ピーダンスＺｔが低下し、トランスインピーダンスＺｔ
の周波数特性が平坦になる。
Description
【０００１】
【産業上の利用分野】本発明は、高速光通信システム等
に用いられる帰還増幅回路に関するものである。
に用いられる帰還増幅回路に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、次のような文献に記載されるものがあった。 文献；特開平１−１９２２０７号公報 図２は、前記文献に記載された従来の帰還増幅回路の一
構成例を示す概略の回路図である。光検出器１のカソー
ドＫは電源電位Ｖｄｄに接続され、アノードＡは帰還増
幅回路１０中の電界効果トランジスタ（以下、ＦＥＴと
いう）１１のゲートＧに接続されている。ＦＥＴ１１の
ソースＳはグランドに接続され、ドレインＤはＦＥＴ１
２のソースＳに接続されると共に、ＦＥＴ１３のゲート
Ｇに接続されている。ＦＥＴ１２のゲートＧには利得調
節用電圧Ｖｇが供給されるようになっている。ＦＥＴ１
２のドレインＤ及びＦＥＴ１３のドレインＤは電源電位
Ｖｄｄに接続されている。ＦＥＴ１３のソースＳは、順
方向に直列接続されたダイオード１４，１５，１６，１
７を介して出力端子Ｔに接続されている。出力端子Ｔは
抵抗１８を介して電源電位Ｖｓｓに接続されると共に、
帰還回路３０中のＦＥＴ３１のソースＳに接続されてい
る。ＦＥＴ３１のドレインＤはＦＥＴ１１のゲートＧに
接続されている。ＦＥＴ３１のゲートＧには帰還量調節
用電圧Ｖｆが供給されるようになっている。
例えば、次のような文献に記載されるものがあった。 文献；特開平１−１９２２０７号公報 図２は、前記文献に記載された従来の帰還増幅回路の一
構成例を示す概略の回路図である。光検出器１のカソー
ドＫは電源電位Ｖｄｄに接続され、アノードＡは帰還増
幅回路１０中の電界効果トランジスタ（以下、ＦＥＴと
いう）１１のゲートＧに接続されている。ＦＥＴ１１の
ソースＳはグランドに接続され、ドレインＤはＦＥＴ１
２のソースＳに接続されると共に、ＦＥＴ１３のゲート
Ｇに接続されている。ＦＥＴ１２のゲートＧには利得調
節用電圧Ｖｇが供給されるようになっている。ＦＥＴ１
２のドレインＤ及びＦＥＴ１３のドレインＤは電源電位
Ｖｄｄに接続されている。ＦＥＴ１３のソースＳは、順
方向に直列接続されたダイオード１４，１５，１６，１
７を介して出力端子Ｔに接続されている。出力端子Ｔは
抵抗１８を介して電源電位Ｖｓｓに接続されると共に、
帰還回路３０中のＦＥＴ３１のソースＳに接続されてい
る。ＦＥＴ３１のドレインＤはＦＥＴ１１のゲートＧに
接続されている。ＦＥＴ３１のゲートＧには帰還量調節
用電圧Ｖｆが供給されるようになっている。
【０００３】次に図２の動作を説明する。光検出器１の
カソード電流が増加すると、ＦＥＴ１１のゲート電位が
上昇し、ドレイン電流が増加する。これに伴い、ＦＥＴ
１２の電流も増加し、ＦＥＴ１３のゲート電位が低下す
る。ＦＥＴ１３のゲート電位の低下に従ってＦＥＴ１３
のソース電位及びダイオード１４〜１７のカソード電位
が低下し、出力端子Ｔから得られる出力電圧Ｖｏｕｔが
低下する。つまり、出力電圧ＶｏｕｔはＦＥＴ１１のゲ
ート電位とは逆方向に変化する。出力電圧Ｖｏｕｔの低
下によりＦＥＴ３１のソース電位が低下するので、ＦＥ
Ｔ３１のドレインＤとソースＳとの間の電圧が上昇して
電流が流れ、ＦＥＴ１１のゲート電位の上昇を抑える。
一方、光検出器１のカソード電流が減少すると、上記と
は逆の動作を行い、出力電圧Ｖｏｕｔは上昇する。ここ
で、ＦＥＴ３１のドレインＤとソースＳとの間の抵抗値
は、出力端子ＴからＦＥＴ１１のゲートＧに対する帰還
量を決定する値である。この帰還量が大きければ帰還増
幅回路１０の利得は小さくなり、周波数帯域は広くな
る。又、帰還量が小さければ帰還増幅回路１０の利得は
大きくなり、周波数帯域は狭くなる。
カソード電流が増加すると、ＦＥＴ１１のゲート電位が
上昇し、ドレイン電流が増加する。これに伴い、ＦＥＴ
１２の電流も増加し、ＦＥＴ１３のゲート電位が低下す
る。ＦＥＴ１３のゲート電位の低下に従ってＦＥＴ１３
のソース電位及びダイオード１４〜１７のカソード電位
が低下し、出力端子Ｔから得られる出力電圧Ｖｏｕｔが
低下する。つまり、出力電圧ＶｏｕｔはＦＥＴ１１のゲ
ート電位とは逆方向に変化する。出力電圧Ｖｏｕｔの低
下によりＦＥＴ３１のソース電位が低下するので、ＦＥ
Ｔ３１のドレインＤとソースＳとの間の電圧が上昇して
電流が流れ、ＦＥＴ１１のゲート電位の上昇を抑える。
一方、光検出器１のカソード電流が減少すると、上記と
は逆の動作を行い、出力電圧Ｖｏｕｔは上昇する。ここ
で、ＦＥＴ３１のドレインＤとソースＳとの間の抵抗値
は、出力端子ＴからＦＥＴ１１のゲートＧに対する帰還
量を決定する値である。この帰還量が大きければ帰還増
幅回路１０の利得は小さくなり、周波数帯域は広くな
る。又、帰還量が小さければ帰還増幅回路１０の利得は
大きくなり、周波数帯域は狭くなる。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
帰還増幅回路では、次のような課題があった。即ち、帰
還量調節用電圧Ｖｆの変化量に対する帰還抵抗値の変化
が大きく、帰還量の微妙な調節が困難であるという問題
がある。更に、光検出器１の電流が増加して帰還量が増
加することにより周波数帯域が広がったとき、帰還増幅
回路１０の利得の周波数特性が高域でピークをもつとい
う問題がある。
帰還増幅回路では、次のような課題があった。即ち、帰
還量調節用電圧Ｖｆの変化量に対する帰還抵抗値の変化
が大きく、帰還量の微妙な調節が困難であるという問題
がある。更に、光検出器１の電流が増加して帰還量が増
加することにより周波数帯域が広がったとき、帰還増幅
回路１０の利得の周波数特性が高域でピークをもつとい
う問題がある。
【０００５】
【課題を解決するための手段】第１の発明は、前記課題
を解決するために、制御信号に基づき導通状態が変化し
て入力端に対する帰還量を制御するトランジスタを帰還
回路に備えた帰還増幅回路において、次のような手段を
設けている。即ち、前記トランジスタに直列接続され、
該トランジスタと共に前記帰還量を設定する帰還抵抗
と、該帰還抵抗に並列接続され、帰還信号の周波数に基
づきインピーダンスが変化して帰還量を変化させるコン
デンサとを、設けている。第２の発明では、第１の発明
のトランジスタが制御信号によって非導通状態になった
ときに入力端に対する帰還量を確保する帰還抵抗を該ト
ランジスタに対して並列に接続している。
を解決するために、制御信号に基づき導通状態が変化し
て入力端に対する帰還量を制御するトランジスタを帰還
回路に備えた帰還増幅回路において、次のような手段を
設けている。即ち、前記トランジスタに直列接続され、
該トランジスタと共に前記帰還量を設定する帰還抵抗
と、該帰還抵抗に並列接続され、帰還信号の周波数に基
づきインピーダンスが変化して帰還量を変化させるコン
デンサとを、設けている。第２の発明では、第１の発明
のトランジスタが制御信号によって非導通状態になった
ときに入力端に対する帰還量を確保する帰還抵抗を該ト
ランジスタに対して並列に接続している。
【０００６】
【作用】第１の発明によれば、以上のように帰還増幅回
路を構成したので、出力端の信号は、帰還回路により入
力端へ帰還される。ここで制御信号のレベルが小さい時
にはトランジスタのインピーダンスが大きいので帰還増
幅回路の利得が大きい。又、制御信号のレベルが大きい
時にはトランジスタのインピーダンスが小さいので、帰
還量が増加して帰還増幅回路の利得が小さくなる。更に
この時、高周波領域では、トランジスタに直列接続され
たコンデンサのインピーダンスが低下して帰還量が増加
し、高周波領域における帰還増幅回路の利得が小さくな
る。第２の発明によれば、帰還抵抗は、第１の発明のト
ランジスタのインピーダンスが制御信号によって大きく
変化したときに入力端に対する帰還量を確保し、帰還量
の微妙な調節を可能にする働きをする。従って、前記課
題を解決できるのである。
路を構成したので、出力端の信号は、帰還回路により入
力端へ帰還される。ここで制御信号のレベルが小さい時
にはトランジスタのインピーダンスが大きいので帰還増
幅回路の利得が大きい。又、制御信号のレベルが大きい
時にはトランジスタのインピーダンスが小さいので、帰
還量が増加して帰還増幅回路の利得が小さくなる。更に
この時、高周波領域では、トランジスタに直列接続され
たコンデンサのインピーダンスが低下して帰還量が増加
し、高周波領域における帰還増幅回路の利得が小さくな
る。第２の発明によれば、帰還抵抗は、第１の発明のト
ランジスタのインピーダンスが制御信号によって大きく
変化したときに入力端に対する帰還量を確保し、帰還量
の微妙な調節を可能にする働きをする。従って、前記課
題を解決できるのである。
【０００７】
【実施例】第１の実施例 図１は、本発明の第１の実施例を示す帰還増幅回路の概
略の回路図であり、従来の図２中の要素と共通の要素に
は共通の符号が付されている。光検出器１のカソードＫ
は電源電位Ｖｄｄに接続され、アノードＡは帰還増幅回
路１０Ａ中のＦＥＴ１１のゲートＧに接続されている。
ＦＥＴ１１のソースＳはグランドに接続され、ドレイン
ＤはＦＥＴ１２のソースＳ及びゲートＧに接続されると
共に、ＦＥＴ１３のゲートＧに接続されている。ＦＥＴ
１２のドレインＤ及びＦＥＴ１３のドレインＤは電源電
位Ｖｄｄに接続されている。ＦＥＴ１３のソースＳは、
順方向に直列接続された３個のダイオード１４，１５，
１６を介して出力端子Ｔに接続されている。これらのダ
イオード１４，１５，１６は、ＦＥＴ１３のソース電位
をレベルシフトするものである。出力端子ＴはＦＥＴ１
８ＡのドレインＤに接続されると共に、帰還回路３０Ａ
中の抵抗３２を介してＦＥＴ３１のソースＳに接続され
ている。抵抗３２にはコンデンサ３３が並列に接続され
ている。ＦＥＴ１８ＡのソースＳとゲートＧが共通接続
され、電波電位Ｖｓｓに接続される。ＦＥＴ３１のドレ
インＤはＦＥＴ１１のゲートＧに接続されている。ＦＥ
Ｔ３１のゲートＧには帰還量調節用電圧Ｖｆが供給され
るようになっている。次に、図１の動作（１）〜（３）
を説明する。
略の回路図であり、従来の図２中の要素と共通の要素に
は共通の符号が付されている。光検出器１のカソードＫ
は電源電位Ｖｄｄに接続され、アノードＡは帰還増幅回
路１０Ａ中のＦＥＴ１１のゲートＧに接続されている。
ＦＥＴ１１のソースＳはグランドに接続され、ドレイン
ＤはＦＥＴ１２のソースＳ及びゲートＧに接続されると
共に、ＦＥＴ１３のゲートＧに接続されている。ＦＥＴ
１２のドレインＤ及びＦＥＴ１３のドレインＤは電源電
位Ｖｄｄに接続されている。ＦＥＴ１３のソースＳは、
順方向に直列接続された３個のダイオード１４，１５，
１６を介して出力端子Ｔに接続されている。これらのダ
イオード１４，１５，１６は、ＦＥＴ１３のソース電位
をレベルシフトするものである。出力端子ＴはＦＥＴ１
８ＡのドレインＤに接続されると共に、帰還回路３０Ａ
中の抵抗３２を介してＦＥＴ３１のソースＳに接続され
ている。抵抗３２にはコンデンサ３３が並列に接続され
ている。ＦＥＴ１８ＡのソースＳとゲートＧが共通接続
され、電波電位Ｖｓｓに接続される。ＦＥＴ３１のドレ
インＤはＦＥＴ１１のゲートＧに接続されている。ＦＥ
Ｔ３１のゲートＧには帰還量調節用電圧Ｖｆが供給され
るようになっている。次に、図１の動作（１）〜（３）
を説明する。
【０００８】（１） 直流的動作 先ず、ＦＥＴ３１がオン状態になるように帰還量調節用
電圧Ｖｆを固定する。次に光検出器１のカソード電流が
増加すると、ＦＥＴ１１のゲート電位が上昇し、ドレイ
ン電流が増加する。これに伴い、ＦＥＴ１２の電流も増
加し、ＦＥＴ１３のゲート電位が低下する。ここでＦＥ
Ｔ１８Ａは定電流源として動作し、ＦＥＴ１３のゲート
電位の低下に従ってＦＥＴ１３のソース電位及びダイオ
ード１４〜１６のカソード電位が低下し、出力端子Ｔか
ら得られる出力電圧Ｖｏｕｔが低下する。つまり、出力
電圧ＶｏｕｔはＦＥＴ１１のゲート電位とは逆方向に変
化する。出力電圧Ｖｏｕｔの低下により帰還回路３０Ａ
の出力端子Ｔ側の電位が低下するので、ＦＥＴ３１のド
レインＤと出力端子Ｔとの間の電圧が上昇して電流が流
れ、ＦＥＴ１１のゲート電位の上昇を抑える。一方、光
検出器１のカソード電流が減少すると、上記とは逆の動
作を行い、出力電圧Ｖｏｕｔは上昇する。 （２） 帰還量調節用電圧Ｖｆを変化させたときの動作 光検出器１の電流の変化をΔＩ、出力端子Ｔの出力電圧
Ｖｏｕｔの変化をΔＶとすると、帰還増幅回路１０Ａの
入力電流に対する出力電圧の比はΔＶ／ΔＩで表され、
このΔＶ／ΔＩをトランスインピーダンスＺｔという。
ここで、帰還増幅回路１０Ａのオープンループゲインを
Ｇ、帰還回路３０ＡのインピーダンスをＲｆとすると、
トランスインピーダンスＺｔは、 Ｚｔ＝Ｒｆ・Ｇ／（Ｇ＋１） のように表され、トランスインピーダンスＺｔは帰還回
路３０ＡのインピーダンスＲｆに比例する。従って、帰
還量調節用電圧Ｖｆを変化させて帰還回路３０Ａのイン
ピーダンスＲｆを変化させれば、トランスインピーダン
スＺｔが変化する。例えば、帰還量調節用電圧Ｖｆが上
昇すれば、トランスインピーダンスＺｔは減少し、帰還
量調節用電圧Ｖｆが低下すれば、トランスインピーダン
スＺｔは増加する。
電圧Ｖｆを固定する。次に光検出器１のカソード電流が
増加すると、ＦＥＴ１１のゲート電位が上昇し、ドレイ
ン電流が増加する。これに伴い、ＦＥＴ１２の電流も増
加し、ＦＥＴ１３のゲート電位が低下する。ここでＦＥ
Ｔ１８Ａは定電流源として動作し、ＦＥＴ１３のゲート
電位の低下に従ってＦＥＴ１３のソース電位及びダイオ
ード１４〜１６のカソード電位が低下し、出力端子Ｔか
ら得られる出力電圧Ｖｏｕｔが低下する。つまり、出力
電圧ＶｏｕｔはＦＥＴ１１のゲート電位とは逆方向に変
化する。出力電圧Ｖｏｕｔの低下により帰還回路３０Ａ
の出力端子Ｔ側の電位が低下するので、ＦＥＴ３１のド
レインＤと出力端子Ｔとの間の電圧が上昇して電流が流
れ、ＦＥＴ１１のゲート電位の上昇を抑える。一方、光
検出器１のカソード電流が減少すると、上記とは逆の動
作を行い、出力電圧Ｖｏｕｔは上昇する。 （２） 帰還量調節用電圧Ｖｆを変化させたときの動作 光検出器１の電流の変化をΔＩ、出力端子Ｔの出力電圧
Ｖｏｕｔの変化をΔＶとすると、帰還増幅回路１０Ａの
入力電流に対する出力電圧の比はΔＶ／ΔＩで表され、
このΔＶ／ΔＩをトランスインピーダンスＺｔという。
ここで、帰還増幅回路１０Ａのオープンループゲインを
Ｇ、帰還回路３０ＡのインピーダンスをＲｆとすると、
トランスインピーダンスＺｔは、 Ｚｔ＝Ｒｆ・Ｇ／（Ｇ＋１） のように表され、トランスインピーダンスＺｔは帰還回
路３０ＡのインピーダンスＲｆに比例する。従って、帰
還量調節用電圧Ｖｆを変化させて帰還回路３０Ａのイン
ピーダンスＲｆを変化させれば、トランスインピーダン
スＺｔが変化する。例えば、帰還量調節用電圧Ｖｆが上
昇すれば、トランスインピーダンスＺｔは減少し、帰還
量調節用電圧Ｖｆが低下すれば、トランスインピーダン
スＺｔは増加する。
【０００９】図３は、帰還量調節用電圧Ｖｆを制御する
制御回路の一例を示す概略の回路図である。この制御回
路は、図１中の帰還増幅回路１０Ａの出力電圧Ｖｏｕｔ
を入力して増幅し、出力電圧ｖを出力する増幅回路４１
を備えている。増幅回路４１の出力側は、非線形インピ
ーダンス素子であるダイオード４２のアノードＡに接続
され、ダイオード４２のカソードＫは抵抗４３を介して
電源電位Ｖｓｓに接続されている。抵抗４３にはコンデ
ンサ４４が並列接続されている。又、ダイオード４２の
カソードＫは、帰還増幅回路１０Ａ中のＦＥＴ３１のゲ
ートＧに接続されている。次に、図３の動作を説明す
る。ダイオード４２のカソードＫに、出力電圧ｖからダ
イオード４２の順方向電圧だけ低い電圧が取り出され
る。この電圧のピーク値がコンデンサ４４によって平滑
されて帰還量調節用電圧Ｖｆとなる。出力電圧ｖの振幅
が大きくなるとピーク値が高くなり、帰還量調節用電圧
Ｖｆも高くなる。又、出力電圧ｖの振幅が小さくなると
ピーク値が低くなり、帰還量調節用電圧Ｖｆも低くな
る。つまり、帰還量調節用電圧Ｖｆは、出力端子Ｔから
取り出される電圧の振幅に基づいて変化する。但し、Ｆ
ＥＴ３１が常時オン状態になるように帰還量調節用電圧
Ｖｆを調節しなければならない。
制御回路の一例を示す概略の回路図である。この制御回
路は、図１中の帰還増幅回路１０Ａの出力電圧Ｖｏｕｔ
を入力して増幅し、出力電圧ｖを出力する増幅回路４１
を備えている。増幅回路４１の出力側は、非線形インピ
ーダンス素子であるダイオード４２のアノードＡに接続
され、ダイオード４２のカソードＫは抵抗４３を介して
電源電位Ｖｓｓに接続されている。抵抗４３にはコンデ
ンサ４４が並列接続されている。又、ダイオード４２の
カソードＫは、帰還増幅回路１０Ａ中のＦＥＴ３１のゲ
ートＧに接続されている。次に、図３の動作を説明す
る。ダイオード４２のカソードＫに、出力電圧ｖからダ
イオード４２の順方向電圧だけ低い電圧が取り出され
る。この電圧のピーク値がコンデンサ４４によって平滑
されて帰還量調節用電圧Ｖｆとなる。出力電圧ｖの振幅
が大きくなるとピーク値が高くなり、帰還量調節用電圧
Ｖｆも高くなる。又、出力電圧ｖの振幅が小さくなると
ピーク値が低くなり、帰還量調節用電圧Ｖｆも低くな
る。つまり、帰還量調節用電圧Ｖｆは、出力端子Ｔから
取り出される電圧の振幅に基づいて変化する。但し、Ｆ
ＥＴ３１が常時オン状態になるように帰還量調節用電圧
Ｖｆを調節しなければならない。
【００１０】（３） 交流的動作 先ず、ＦＥＴ３１がオン状態になるように帰還量調節用
電圧Ｖｆを固定する。低周波領域では、直流的動作と同
様にコンデンサ３３の影響を無視できる。しかし、高周
波領域では、周波数の増加と共にコンデンサ３３のイン
ピーダンスが下がり、帰還回路３０Ａのインピーダンス
が下がる。従って、高周波領域でトランスインピーダン
スＺｔが低下する。これによって、ピーキングによるト
ランスインピーダンスＺｔの増加が打ち消され、トラン
スインピーダンスＺｔの周波数特性の平坦性に優れた帰
還増幅回路が実現する。以上のように、この第１の実施
例では、制御信号が小レベルの時にはＦＥＴ３１のイン
ピーダンスが大きいので帰還増幅回路１０Ａの利得が大
きい。一方、制御信号が大レベルの時にはＦＥＴ３１の
インピーダンスが小さいので、帰還量が増加して帰還増
幅回路１０Ａの利得が小さくなる。更に高周波領域で
は、抵抗３２に並列接続されたコンデンサ３３のインピ
ーダンスが低下して帰還量が増加し、利得のピーキング
の影響を軽減できる。第２の実施例 図４は、本発明の第２の実施例を示す帰還増幅回路の概
略の回路図であり、図１中の要素と共通の要素には共通
の符号が付されている。この帰還増幅回路は、図１中の
帰還回路１０Ａの出力端子Ｔ側とＦＥＴ３１のドレイン
Ｄとの間に抵抗３４を接続し、帰還回路１０Ｂに変更し
たものである。又、図３と同様に制御回路が接続されて
いる。次に、図４の動作（１）〜（３）を説明する。
電圧Ｖｆを固定する。低周波領域では、直流的動作と同
様にコンデンサ３３の影響を無視できる。しかし、高周
波領域では、周波数の増加と共にコンデンサ３３のイン
ピーダンスが下がり、帰還回路３０Ａのインピーダンス
が下がる。従って、高周波領域でトランスインピーダン
スＺｔが低下する。これによって、ピーキングによるト
ランスインピーダンスＺｔの増加が打ち消され、トラン
スインピーダンスＺｔの周波数特性の平坦性に優れた帰
還増幅回路が実現する。以上のように、この第１の実施
例では、制御信号が小レベルの時にはＦＥＴ３１のイン
ピーダンスが大きいので帰還増幅回路１０Ａの利得が大
きい。一方、制御信号が大レベルの時にはＦＥＴ３１の
インピーダンスが小さいので、帰還量が増加して帰還増
幅回路１０Ａの利得が小さくなる。更に高周波領域で
は、抵抗３２に並列接続されたコンデンサ３３のインピ
ーダンスが低下して帰還量が増加し、利得のピーキング
の影響を軽減できる。第２の実施例 図４は、本発明の第２の実施例を示す帰還増幅回路の概
略の回路図であり、図１中の要素と共通の要素には共通
の符号が付されている。この帰還増幅回路は、図１中の
帰還回路１０Ａの出力端子Ｔ側とＦＥＴ３１のドレイン
Ｄとの間に抵抗３４を接続し、帰還回路１０Ｂに変更し
たものである。又、図３と同様に制御回路が接続されて
いる。次に、図４の動作（１）〜（３）を説明する。
【００１１】（１） 直流的動作 図１と同様の動作をする。 （２） 帰還量調節用電圧Ｖｆを変化させたときの動作 帰還増幅回路１０Ｂの出力電圧Ｖｏｕｔの振幅が小さい
とき、帰還量調節用電圧Ｖｆが下がり、ＦＥＴ３１はオ
フ状態となるので、抵抗３２及びコンデンサ３３は帰還
回路１０Ｂのインピーダンス特性に影響を与えない。そ
のため、帰還回路１０Ｂのインピーダンスは抵抗３４と
ほぼ等しくなる。出力電圧Ｖｏｕｔの振幅が大きいと
き、帰還量調節用電圧Ｖｆが上がり、ＦＥＴ３１はオン
状態となるので、図１と同様の動作をする。 （３） 交流的動作 帰還量調節用電圧Ｖｆが低い場合には、ＦＥＴ３１がオ
フ状態になるので、抵抗３２及びコンデンサ３３の影響
は無い。一方、帰還量調節用電圧Ｖｆが高い場合には、
ＦＥＴ３１がオン状態になるので、抵抗３２及びコンデ
ンサ３３の影響がある。低周波領域では、直流的動作と
同様にコンデンサ３３の影響は無い。しかし、高周波領
域では、周波数の増加と共にコンデンサ３３のインピー
ダンスが下がり、帰還回路３０Ａのインピーダンスが下
がる。従って、トランスインピーダンスＺｔは、高周波
領域で低下する。これによって、ピーキングによるトラ
ンスインピーダンスＺｔの増加を打ち消すことにより、
トランスインピーダンスＺｔの周波数特性の平坦性に優
れた帰還増幅回路が実現する。図５は、図４に示す帰還
増幅回路の動作シミュレーションを行うための帰還増幅
回路の回路図であり、図４中の要素と共通の要素には共
通の符号が付されている。図５では、ＦＥＴ１２のソー
スＳはＦＥＴ１９のソースＳに接続され、ＦＥＴ１９の
ドレインＤがＦＥＴ２０のゲートＧ及びソースＳに接続
されると共に、ＦＥＴ１３のゲートＧに接続されてい
る。ＦＥＴ１９のゲートＧには、コントロール電圧Ｖｃ
が供給されるようになっている。他は図４と同様の構成
である。図６は、図５の帰還増幅回路の動作シミュレー
ションと比較するために、図５中のコンデンサ３３を削
除したものである。次に、図５の動作を説明する。
とき、帰還量調節用電圧Ｖｆが下がり、ＦＥＴ３１はオ
フ状態となるので、抵抗３２及びコンデンサ３３は帰還
回路１０Ｂのインピーダンス特性に影響を与えない。そ
のため、帰還回路１０Ｂのインピーダンスは抵抗３４と
ほぼ等しくなる。出力電圧Ｖｏｕｔの振幅が大きいと
き、帰還量調節用電圧Ｖｆが上がり、ＦＥＴ３１はオン
状態となるので、図１と同様の動作をする。 （３） 交流的動作 帰還量調節用電圧Ｖｆが低い場合には、ＦＥＴ３１がオ
フ状態になるので、抵抗３２及びコンデンサ３３の影響
は無い。一方、帰還量調節用電圧Ｖｆが高い場合には、
ＦＥＴ３１がオン状態になるので、抵抗３２及びコンデ
ンサ３３の影響がある。低周波領域では、直流的動作と
同様にコンデンサ３３の影響は無い。しかし、高周波領
域では、周波数の増加と共にコンデンサ３３のインピー
ダンスが下がり、帰還回路３０Ａのインピーダンスが下
がる。従って、トランスインピーダンスＺｔは、高周波
領域で低下する。これによって、ピーキングによるトラ
ンスインピーダンスＺｔの増加を打ち消すことにより、
トランスインピーダンスＺｔの周波数特性の平坦性に優
れた帰還増幅回路が実現する。図５は、図４に示す帰還
増幅回路の動作シミュレーションを行うための帰還増幅
回路の回路図であり、図４中の要素と共通の要素には共
通の符号が付されている。図５では、ＦＥＴ１２のソー
スＳはＦＥＴ１９のソースＳに接続され、ＦＥＴ１９の
ドレインＤがＦＥＴ２０のゲートＧ及びソースＳに接続
されると共に、ＦＥＴ１３のゲートＧに接続されてい
る。ＦＥＴ１９のゲートＧには、コントロール電圧Ｖｃ
が供給されるようになっている。他は図４と同様の構成
である。図６は、図５の帰還増幅回路の動作シミュレー
ションと比較するために、図５中のコンデンサ３３を削
除したものである。次に、図５の動作を説明する。
【００１２】この帰還増幅回路では、ＦＥＴ１１のドレ
イン電流が増加すると、ＦＥＴ１９のドレイン電流も増
加する。この時、ＦＥＴ１９のソース電位は若干下が
り、ＦＥＴ１２のゲート電位及びソース電位も下がる
が、ＦＥＴ１２は定電流源として動作するので、電流は
殆ど変化しない。ＦＥＴ１９のドレイン電流の増加によ
りＦＥＴ２０のドレイン電流も増加し、ＦＥＴ２０のゲ
ート電位及びソース電位が低下するので、ＦＥＴ１３の
ゲート電位が低下する。以下、図４と同様に動作する。
次に、図５の帰還増幅回路の動作シミュレーションを行
う場合の定数を示す。 ＦＥＴ１１のゲート幅；１２５μｍ ＦＥＴ１２のゲート幅；４８μｍ ＦＥＴ１３のゲート幅；４８μｍ ダイオード１４の面積；１２０μｍ2 ダイオード１５の面積；１２０μｍ2 ダイオード１６の面積；１２０μｍ2 ＦＥＴ１８Ａのゲート幅；４８μｍ ＦＥＴ１９のゲート幅；１８０μｍ ＦＥＴ２０のゲート幅；１２μｍ ＦＥＴ３１のゲート幅；４３μｍ 抵抗３２の抵抗値；３４５Ω コンデンサ３３の容量；０．４６ｐＦ 抵抗３４の抵抗値；１７００Ω 帰還量調節用電圧Ｖｆ；−０．９７Ｖ又は−１．６７Ｖ コントロール電圧Ｖｃ；０．１８Ｖ 電源電位Ｖｄｄ；２．９３Ｖ 電源電位Ｖｓｓ；−２．０７Ｖ 尚、ＦＥＴ１１，１２，１３，１８Ａ，１９，２０，３
１は、ドレイン・ソース間電圧Ｖｄｓが２Ｖ、ゲート・
ソース間電圧が０Ｖのとき、ゲート幅が１０μｍ当た
り、ドレイン電流Ｉｄｓｓが２２００μＡ、トランスコ
ンダクタンスｇｍが３．５４ｍｓのものである。
イン電流が増加すると、ＦＥＴ１９のドレイン電流も増
加する。この時、ＦＥＴ１９のソース電位は若干下が
り、ＦＥＴ１２のゲート電位及びソース電位も下がる
が、ＦＥＴ１２は定電流源として動作するので、電流は
殆ど変化しない。ＦＥＴ１９のドレイン電流の増加によ
りＦＥＴ２０のドレイン電流も増加し、ＦＥＴ２０のゲ
ート電位及びソース電位が低下するので、ＦＥＴ１３の
ゲート電位が低下する。以下、図４と同様に動作する。
次に、図５の帰還増幅回路の動作シミュレーションを行
う場合の定数を示す。 ＦＥＴ１１のゲート幅；１２５μｍ ＦＥＴ１２のゲート幅；４８μｍ ＦＥＴ１３のゲート幅；４８μｍ ダイオード１４の面積；１２０μｍ2 ダイオード１５の面積；１２０μｍ2 ダイオード１６の面積；１２０μｍ2 ＦＥＴ１８Ａのゲート幅；４８μｍ ＦＥＴ１９のゲート幅；１８０μｍ ＦＥＴ２０のゲート幅；１２μｍ ＦＥＴ３１のゲート幅；４３μｍ 抵抗３２の抵抗値；３４５Ω コンデンサ３３の容量；０．４６ｐＦ 抵抗３４の抵抗値；１７００Ω 帰還量調節用電圧Ｖｆ；−０．９７Ｖ又は−１．６７Ｖ コントロール電圧Ｖｃ；０．１８Ｖ 電源電位Ｖｄｄ；２．９３Ｖ 電源電位Ｖｓｓ；−２．０７Ｖ 尚、ＦＥＴ１１，１２，１３，１８Ａ，１９，２０，３
１は、ドレイン・ソース間電圧Ｖｄｓが２Ｖ、ゲート・
ソース間電圧が０Ｖのとき、ゲート幅が１０μｍ当た
り、ドレイン電流Ｉｄｓｓが２２００μＡ、トランスコ
ンダクタンスｇｍが３．５４ｍｓのものである。
【００１３】図７は、帰還量調節用電圧Ｖｆが下降した
時のトランスインピーダンスＺｔの周波数特性の特性図
であり、縦軸にトランスインピーダンスＺｔ、横軸に周
波数がとられている。Ａは図６に示す従来の帰還増幅回
路の特性であり、Ｂは図５に示す本発明の帰還増幅回路
の特性である。ＡとＢとを比較すると、両者には殆ど差
がない。図８は、帰還量調節用電圧Ｖｆが上昇した時の
トランスインピーダンスＺｔの周波数特性の特性図であ
り、縦軸にトランスインピーダンスＺｔ、横軸に周波数
がとられている。Ａは図６に示す従来の帰還増幅回路の
特性であり、Ｂは図５に示す本発明の帰還増幅回路の特
性である。Ａには４ＧＨｚ付近でトランスインピーダン
スＺｔのピークがある。しかし、Ｂでは４．５ＧＨｚ付
近でトランスインピーダンスＺｔのピークがあるが、Ａ
に比べて改善されている。以上のように、この第２の実
施例では、第１の実施例と同様にトランスインピーダン
スＺｔの周波数特性の高域におけるピークが改善されて
いる。更に、帰還抵抗３４を設けたので、ＦＥＴ３１が
オフ状態になったときに入力端に対する帰還量が確保さ
れ、帰還量の微妙な調節ができる。尚、本発明は、上記
実施例に限定されず、種々の変形が可能である。その変
形例としては、例えば次のようなものがある。 （ａ） 帰還回路中のＦＥＴ３１をバイポーラトランジ
スタで構成してもよい。 （ｂ） 帰還抵抗３４は、ＦＥＴ３１のドレイン・ソー
ス間に接続してもよい。
時のトランスインピーダンスＺｔの周波数特性の特性図
であり、縦軸にトランスインピーダンスＺｔ、横軸に周
波数がとられている。Ａは図６に示す従来の帰還増幅回
路の特性であり、Ｂは図５に示す本発明の帰還増幅回路
の特性である。ＡとＢとを比較すると、両者には殆ど差
がない。図８は、帰還量調節用電圧Ｖｆが上昇した時の
トランスインピーダンスＺｔの周波数特性の特性図であ
り、縦軸にトランスインピーダンスＺｔ、横軸に周波数
がとられている。Ａは図６に示す従来の帰還増幅回路の
特性であり、Ｂは図５に示す本発明の帰還増幅回路の特
性である。Ａには４ＧＨｚ付近でトランスインピーダン
スＺｔのピークがある。しかし、Ｂでは４．５ＧＨｚ付
近でトランスインピーダンスＺｔのピークがあるが、Ａ
に比べて改善されている。以上のように、この第２の実
施例では、第１の実施例と同様にトランスインピーダン
スＺｔの周波数特性の高域におけるピークが改善されて
いる。更に、帰還抵抗３４を設けたので、ＦＥＴ３１が
オフ状態になったときに入力端に対する帰還量が確保さ
れ、帰還量の微妙な調節ができる。尚、本発明は、上記
実施例に限定されず、種々の変形が可能である。その変
形例としては、例えば次のようなものがある。 （ａ） 帰還回路中のＦＥＴ３１をバイポーラトランジ
スタで構成してもよい。 （ｂ） 帰還抵抗３４は、ＦＥＴ３１のドレイン・ソー
ス間に接続してもよい。
【００１４】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、制御信号に基づき導通状態が変化して入力端
に対する帰還量を制御するトランジスタを帰還回路に備
えた帰還増幅回路において、このトランジスタに帰還抵
抗を直列接続し、更に、この帰還抵抗にコンデンサを並
列接続したので、高周波領域では、コンデンサのインピ
ーダンスが低下して帰還量が増加し、利得の高周波領域
におけるピーキングの影響を軽減できる。第２の発明に
よれば、第１の発明のトランジスタが制御信号によって
非導通状態になったときに入力端に対する帰還量を確保
する帰還抵抗を設けたので、制御信号の変化量に対する
帰還量の微妙な調節ができる。
によれば、制御信号に基づき導通状態が変化して入力端
に対する帰還量を制御するトランジスタを帰還回路に備
えた帰還増幅回路において、このトランジスタに帰還抵
抗を直列接続し、更に、この帰還抵抗にコンデンサを並
列接続したので、高周波領域では、コンデンサのインピ
ーダンスが低下して帰還量が増加し、利得の高周波領域
におけるピーキングの影響を軽減できる。第２の発明に
よれば、第１の発明のトランジスタが制御信号によって
非導通状態になったときに入力端に対する帰還量を確保
する帰還抵抗を設けたので、制御信号の変化量に対する
帰還量の微妙な調節ができる。
【図１】本発明の第１の実施例を示す帰還増幅回路の回
路図である。
路図である。
【図２】従来の帰還増幅回路の回路図である。
【図３】帰還量調節電圧制御回路の回路図である。
【図４】本発明の第２の実施例を示す帰還増幅回路の回
路図である。
路図である。
【図５】図４のシミュレーション回路１の回路図であ
る。
る。
【図６】図４のシミュレーション回路２の回路図であ
る。
る。
【図７】帰還量調節電圧下降時のトランスインピーダン
スの特性図である。
スの特性図である。
【図８】帰還量調節電圧上昇時のトランスインピーダン
スの特性図である。
スの特性図である。
１０，１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ 帰還
増幅回路 ３０，３０Ａ，３０Ｂ，３０Ｃ 帰還
回路 ３１ ＦＥ
Ｔ（トランジスタ） ３２，３４ 帰還
抵抗 ３３ コン
デンサ
増幅回路 ３０，３０Ａ，３０Ｂ，３０Ｃ 帰還
回路 ３１ ＦＥ
Ｔ（トランジスタ） ３２，３４ 帰還
抵抗 ３３ コン
デンサ
Claims (2)
- 【請求項１】 制御信号に基づき導通状態が変化して入
力端に対する帰還量を制御するトランジスタを帰還回路
に備えた帰還増幅回路において、 前記トランジスタに直列接続され、該トランジスタと共
に前記帰還量を設定する帰還抵抗と、 前記帰還抵抗に並列接続され、帰還信号の周波数に基づ
きインピーダンスが変化して前記帰還量を変化させるコ
ンデンサとを、 設けたことを特徴とする帰還増幅回路。 - 【請求項２】 請求項１のトランジスタが前記制御信号
によって非導通状態になったときに前記入力端に対する
帰還量を確保する帰還抵抗を該トランジスタに対して並
列に設けた、 ことを特徴とする請求項１記載の帰還増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17556694A JPH0846444A (ja) | 1994-07-27 | 1994-07-27 | 帰還増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17556694A JPH0846444A (ja) | 1994-07-27 | 1994-07-27 | 帰還増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0846444A true JPH0846444A (ja) | 1996-02-16 |
Family
ID=15998326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17556694A Pending JPH0846444A (ja) | 1994-07-27 | 1994-07-27 | 帰還増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0846444A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313458B1 (en) | 1998-07-10 | 2001-11-06 | Nec Corporation | Gain-adjustable photoreceiver circuit with photoelectric converter and amplifier |
| JP2005236616A (ja) * | 2004-02-19 | 2005-09-02 | Nec Kansai Ltd | 光電流・電圧変換回路 |
| US7868701B2 (en) | 2004-08-03 | 2011-01-11 | Nippon Telephone And Telegraph Corporation | Transimpedance amplifier |
| US10171051B2 (en) | 2015-12-25 | 2019-01-01 | Fujitsu Limited | Amplification circuit, optical module, and amplification method |
| KR20190120291A (ko) * | 2017-03-28 | 2019-10-23 | 미쓰비시덴키 가부시키가이샤 | 전류 재이용형 전계 효과 트랜지스터 증폭기 |
-
1994
- 1994-07-27 JP JP17556694A patent/JPH0846444A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6313458B1 (en) | 1998-07-10 | 2001-11-06 | Nec Corporation | Gain-adjustable photoreceiver circuit with photoelectric converter and amplifier |
| JP2005236616A (ja) * | 2004-02-19 | 2005-09-02 | Nec Kansai Ltd | 光電流・電圧変換回路 |
| JP4536393B2 (ja) * | 2004-02-19 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 光電流・電圧変換回路 |
| US7868701B2 (en) | 2004-08-03 | 2011-01-11 | Nippon Telephone And Telegraph Corporation | Transimpedance amplifier |
| US10171051B2 (en) | 2015-12-25 | 2019-01-01 | Fujitsu Limited | Amplification circuit, optical module, and amplification method |
| KR20190120291A (ko) * | 2017-03-28 | 2019-10-23 | 미쓰비시덴키 가부시키가이샤 | 전류 재이용형 전계 효과 트랜지스터 증폭기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6369657B2 (en) | Bias network for high efficiency RF linear power amplifier | |
| US7551033B2 (en) | Dynamic bandwidth compensating method and associated apparatus | |
| US6424132B1 (en) | Adding a laplace transform zero to a linear integrated circuit for frequency stability | |
| US4901031A (en) | Common-base, source-driven differential amplifier | |
| JP4154910B2 (ja) | 分布型増幅器 | |
| US4366450A (en) | Automatic gain control circuit | |
| JPH0846444A (ja) | 帰還増幅回路 | |
| US5917379A (en) | Broadband linear transconductance amplifier with resistive pole-splitting compensation | |
| US20050253651A1 (en) | Stability compensation for adjustable gain amplifier | |
| US20040041669A1 (en) | Tuning circuit | |
| US5764106A (en) | Gain-controlled amplifier and automatic gain control amplifier using GCLBT | |
| EP0129936B1 (en) | Current source circuit arrangement | |
| JP2661802B2 (ja) | 利得制御広帯域増幅装置 | |
| US6927633B2 (en) | High frequency circuit with thin film resistor | |
| JPH05175761A (ja) | 可制御増幅回路 | |
| US6967533B2 (en) | Arrangement for saving energy in transmitter | |
| JPH0722247B2 (ja) | 帰還増幅器 | |
| JPH08167816A (ja) | 帰還増幅回路 | |
| JP2520809B2 (ja) | Ｆｅｔバイアス回路 | |
| US4717885A (en) | Operational amplifier utilizing FET followers and feed-forward capacitors | |
| JP2862560B2 (ja) | 利得可変増幅回路 | |
| JP2625730B2 (ja) | 高周波増幅装置およびその調整方法 | |
| JPH08274548A (ja) | 高周波広帯域アンプ | |
| JPS59126307A (ja) | 電界効果トランジスタ増幅器 | |
| JPH0247625Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030909 |