JPH08167816A - 帰還増幅回路 - Google Patents
帰還増幅回路Info
- Publication number
- JPH08167816A JPH08167816A JP6311054A JP31105494A JPH08167816A JP H08167816 A JPH08167816 A JP H08167816A JP 6311054 A JP6311054 A JP 6311054A JP 31105494 A JP31105494 A JP 31105494A JP H08167816 A JPH08167816 A JP H08167816A
- Authority
- JP
- Japan
- Prior art keywords
- feedback
- fet
- circuit
- transistor
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Optical Communication System (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 帰還増幅回路の周波数特性及び利得調整方法
を改善する。 【構成】 帰還量調節用電圧Ｖｇは外部の定電圧源から
与えられ、帰還増幅回路の周波数帯域調整用に用いられ
る。帰還量調節用電圧Ｖｇが高ければ帰還増幅回路のト
ランスインピーダンスＺｔが減少して周波数帯域が広く
なり、帰還量調節用電圧Ｖｇが低ければトランスインピ
ーダンスＺｔが増加して周波数帯域が狭くなる。帰還量
調節用電圧Ｖｆは、出力電圧Ｖｏｕｔに基づいて動作す
る制御回路により制御され、出力電圧Ｖｏｕｔの振幅が
大きければ帰還量調節用電圧Ｖｆが上昇して帰還増幅回
路の利得が低下し、出力電圧Ｖｏｕｔの振幅が小さけれ
ば帰還量調節用電圧Ｖｆが下降して帰還増幅回路の利得
が増大する。
を改善する。 【構成】 帰還量調節用電圧Ｖｇは外部の定電圧源から
与えられ、帰還増幅回路の周波数帯域調整用に用いられ
る。帰還量調節用電圧Ｖｇが高ければ帰還増幅回路のト
ランスインピーダンスＺｔが減少して周波数帯域が広く
なり、帰還量調節用電圧Ｖｇが低ければトランスインピ
ーダンスＺｔが増加して周波数帯域が狭くなる。帰還量
調節用電圧Ｖｆは、出力電圧Ｖｏｕｔに基づいて動作す
る制御回路により制御され、出力電圧Ｖｏｕｔの振幅が
大きければ帰還量調節用電圧Ｖｆが上昇して帰還増幅回
路の利得が低下し、出力電圧Ｖｏｕｔの振幅が小さけれ
ば帰還量調節用電圧Ｖｆが下降して帰還増幅回路の利得
が増大する。
Description
【０００１】
【産業上の利用分野】本発明は、例えば高速光通信シス
テム等に用いられる帰還増幅回路に関するものである。
テム等に用いられる帰還増幅回路に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、次のような文献に記載されるものがあった。 文献；特開平１−１９２２０７号公報 図２は、前記文献に記載された従来の帰還増幅回路の一
構成例を示す概略の回路図である。この帰還増幅回路
は、増幅部１０及び帰還回路２０を備えている。光検出
器１のカソードＫは電源電位Ｖｄｄに接続され、アノー
ドＡは増幅部１０中の電界効果トランジスタ（以下、Ｆ
ＥＴという）１１のゲートＧに接続されている。ＦＥＴ
１１のソースＳはグランドに接続され、ドレインＤはＦ
ＥＴ１２のソースＳに接続されると共に、ＦＥＴ１３の
ゲートＧに接続されている。ＦＥＴ１２のゲートＧには
利得調節用電圧Ｖｇが供給されるようになっている。Ｆ
ＥＴ１２のドレインＤ及びＦＥＴ１３のドレインＤは電
源電位Ｖｄｄに接続されている。ＦＥＴ１３のソースＳ
は、順方向に直列接続されたダイオード１４，１５，１
６，１７を介して出力電圧Ｖｏｕｔを出力する出力端子
Ｔに接続されている。出力端子Ｔは抵抗１８を介して電
源電位Ｖｓｓに接続されると共に、帰還回路２０中のＦ
ＥＴ２１のソースＳに接続されている。ＦＥＴ２１のド
レインＤはＦＥＴ１１のゲートＧに接続されている。Ｆ
ＥＴ２１のゲートＧには帰還量調節用電圧Ｖｆが供給さ
れるようになっている。
例えば、次のような文献に記載されるものがあった。 文献；特開平１−１９２２０７号公報 図２は、前記文献に記載された従来の帰還増幅回路の一
構成例を示す概略の回路図である。この帰還増幅回路
は、増幅部１０及び帰還回路２０を備えている。光検出
器１のカソードＫは電源電位Ｖｄｄに接続され、アノー
ドＡは増幅部１０中の電界効果トランジスタ（以下、Ｆ
ＥＴという）１１のゲートＧに接続されている。ＦＥＴ
１１のソースＳはグランドに接続され、ドレインＤはＦ
ＥＴ１２のソースＳに接続されると共に、ＦＥＴ１３の
ゲートＧに接続されている。ＦＥＴ１２のゲートＧには
利得調節用電圧Ｖｇが供給されるようになっている。Ｆ
ＥＴ１２のドレインＤ及びＦＥＴ１３のドレインＤは電
源電位Ｖｄｄに接続されている。ＦＥＴ１３のソースＳ
は、順方向に直列接続されたダイオード１４，１５，１
６，１７を介して出力電圧Ｖｏｕｔを出力する出力端子
Ｔに接続されている。出力端子Ｔは抵抗１８を介して電
源電位Ｖｓｓに接続されると共に、帰還回路２０中のＦ
ＥＴ２１のソースＳに接続されている。ＦＥＴ２１のド
レインＤはＦＥＴ１１のゲートＧに接続されている。Ｆ
ＥＴ２１のゲートＧには帰還量調節用電圧Ｖｆが供給さ
れるようになっている。
【０００３】次に図２の動作を説明する。光検出器１に
光が照射されてカソード電流が流れると、ＦＥＴ１１の
ゲート電位が上昇し、ドレイン電流が増加する。これに
伴い、ＦＥＴ１２の電流も増加し、ＦＥＴ１３のゲート
電位が低下する。ＦＥＴ１３のゲート電位の低下に従っ
てＦＥＴ１３のソース電位及びダイオード１４〜１７の
カソード電位が低下し、出力端子Ｔから得られる出力電
圧Ｖｏｕｔが低下する。つまり、出力電圧ＶｏｕｔはＦ
ＥＴ１１のゲート電位とは逆方向に変化する。出力電圧
Ｖｏｕｔの低下によりＦＥＴ２１のソース電位が低下す
るので、ＦＥＴ２１のドレインＤとソースＳとの間の電
圧が上昇して電流が流れ、ＦＥＴ１１のゲート電位の上
昇を抑える。一方、光検出器１のカソード電流が減少す
ると、上記とは逆の動作を行い、出力電圧Ｖｏｕｔは上
昇する。ここで、ＦＥＴ２１のドレインＤとソースＳと
の間の抵抗値は、出力端子ＴからＦＥＴ１１のゲートＧ
に対する帰還量を決定する値である。この帰還量が大き
ければ増幅部１０の利得は小さくなり、周波数帯域は広
くなる。又、帰還量が小さければ増幅部１０の利得は大
きくなり、周波数帯域は狭くなる。
光が照射されてカソード電流が流れると、ＦＥＴ１１の
ゲート電位が上昇し、ドレイン電流が増加する。これに
伴い、ＦＥＴ１２の電流も増加し、ＦＥＴ１３のゲート
電位が低下する。ＦＥＴ１３のゲート電位の低下に従っ
てＦＥＴ１３のソース電位及びダイオード１４〜１７の
カソード電位が低下し、出力端子Ｔから得られる出力電
圧Ｖｏｕｔが低下する。つまり、出力電圧ＶｏｕｔはＦ
ＥＴ１１のゲート電位とは逆方向に変化する。出力電圧
Ｖｏｕｔの低下によりＦＥＴ２１のソース電位が低下す
るので、ＦＥＴ２１のドレインＤとソースＳとの間の電
圧が上昇して電流が流れ、ＦＥＴ１１のゲート電位の上
昇を抑える。一方、光検出器１のカソード電流が減少す
ると、上記とは逆の動作を行い、出力電圧Ｖｏｕｔは上
昇する。ここで、ＦＥＴ２１のドレインＤとソースＳと
の間の抵抗値は、出力端子ＴからＦＥＴ１１のゲートＧ
に対する帰還量を決定する値である。この帰還量が大き
ければ増幅部１０の利得は小さくなり、周波数帯域は広
くなる。又、帰還量が小さければ増幅部１０の利得は大
きくなり、周波数帯域は狭くなる。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
帰還増幅回路では、次のような課題があった。 （１） 帰還量調節用電圧Ｖｆの変化量に対するＦＥＴ
２１のドレインＤとソースＳとの間の抵抗値の変化が大
きく、帰還量の微妙な調節が困難であるという問題があ
る。 （２） 光検出器１の電流が増加して帰還量が増加する
ことにより周波数帯域が広がったとき、帰還増幅回路の
内部の浮遊容量やインダクタンス成分の影響により、該
帰還増幅回路の利得の周波数特性が高域でピークをもつ
という問題がある。 （３） 帰還量調節用電圧Ｖｆを入力信号、即ち光検出
器１の電流の増減に対応した利得調整に用いた場合、こ
の帰還増幅回路の周波数特性は、例えば光検出器１の接
合容量、ＦＥＴのゲート容量、トランスコンダクタン
ス、及び抵抗の抵抗値のばらつき等により所望の特性に
ならないことがある。 （４） 帰還増幅回路の所望の周波数特性を得るために
帰還量調節用電圧Ｖｆを調整した場合、大信号入力時に
は利得調整を十分にできないことがある。
帰還増幅回路では、次のような課題があった。 （１） 帰還量調節用電圧Ｖｆの変化量に対するＦＥＴ
２１のドレインＤとソースＳとの間の抵抗値の変化が大
きく、帰還量の微妙な調節が困難であるという問題があ
る。 （２） 光検出器１の電流が増加して帰還量が増加する
ことにより周波数帯域が広がったとき、帰還増幅回路の
内部の浮遊容量やインダクタンス成分の影響により、該
帰還増幅回路の利得の周波数特性が高域でピークをもつ
という問題がある。 （３） 帰還量調節用電圧Ｖｆを入力信号、即ち光検出
器１の電流の増減に対応した利得調整に用いた場合、こ
の帰還増幅回路の周波数特性は、例えば光検出器１の接
合容量、ＦＥＴのゲート容量、トランスコンダクタン
ス、及び抵抗の抵抗値のばらつき等により所望の特性に
ならないことがある。 （４） 帰還増幅回路の所望の周波数特性を得るために
帰還量調節用電圧Ｖｆを調整した場合、大信号入力時に
は利得調整を十分にできないことがある。
【０００５】
【課題を解決するための手段】第１の発明は、前記課題
を解決するために、増幅部と該増幅部の出力信号を入力
端に帰還して該増幅部の利得を調整する帰還回路とを備
えた帰還増幅回路において、次のような手段を講じてい
る。即ち、前記帰還回路は、第１の制御信号に基づき前
記入力端に対する第１の帰還量を制御し前記増幅部の周
波数帯域幅を調整する第１のトランジスタと、第１のト
ランジスタに並列接続され、出力信号のレベルに対応し
た第２の制御信号に基づき導通状態が変化し、入力端に
対する第２の帰還量を出力信号のレベルに対応して変化
させる第２のトランジスタとを、備えている。第２の発
明では、第１の発明の帰還回路は、前記第１及び第２の
トランジスタに並列接続され、前記第１及び第２の帰還
量と共に前記入力端に対する帰還量を設定し、更に該第
１のトランジスタが前記第１の制御信号によって非導通
状態かつ該第２のトランジスタが前記第２の制御信号に
よって非導通状態になったときに入力端に対する帰還量
を確保する帰還抵抗を備えている。第３の発明では、第
１の発明の帰還回路は、前記第２のトランジスタに直列
接続され、該第２のトランジスタと共に前記第２の帰還
量を設定する抵抗と、この抵抗の両端に接続され、出力
信号の周波数に基づきインピーダンスが変化して第２の
帰還量を変化させるコンデンサとを、備えている。
を解決するために、増幅部と該増幅部の出力信号を入力
端に帰還して該増幅部の利得を調整する帰還回路とを備
えた帰還増幅回路において、次のような手段を講じてい
る。即ち、前記帰還回路は、第１の制御信号に基づき前
記入力端に対する第１の帰還量を制御し前記増幅部の周
波数帯域幅を調整する第１のトランジスタと、第１のト
ランジスタに並列接続され、出力信号のレベルに対応し
た第２の制御信号に基づき導通状態が変化し、入力端に
対する第２の帰還量を出力信号のレベルに対応して変化
させる第２のトランジスタとを、備えている。第２の発
明では、第１の発明の帰還回路は、前記第１及び第２の
トランジスタに並列接続され、前記第１及び第２の帰還
量と共に前記入力端に対する帰還量を設定し、更に該第
１のトランジスタが前記第１の制御信号によって非導通
状態かつ該第２のトランジスタが前記第２の制御信号に
よって非導通状態になったときに入力端に対する帰還量
を確保する帰還抵抗を備えている。第３の発明では、第
１の発明の帰還回路は、前記第２のトランジスタに直列
接続され、該第２のトランジスタと共に前記第２の帰還
量を設定する抵抗と、この抵抗の両端に接続され、出力
信号の周波数に基づきインピーダンスが変化して第２の
帰還量を変化させるコンデンサとを、備えている。
【０００６】
【作用】第１の発明によれば、以上のように帰還増幅回
路を構成したので、増幅部は、第１の制御信号に基づき
第１の帰還量を制御する第１のトランジスタによって周
波数帯域幅が調整され、更に、第２の制御信号に基づき
第２の帰還量を制御する第２のトランジスタによって出
力信号のレベルが変化する。そのため、帰還増幅回路を
構成する素子や入力側に接続される素子のばらつきによ
る周波数特性の変化に対する調整が行われると共に、入
力信号の増加に対する利得の調節が行われる。第２の発
明によれば、帰還抵抗により第１の発明の第１及び第２
の帰還量と共に入力端に対する帰還量が設定され、更に
第１のトランジスタが第１の制御信号によって非導通状
態かつ第２のトランジスタが第２の制御信号によって非
導通状態になったときにも、帰還抵抗により入力端に対
する帰還量が確保される。そのため、第１又は第２の制
御信号の変化量に対する帰還量の微妙な調節が行われ
る。第３の発明によれば、第１の発明の増幅部は、第１
の発明の第２のトランジスタ及び抵抗により第２の帰還
量が設定され、更に、出力信号の周波数に基づきコンデ
ンサにより該第２の帰還量が変化する。そのため、高周
波領域では、コンデンサのインピーダンスが低下して帰
還量が増加し、帰還増幅回路の利得の高周波領域におけ
るピーキングの影響が軽減される。従って、前記課題を
解決できるのである。
路を構成したので、増幅部は、第１の制御信号に基づき
第１の帰還量を制御する第１のトランジスタによって周
波数帯域幅が調整され、更に、第２の制御信号に基づき
第２の帰還量を制御する第２のトランジスタによって出
力信号のレベルが変化する。そのため、帰還増幅回路を
構成する素子や入力側に接続される素子のばらつきによ
る周波数特性の変化に対する調整が行われると共に、入
力信号の増加に対する利得の調節が行われる。第２の発
明によれば、帰還抵抗により第１の発明の第１及び第２
の帰還量と共に入力端に対する帰還量が設定され、更に
第１のトランジスタが第１の制御信号によって非導通状
態かつ第２のトランジスタが第２の制御信号によって非
導通状態になったときにも、帰還抵抗により入力端に対
する帰還量が確保される。そのため、第１又は第２の制
御信号の変化量に対する帰還量の微妙な調節が行われ
る。第３の発明によれば、第１の発明の増幅部は、第１
の発明の第２のトランジスタ及び抵抗により第２の帰還
量が設定され、更に、出力信号の周波数に基づきコンデ
ンサにより該第２の帰還量が変化する。そのため、高周
波領域では、コンデンサのインピーダンスが低下して帰
還量が増加し、帰還増幅回路の利得の高周波領域におけ
るピーキングの影響が軽減される。従って、前記課題を
解決できるのである。
【０００７】
【実施例】第１の実施例 図１は、本発明の第１の実施例を示す帰還増幅回路の概
略の回路図であり、従来の図２中の要素と共通の要素に
は共通の符号が付されている。この帰還増幅回路は、増
幅部３０及び帰還回路４０を備えている。光検出器１の
カソードＫは電源電位Ｖｄｄに接続され、この光検出器
１のアノードＡは増幅部３０中のＦＥＴ３１のゲートＧ
に接続されている。ＦＥＴ３１のソースＳはグランドに
接続され、ドレインＤはＦＥＴ３２のソースＳ及びゲー
トＧに接続されると共に、ＦＥＴ３３のソースＳに接続
されている。ＦＥＴ３２のドレインＤは電源電位Ｖｄｄ
に接続されている。ＦＥＴ３３のドレインＤは、ＦＥＴ
３４のソースＳ及びゲートＧに接続されると共に、ＦＥ
Ｔ３５のゲートＧに接続されている。ＦＥＴ３４のドレ
インＤ及びＦＥＴ３５のドレインＤは電源電位Ｖｄｄに
接続されている。ＦＥＴ３５のソースＳは、順方向に直
列接続された３個のダイオード３６，３７，３８を介し
て出力端子Ｔに接続されている。これらのダイオード３
６，３７，３８は、ＦＥＴ３５のソース電位をレベルシ
フトするものである。出力端子ＴはＦＥＴ３９のドレイ
ンＤに接続されている。ＦＥＴ３９のゲートＧ及びソー
スＳは、電源電位Ｖｓｓに接続されている。又、出力端
子Ｔは、帰還回路４０中の第１のトランジスタであるＦ
ＥＴ４１のソースＳ及び第２のトランジスタであるＦＥ
Ｔ４２のソースＳに接続されている。更に、ＦＥＴ４１
のドレインＤ及びＦＥＴ４２のドレインＤもＦＥＴ３１
のゲートＧに接続されている。尚、ＦＥＴ３３のゲート
Ｇにはコントロール電圧Ｖｃが供給されるようになって
いる。コントロール電圧Ｖｃは、ＦＥＴ３１，３４が飽
和領域で動作するように設定されている。又、ＦＥＴ４
１のゲートＧには、第１の制御信号である帰還量調節用
電圧Ｖｇが供給されるようになっている。更に、ＦＥＴ
４２のゲートＧには第２の制御信号である帰還量調節用
電圧Ｖｆが供給されるようになっている。
略の回路図であり、従来の図２中の要素と共通の要素に
は共通の符号が付されている。この帰還増幅回路は、増
幅部３０及び帰還回路４０を備えている。光検出器１の
カソードＫは電源電位Ｖｄｄに接続され、この光検出器
１のアノードＡは増幅部３０中のＦＥＴ３１のゲートＧ
に接続されている。ＦＥＴ３１のソースＳはグランドに
接続され、ドレインＤはＦＥＴ３２のソースＳ及びゲー
トＧに接続されると共に、ＦＥＴ３３のソースＳに接続
されている。ＦＥＴ３２のドレインＤは電源電位Ｖｄｄ
に接続されている。ＦＥＴ３３のドレインＤは、ＦＥＴ
３４のソースＳ及びゲートＧに接続されると共に、ＦＥ
Ｔ３５のゲートＧに接続されている。ＦＥＴ３４のドレ
インＤ及びＦＥＴ３５のドレインＤは電源電位Ｖｄｄに
接続されている。ＦＥＴ３５のソースＳは、順方向に直
列接続された３個のダイオード３６，３７，３８を介し
て出力端子Ｔに接続されている。これらのダイオード３
６，３７，３８は、ＦＥＴ３５のソース電位をレベルシ
フトするものである。出力端子ＴはＦＥＴ３９のドレイ
ンＤに接続されている。ＦＥＴ３９のゲートＧ及びソー
スＳは、電源電位Ｖｓｓに接続されている。又、出力端
子Ｔは、帰還回路４０中の第１のトランジスタであるＦ
ＥＴ４１のソースＳ及び第２のトランジスタであるＦＥ
Ｔ４２のソースＳに接続されている。更に、ＦＥＴ４１
のドレインＤ及びＦＥＴ４２のドレインＤもＦＥＴ３１
のゲートＧに接続されている。尚、ＦＥＴ３３のゲート
Ｇにはコントロール電圧Ｖｃが供給されるようになって
いる。コントロール電圧Ｖｃは、ＦＥＴ３１，３４が飽
和領域で動作するように設定されている。又、ＦＥＴ４
１のゲートＧには、第１の制御信号である帰還量調節用
電圧Ｖｇが供給されるようになっている。更に、ＦＥＴ
４２のゲートＧには第２の制御信号である帰還量調節用
電圧Ｖｆが供給されるようになっている。
【０００８】次に、図１の動作（１）〜（２）を説明す
る。 （１） 直流的動作 先ず、ＦＥＴ４１，４２が導通状態になるように帰還量
調節用電圧Ｖｇ，Ｖｆを固定する。光検出器１に光が照
射されてカソード電流が流れると、ＦＥＴ４１，４２、
及び帰還抵抗４３に電流が流れ、ＦＥＴ３１のゲート電
位が上昇してドレイン電流が増加する。ＦＥＴ３２は定
電流源として動作するのでドレイン電流は増加しない
が、ＦＥＴ３３のドレイン電流は増加し、ＦＥＴ３４の
ゲートＧ及びソースＳの電位、ＦＥＴ３５のゲートＧの
電位は低下する。ここで、ＦＥＴ３９は定電流源として
動作し、ＦＥＴ３５のゲートＧの電位の低下により、Ｆ
ＥＴ３５のソースＳの電位、ダイオード３６，３７，３
８の各カソードＫ、及びＦＥＴ３９のドレインＤの電位
は低下し、出力端子Ｔから得られる出力電圧Ｖｏｕｔ
は、ＦＥＴ３１のゲート電位とは逆方向に変化する。出
力電圧Ｖｏｕｔの低下により、帰還回路４０の入力側、
即ち出力端子Ｔ側の電位が低下するので、ＦＥＴ３１の
ゲートＧと出力端子Ｔとの間の電圧が上昇し、ＦＥＴ４
１のドレインＤとソースＳ間、ＦＥＴ４２のドレインＤ
とソースＳ間に電流が流れ、ＦＥＴ３１のゲート電位の
上昇を抑える。
る。 （１） 直流的動作 先ず、ＦＥＴ４１，４２が導通状態になるように帰還量
調節用電圧Ｖｇ，Ｖｆを固定する。光検出器１に光が照
射されてカソード電流が流れると、ＦＥＴ４１，４２、
及び帰還抵抗４３に電流が流れ、ＦＥＴ３１のゲート電
位が上昇してドレイン電流が増加する。ＦＥＴ３２は定
電流源として動作するのでドレイン電流は増加しない
が、ＦＥＴ３３のドレイン電流は増加し、ＦＥＴ３４の
ゲートＧ及びソースＳの電位、ＦＥＴ３５のゲートＧの
電位は低下する。ここで、ＦＥＴ３９は定電流源として
動作し、ＦＥＴ３５のゲートＧの電位の低下により、Ｆ
ＥＴ３５のソースＳの電位、ダイオード３６，３７，３
８の各カソードＫ、及びＦＥＴ３９のドレインＤの電位
は低下し、出力端子Ｔから得られる出力電圧Ｖｏｕｔ
は、ＦＥＴ３１のゲート電位とは逆方向に変化する。出
力電圧Ｖｏｕｔの低下により、帰還回路４０の入力側、
即ち出力端子Ｔ側の電位が低下するので、ＦＥＴ３１の
ゲートＧと出力端子Ｔとの間の電圧が上昇し、ＦＥＴ４
１のドレインＤとソースＳ間、ＦＥＴ４２のドレインＤ
とソースＳ間に電流が流れ、ＦＥＴ３１のゲート電位の
上昇を抑える。
【０００９】一方、光検出器１のカソード電流が減少す
ると、上記とは逆の動作を行い、出力電圧Ｖｏｕｔは上
昇する。ここで、ＦＥＴ４１とＦＥＴ４２との並列抵抗
値は、出力端子ＴからＦＥＴ３１のゲートＧに対する帰
還量を決定する値である。この抵抗値、即ち帰還回路４
０のインピーダンスをＲｆ、及び増幅部３０のオープン
ループゲインをαとすると、帰還増幅回路の入力インピ
ーダンスＺｉｎは、 Ｚｉｎ＝Ｒｆ／（α＋１） のように表される。又、帰還増幅回路の入力部における
容量をＣｔ（但し、Ｃｔは光検出器１の接合容量、帰還
増幅回路の入力容量、及び図示しない寄生容量の和であ
る。）とすると、帰還増幅回路の周波数特性の高域遮断
周波数ｆｃは、 ｆｃ＝１／（２πＺｉｎＣｔ）＝（α＋１）／（２πＲ
ｆＣｔ） のように表される。従って、抵抗値Ｒｆが低くなると帰
還量が大きくなるので、高域遮断周波数ｆｃが高くな
り、帰還増幅回路の周波数帯域が広くなる。又、抵抗値
Ｒｆが高くなると帰還量が小さくなるので、高域遮断周
波数ｆｃが低くなり、帰還増幅回路の周波数帯域が狭く
なる。
ると、上記とは逆の動作を行い、出力電圧Ｖｏｕｔは上
昇する。ここで、ＦＥＴ４１とＦＥＴ４２との並列抵抗
値は、出力端子ＴからＦＥＴ３１のゲートＧに対する帰
還量を決定する値である。この抵抗値、即ち帰還回路４
０のインピーダンスをＲｆ、及び増幅部３０のオープン
ループゲインをαとすると、帰還増幅回路の入力インピ
ーダンスＺｉｎは、 Ｚｉｎ＝Ｒｆ／（α＋１） のように表される。又、帰還増幅回路の入力部における
容量をＣｔ（但し、Ｃｔは光検出器１の接合容量、帰還
増幅回路の入力容量、及び図示しない寄生容量の和であ
る。）とすると、帰還増幅回路の周波数特性の高域遮断
周波数ｆｃは、 ｆｃ＝１／（２πＺｉｎＣｔ）＝（α＋１）／（２πＲ
ｆＣｔ） のように表される。従って、抵抗値Ｒｆが低くなると帰
還量が大きくなるので、高域遮断周波数ｆｃが高くな
り、帰還増幅回路の周波数帯域が広くなる。又、抵抗値
Ｒｆが高くなると帰還量が小さくなるので、高域遮断周
波数ｆｃが低くなり、帰還増幅回路の周波数帯域が狭く
なる。
【００１０】（２） 帰還量調節用電圧Ｖｆ，Ｖｇを変
化させたときの動作 光検出器１の電流の変化をΔＩ、出力端子Ｔの出力電圧
Ｖｏｕｔの変化をΔＶとすると、帰還増幅回路の入力電
流の変化に対する出力電圧の変化の比はΔＶ／ΔＩで表
され、このΔＶ／ΔＩをトランスインピーダンスＺｔと
いう。ここで、増幅部３０のオープンループゲインを
α、帰還回路４０のインピーダンスをＲｆとすると、ト
ランスインピーダンスＺｔは、 Ｚｔ＝Ｒｆ・α／（α＋１） のように表され、トランスインピーダンスＺｔは帰還回
路４０のインピーダンスＲｆに比例する。従って、帰還
量調節用電圧Ｖｆ，Ｖｇを変化させて帰還回路４０のイ
ンピーダンスＲｆを変化させれば、トランスインピーダ
ンスＺｔが変化する。例えば、帰還量調節用電圧Ｖｆ，
Ｖｇが上昇すれば、トランスインピーダンスＺｔは減少
し、帰還量調節用電圧Ｖｆ，Ｖｇが低下すれば、トラン
スインピーダンスＺｔは増加する。帰還量調節用電圧Ｖ
ｇは、例えば光検出器１の接合容量、ＦＥＴのゲート容
量、トランスコンダクタンス、及び抵抗の抵抗値のばら
つき等により帰還増幅回路の周波数帯域が狭い場合、外
部の定電圧源から与えられるものとし、帰還増幅回路の
周波数帯域調整用に用いる。帰還量調節用電圧Ｖｇが高
ければトランスインピーダンスＺｔが減少して周波数帯
域が広くなり、帰還量調節用電圧Ｖｇが低ければトラン
スインピーダンスＺｔが増加して周波数帯域が狭くな
る。
化させたときの動作 光検出器１の電流の変化をΔＩ、出力端子Ｔの出力電圧
Ｖｏｕｔの変化をΔＶとすると、帰還増幅回路の入力電
流の変化に対する出力電圧の変化の比はΔＶ／ΔＩで表
され、このΔＶ／ΔＩをトランスインピーダンスＺｔと
いう。ここで、増幅部３０のオープンループゲインを
α、帰還回路４０のインピーダンスをＲｆとすると、ト
ランスインピーダンスＺｔは、 Ｚｔ＝Ｒｆ・α／（α＋１） のように表され、トランスインピーダンスＺｔは帰還回
路４０のインピーダンスＲｆに比例する。従って、帰還
量調節用電圧Ｖｆ，Ｖｇを変化させて帰還回路４０のイ
ンピーダンスＲｆを変化させれば、トランスインピーダ
ンスＺｔが変化する。例えば、帰還量調節用電圧Ｖｆ，
Ｖｇが上昇すれば、トランスインピーダンスＺｔは減少
し、帰還量調節用電圧Ｖｆ，Ｖｇが低下すれば、トラン
スインピーダンスＺｔは増加する。帰還量調節用電圧Ｖ
ｇは、例えば光検出器１の接合容量、ＦＥＴのゲート容
量、トランスコンダクタンス、及び抵抗の抵抗値のばら
つき等により帰還増幅回路の周波数帯域が狭い場合、外
部の定電圧源から与えられるものとし、帰還増幅回路の
周波数帯域調整用に用いる。帰還量調節用電圧Ｖｇが高
ければトランスインピーダンスＺｔが減少して周波数帯
域が広くなり、帰還量調節用電圧Ｖｇが低ければトラン
スインピーダンスＺｔが増加して周波数帯域が狭くな
る。
【００１１】帰還量調節用電圧Ｖｆは、出力電圧Ｖｏｕ
ｔに基づいて動作する制御回路により制御されるもので
ある。この制御回路では、出力電圧Ｖｏｕｔの振幅が大
きければ帰還量調節用電圧Ｖｆが上昇し、出力電圧Ｖｏ
ｕｔの振幅が小さければ帰還量調節用電圧Ｖｆが下降す
る。図３は、帰還量調節用電圧Ｖｆを制御する帰還量調
節電圧制御回路の一例を示す概略の回路図である。この
制御回路は、図１中の増幅部３０の出力電圧Ｖｏｕｔを
入力して反転増幅し、出力電圧ｖを出力する反転増幅回
路５１を備えている。反転増幅回路５１の出力側は、非
線形インピーダンス素子であるダイオード５２のアノー
ドＡに接続され、ダイオード５２のカソードＫは、抵抗
５３を介して電源電位Ｖｓｓに接続されている。抵抗５
３にはコンデンサ５４が並列接続されている。又、ダイ
オード５２のカソードＫは、帰還回路４０中のＦＥＴ４
２のゲートＧに接続されている。帰還回路４０中のＦＥ
Ｔ４１のゲートＧには、定電圧源Ｅから帰還量調節用電
圧Ｖｇが供給されている。
ｔに基づいて動作する制御回路により制御されるもので
ある。この制御回路では、出力電圧Ｖｏｕｔの振幅が大
きければ帰還量調節用電圧Ｖｆが上昇し、出力電圧Ｖｏ
ｕｔの振幅が小さければ帰還量調節用電圧Ｖｆが下降す
る。図３は、帰還量調節用電圧Ｖｆを制御する帰還量調
節電圧制御回路の一例を示す概略の回路図である。この
制御回路は、図１中の増幅部３０の出力電圧Ｖｏｕｔを
入力して反転増幅し、出力電圧ｖを出力する反転増幅回
路５１を備えている。反転増幅回路５１の出力側は、非
線形インピーダンス素子であるダイオード５２のアノー
ドＡに接続され、ダイオード５２のカソードＫは、抵抗
５３を介して電源電位Ｖｓｓに接続されている。抵抗５
３にはコンデンサ５４が並列接続されている。又、ダイ
オード５２のカソードＫは、帰還回路４０中のＦＥＴ４
２のゲートＧに接続されている。帰還回路４０中のＦＥ
Ｔ４１のゲートＧには、定電圧源Ｅから帰還量調節用電
圧Ｖｇが供給されている。
【００１２】次に、図３の動作を説明する。ダイオード
５２のカソードＫに、出力電圧ｖからダイオード５２の
順方向電圧だけ低い電圧が取り出される。この電圧のピ
ーク値がコンデンサ５４によって平滑されて帰還量調節
用電圧Ｖｆとなる。出力電圧ｖの振幅が大きくなるとピ
ーク値が高くなり、帰還量調節用電圧Ｖｆも高くなる。
又、出力電圧ｖの振幅が小さくなるとピーク値が低くな
り、帰還量調節用電圧Ｖｆも低くなる。つまり、帰還量
調節用電圧Ｖｆは、出力端子Ｔから取り出される出力電
圧Ｖｏｕｔの振幅に基づいて変化する。そのため、出力
電圧Ｖｏｕｔの振幅が小さければ帰還量調節用電圧Ｖｆ
が低下してＦＥＴ４２が非導通状態となるので、帰還回
路４０のインピーダンスは、ＦＥＴ４１のドレインＤと
ソースＳ間の抵抗値とほぼ等しくなり、帰還増幅回路の
トランスインピーダンスＺｔが大きくなる。又、出力電
圧Ｖｏｕｔの振幅が大きければ帰還量調節用電圧Ｖｆが
上昇してＦＥＴ４２が導通状態となるので、帰還回路４
０のインピーダンスが低下し、帰還増幅回路のトランス
インピーダンスＺｔが小さくなる。従って、帰還量調節
用電圧Ｖｆ，Ｖｇの電圧によってＦＥＴ４１，４２の導
通状態がそれぞれ変化する。帰還回路４０のインピーダ
ンスは、ＦＥＴ４１，４２を並列接続した値なので、帰
還増幅回路のトランスインピーダンスＺｔは、帰還量調
節用電圧Ｖｆ，Ｖｇにより変化させることができ、これ
により帰還増幅回路の周波数帯域、及び大信号入力時の
利得を変化させることができる。以上のように、この第
１の実施例では、光検出器１の接合容量、各ＦＥＴのゲ
ート容量、トランスコンダクタンス、及び抵抗の抵抗値
のばらつき等により帰還増幅回路の周波数帯域が用途に
適切でない場合、帰還量調節用電圧ＶｇでＦＥＴ４１の
ゲート電圧を制御することにより、調整を行うことがで
きる。更に、光検出器１の電流が大きくなったときに出
力電圧Ｖｏｕｔを下げたい場合、帰還量調節用電圧Ｖｆ
でＦＥＴ４２のゲート電圧を制御することにより、帰還
増幅回路の利得の調節が可能となる。
５２のカソードＫに、出力電圧ｖからダイオード５２の
順方向電圧だけ低い電圧が取り出される。この電圧のピ
ーク値がコンデンサ５４によって平滑されて帰還量調節
用電圧Ｖｆとなる。出力電圧ｖの振幅が大きくなるとピ
ーク値が高くなり、帰還量調節用電圧Ｖｆも高くなる。
又、出力電圧ｖの振幅が小さくなるとピーク値が低くな
り、帰還量調節用電圧Ｖｆも低くなる。つまり、帰還量
調節用電圧Ｖｆは、出力端子Ｔから取り出される出力電
圧Ｖｏｕｔの振幅に基づいて変化する。そのため、出力
電圧Ｖｏｕｔの振幅が小さければ帰還量調節用電圧Ｖｆ
が低下してＦＥＴ４２が非導通状態となるので、帰還回
路４０のインピーダンスは、ＦＥＴ４１のドレインＤと
ソースＳ間の抵抗値とほぼ等しくなり、帰還増幅回路の
トランスインピーダンスＺｔが大きくなる。又、出力電
圧Ｖｏｕｔの振幅が大きければ帰還量調節用電圧Ｖｆが
上昇してＦＥＴ４２が導通状態となるので、帰還回路４
０のインピーダンスが低下し、帰還増幅回路のトランス
インピーダンスＺｔが小さくなる。従って、帰還量調節
用電圧Ｖｆ，Ｖｇの電圧によってＦＥＴ４１，４２の導
通状態がそれぞれ変化する。帰還回路４０のインピーダ
ンスは、ＦＥＴ４１，４２を並列接続した値なので、帰
還増幅回路のトランスインピーダンスＺｔは、帰還量調
節用電圧Ｖｆ，Ｖｇにより変化させることができ、これ
により帰還増幅回路の周波数帯域、及び大信号入力時の
利得を変化させることができる。以上のように、この第
１の実施例では、光検出器１の接合容量、各ＦＥＴのゲ
ート容量、トランスコンダクタンス、及び抵抗の抵抗値
のばらつき等により帰還増幅回路の周波数帯域が用途に
適切でない場合、帰還量調節用電圧ＶｇでＦＥＴ４１の
ゲート電圧を制御することにより、調整を行うことがで
きる。更に、光検出器１の電流が大きくなったときに出
力電圧Ｖｏｕｔを下げたい場合、帰還量調節用電圧Ｖｆ
でＦＥＴ４２のゲート電圧を制御することにより、帰還
増幅回路の利得の調節が可能となる。
【００１３】第２の実施例 図４は、本発明の第２の実施例を示す帰還増幅回路の概
略の回路図であり、図１中の要素と共通の要素には共通
の符号が付されている。この帰還増幅回路は、図１中の
帰還回路４０のＦＥＴ４１及びＦＥＴ４２に抵抗４３を
並列接続して帰還回路４０Ａに変更したものである。
又、図３と同様に制御回路が接続されている。他は、図
１と同様の構成である。次に、図４の動作を説明する。
図１と同様の動作を行うが、次の点が異なっている。即
ち、帰還量を決定する帰還回路４０Ａの抵抗値は、ＦＥ
Ｔ４１、ＦＥＴ４２、及び抵抗４３を並列接続したもの
になる。そのため、ＦＥＴ４１，４２の並列抵抗値によ
る帰還量と共に抵抗４３による帰還量が設定され、更に
ＦＥＴ４１が帰還量調節用電圧Ｖｇによって非導通状態
かつＦＥＴ４２が帰還量調節用電圧Ｖｆによって非導通
状態になったときにも、抵抗４３により入力端に対する
帰還量が確保される。従って、帰還量調節用電圧Ｖｆ，
Ｖｇの変化に対する帰還回路４０Ａの抵抗値の変化は、
第１の実施例に比較して緩やかになる。以上のように、
この第２の実施例では、第１の実施例の帰還回路４０の
ＦＥＴ４１及びＦＥＴ４２に抵抗４３を並列接続して帰
還回路４０Ａに変更したので、第１の実施例の利点に加
えて帰還量調節用電圧Ｖｆ，Ｖｇの変化に対する帰還量
の微妙な調節ができる。
略の回路図であり、図１中の要素と共通の要素には共通
の符号が付されている。この帰還増幅回路は、図１中の
帰還回路４０のＦＥＴ４１及びＦＥＴ４２に抵抗４３を
並列接続して帰還回路４０Ａに変更したものである。
又、図３と同様に制御回路が接続されている。他は、図
１と同様の構成である。次に、図４の動作を説明する。
図１と同様の動作を行うが、次の点が異なっている。即
ち、帰還量を決定する帰還回路４０Ａの抵抗値は、ＦＥ
Ｔ４１、ＦＥＴ４２、及び抵抗４３を並列接続したもの
になる。そのため、ＦＥＴ４１，４２の並列抵抗値によ
る帰還量と共に抵抗４３による帰還量が設定され、更に
ＦＥＴ４１が帰還量調節用電圧Ｖｇによって非導通状態
かつＦＥＴ４２が帰還量調節用電圧Ｖｆによって非導通
状態になったときにも、抵抗４３により入力端に対する
帰還量が確保される。従って、帰還量調節用電圧Ｖｆ，
Ｖｇの変化に対する帰還回路４０Ａの抵抗値の変化は、
第１の実施例に比較して緩やかになる。以上のように、
この第２の実施例では、第１の実施例の帰還回路４０の
ＦＥＴ４１及びＦＥＴ４２に抵抗４３を並列接続して帰
還回路４０Ａに変更したので、第１の実施例の利点に加
えて帰還量調節用電圧Ｖｆ，Ｖｇの変化に対する帰還量
の微妙な調節ができる。
【００１４】第３の実施例 図５は、本発明の第３の実施例を示す帰還増幅回路の概
略の回路図であり、図４中の要素と共通の要素には共通
の符号が付されている。この帰還増幅回路は、図４中の
帰還回路４０Ａの出力端子Ｔ側とＦＥＴ４２のソースＳ
との間に抵抗４４を接続し、更に抵抗４４にコンデンサ
４５を並列接続して帰還回路４０Ｂに変更したものであ
る。又、図３と同様に制御回路が接続されている。他
は、図４と同様の構成である。次に、図４の動作（１）
〜（３）を説明する。
略の回路図であり、図４中の要素と共通の要素には共通
の符号が付されている。この帰還増幅回路は、図４中の
帰還回路４０Ａの出力端子Ｔ側とＦＥＴ４２のソースＳ
との間に抵抗４４を接続し、更に抵抗４４にコンデンサ
４５を並列接続して帰還回路４０Ｂに変更したものであ
る。又、図３と同様に制御回路が接続されている。他
は、図４と同様の構成である。次に、図４の動作（１）
〜（３）を説明する。
【００１５】（１） 直流的動作 図１と同様の動作を行うが、次の点が異なっている。即
ち、ＦＥＴ４２と抵抗４４とを直列にしたもの、ＦＥＴ
４１と抵抗４３の並列抵抗値は、出力端子ＴからＦＥＴ
３１のゲートＧに対する帰還量を決定する値である。こ
の帰還量が大きくなると、帰還増幅回路の利得は小さく
なり、周波数帯域は広くなる。又、帰還量が小さくなる
と、帰還増幅回路の利得は大きくなり、周波数帯域は狭
くなる。 （２） 帰還量調節用電圧Ｖｆ，Ｖｇを変化させたとき
の動作 図１と同様の動作を行うが、次の点が異なっている。即
ち、帰還量調節用電圧Ｖｆが低い場合、ＦＥＴ４２は非
導通状態であり、ＦＥＴ４２に直列に接続された抵抗４
４及びコンデンサ４５は帰還回路４０Ａのインピーダン
ス特性に影響を与えない。又、帰還増幅回路の出力電圧
Ｖｏｕｔの振幅が大きければ帰還量調節用電圧Ｖｆが上
昇してＦＥＴ４２が導通状態となるので、帰還回路４０
Ｂのインピーダンスが低下し、帰還増幅回路のトランス
インピーダンスＺｔが小さくなる。この時、直流特性で
はコンデンサ４５はインピーダンスが大きいので、無視
でき、帰還回路４０Ｂは、ＦＥＴ４２と抵抗４４とを直
列接続したものに、ＦＥＴ４１及び抵抗４３を並列接続
したものと見做すことができる。 （３） 交流的動作 帰還量調節用電圧Ｖｆが低い場合には、ＦＥＴ４２が非
導通状態になるので、抵抗４４及びコンデンサ４５の影
響は無い。一方、帰還量調節用電圧Ｖｆが高い場合に
は、ＦＥＴ４２が導通状態になるので、抵抗４４及びコ
ンデンサ４５の影響がある。即ち、低周波領域では直流
的動作とほぼ同様になり、コンデンサ４５の影響は殆ど
無い。しかし、高周波領域では、増幅部３０の出力信号
の周波数の増加と共にコンデンサ４５のインピーダンス
が低下するので、帰還回路４０Ｂのインピーダンスが低
下する。従って、トランスインピーダンスＺｔは、高周
波領域で低下する。これによって、ピーキングによるト
ランスインピーダンスＺｔの増加が打ち消され、トラン
スインピーダンスＺｔの周波数特性の平坦性に優れた帰
還増幅回路が実現する。
ち、ＦＥＴ４２と抵抗４４とを直列にしたもの、ＦＥＴ
４１と抵抗４３の並列抵抗値は、出力端子ＴからＦＥＴ
３１のゲートＧに対する帰還量を決定する値である。こ
の帰還量が大きくなると、帰還増幅回路の利得は小さく
なり、周波数帯域は広くなる。又、帰還量が小さくなる
と、帰還増幅回路の利得は大きくなり、周波数帯域は狭
くなる。 （２） 帰還量調節用電圧Ｖｆ，Ｖｇを変化させたとき
の動作 図１と同様の動作を行うが、次の点が異なっている。即
ち、帰還量調節用電圧Ｖｆが低い場合、ＦＥＴ４２は非
導通状態であり、ＦＥＴ４２に直列に接続された抵抗４
４及びコンデンサ４５は帰還回路４０Ａのインピーダン
ス特性に影響を与えない。又、帰還増幅回路の出力電圧
Ｖｏｕｔの振幅が大きければ帰還量調節用電圧Ｖｆが上
昇してＦＥＴ４２が導通状態となるので、帰還回路４０
Ｂのインピーダンスが低下し、帰還増幅回路のトランス
インピーダンスＺｔが小さくなる。この時、直流特性で
はコンデンサ４５はインピーダンスが大きいので、無視
でき、帰還回路４０Ｂは、ＦＥＴ４２と抵抗４４とを直
列接続したものに、ＦＥＴ４１及び抵抗４３を並列接続
したものと見做すことができる。 （３） 交流的動作 帰還量調節用電圧Ｖｆが低い場合には、ＦＥＴ４２が非
導通状態になるので、抵抗４４及びコンデンサ４５の影
響は無い。一方、帰還量調節用電圧Ｖｆが高い場合に
は、ＦＥＴ４２が導通状態になるので、抵抗４４及びコ
ンデンサ４５の影響がある。即ち、低周波領域では直流
的動作とほぼ同様になり、コンデンサ４５の影響は殆ど
無い。しかし、高周波領域では、増幅部３０の出力信号
の周波数の増加と共にコンデンサ４５のインピーダンス
が低下するので、帰還回路４０Ｂのインピーダンスが低
下する。従って、トランスインピーダンスＺｔは、高周
波領域で低下する。これによって、ピーキングによるト
ランスインピーダンスＺｔの増加が打ち消され、トラン
スインピーダンスＺｔの周波数特性の平坦性に優れた帰
還増幅回路が実現する。
【００１６】以上のように、この第３の実施例では、帰
還回路４０Ｂに、ＦＥＴ４１、４２抵抗４３を設け、Ｆ
ＥＴ４２に対して直列に抵抗４４及びコンデンサ４５で
構成されるインピーダンス素子を接続することにより、
第２の実施例の利点に加え、入力信号の増加時において
トランスインピーダンスＺｔの周波数特性の高域におけ
るピークを抑えることができる。尚、本発明は、上記実
施例に限定されず、種々の変形が可能である。その変形
例としては、例えば次のようなものがある。 （ａ） 帰還回路中のＦＥＴ４１，４２をバイポーラト
ランジスタで構成してもよい。但し、帰還量調節用電圧
Ｖｆ，Ｖｇは、帰還量調節用電流Ｉｆ，Ｉｇとなる。 （ｂ） 図５中のＦＥＴ４１は、ＦＥＴ４２の両端に並
列接続してもよい。
還回路４０Ｂに、ＦＥＴ４１、４２抵抗４３を設け、Ｆ
ＥＴ４２に対して直列に抵抗４４及びコンデンサ４５で
構成されるインピーダンス素子を接続することにより、
第２の実施例の利点に加え、入力信号の増加時において
トランスインピーダンスＺｔの周波数特性の高域におけ
るピークを抑えることができる。尚、本発明は、上記実
施例に限定されず、種々の変形が可能である。その変形
例としては、例えば次のようなものがある。 （ａ） 帰還回路中のＦＥＴ４１，４２をバイポーラト
ランジスタで構成してもよい。但し、帰還量調節用電圧
Ｖｆ，Ｖｇは、帰還量調節用電流Ｉｆ，Ｉｇとなる。 （ｂ） 図５中のＦＥＴ４１は、ＦＥＴ４２の両端に並
列接続してもよい。
【００１７】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、帰還増幅回路は、第１の制御信号に基づき第
１の帰還量を制御する第１のトランジスタによって周波
数帯域幅が調整され、更に第２の制御信号に基づき第２
の帰還量を制御する第２のトランジスタによって出力信
号のレベルが変化するようにしたので、該帰還増幅回路
を構成する素子や入力側に接続される素子のばらつきに
よる周波数特性の変化に対する調整を行うことができる
と共に、入力信号の増加に対する利得の調節が可能とな
る。第２の発明によれば、第１の発明の第１のトランジ
スタが第１の制御信号によって非導通状態かつ第２のト
ランジスタが第２の制御信号によって非導通状態になっ
たときに入力端に対する帰還量を確保する帰還抵抗を設
けたので、第１又は第２の制御信号の変化量に対する帰
還量の微妙な調節ができる。第３の発明によれば、第２
のトランジスタに帰還抵抗を直列接続し、更にこの帰還
抵抗にコンデンサを並列接続したので、高周波領域で
は、コンデンサのインピーダンスが低下して帰還量が増
加し、帰還増幅回路の利得の高周波領域におけるピーキ
ングの影響を軽減できる。
によれば、帰還増幅回路は、第１の制御信号に基づき第
１の帰還量を制御する第１のトランジスタによって周波
数帯域幅が調整され、更に第２の制御信号に基づき第２
の帰還量を制御する第２のトランジスタによって出力信
号のレベルが変化するようにしたので、該帰還増幅回路
を構成する素子や入力側に接続される素子のばらつきに
よる周波数特性の変化に対する調整を行うことができる
と共に、入力信号の増加に対する利得の調節が可能とな
る。第２の発明によれば、第１の発明の第１のトランジ
スタが第１の制御信号によって非導通状態かつ第２のト
ランジスタが第２の制御信号によって非導通状態になっ
たときに入力端に対する帰還量を確保する帰還抵抗を設
けたので、第１又は第２の制御信号の変化量に対する帰
還量の微妙な調節ができる。第３の発明によれば、第２
のトランジスタに帰還抵抗を直列接続し、更にこの帰還
抵抗にコンデンサを並列接続したので、高周波領域で
は、コンデンサのインピーダンスが低下して帰還量が増
加し、帰還増幅回路の利得の高周波領域におけるピーキ
ングの影響を軽減できる。
【図１】本発明の第１の実施例を示す帰還増幅回路の回
路図である。
路図である。
【図２】従来の帰還増幅回路の回路図である。
【図３】帰還量調節電圧制御回路の回路図である。
【図４】本発明の第２の実施例を示す帰還増幅回路の回
路図である。
路図である。
【図５】本発明の第３の実施例を示す帰還増幅回路の回
路図である。
路図である。
１０，３０ 帰還
増幅回路 ２０，４０，４０Ａ，４０Ｂ 帰還
回路 ４１，４２ ＦＥ
Ｔ（トランジスタ） ４３ 帰還
抵抗 ４４ 抵抗 ４５ コン
デンサ
増幅回路 ２０，４０，４０Ａ，４０Ｂ 帰還
回路 ４１，４２ ＦＥ
Ｔ（トランジスタ） ４３ 帰還
抵抗 ４４ 抵抗 ４５ コン
デンサ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/26 10/14 10/04 10/06
Claims (3)
- 【請求項１】 増幅部と前記増幅部の出力信号を入力端
に帰還して該増幅部の利得を調整する帰還回路とを備え
た帰還増幅回路において、 前記帰還回路は、 第１の制御信号に基づき前記入力端に対する第１の帰還
量を制御し前記増幅部の周波数帯域幅を調整する第１の
トランジスタと、 前記第１のトランジスタに並列接続され、前記出力信号
のレベルに対応した第２の制御信号に基づき導通状態が
変化し前記入力端に対する第２の帰還量を該出力信号の
レベルに対応して変化させる第２のトランジスタとを、 備えたことを特徴とする帰還増幅回路。 - 【請求項２】 前記第１及び第２のトランジスタに並列
接続され、前記第１及び第２の帰還量と共に前記入力端
に対する帰還量を設定し、更に該第１のトランジスタが
前記第１の制御信号によって非導通状態かつ該第２のト
ランジスタが前記第２の制御信号によって非導通状態に
なったときに前記入力端に対する帰還量を確保する帰還
抵抗を、 備えたことを特徴とする請求項１記載の帰還増幅回路。 - 【請求項３】 前記第２のトランジスタに直列接続さ
れ、該第２のトランジスタと共に前記第２の帰還量を設
定する請求項２記載の帰還抵抗とは異なる帰還抵抗と、 前記帰還抵抗の両端に接続され、前記出力信号の周波数
に基づきインピーダンスが変化して前記第２の帰還量を
変化させるコンデンサとを、 備えたことを特徴とする請求項１又は２記載の帰還増幅
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6311054A JPH08167816A (ja) | 1994-12-15 | 1994-12-15 | 帰還増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6311054A JPH08167816A (ja) | 1994-12-15 | 1994-12-15 | 帰還増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08167816A true JPH08167816A (ja) | 1996-06-25 |
Family
ID=18012560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6311054A Withdrawn JPH08167816A (ja) | 1994-12-15 | 1994-12-15 | 帰還増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08167816A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3947865B2 (ja) * | 2000-03-06 | 2007-07-25 | 富士通株式会社 | 前置増幅器 |
-
1994
- 1994-12-15 JP JP6311054A patent/JPH08167816A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3947865B2 (ja) * | 2000-03-06 | 2007-07-25 | 富士通株式会社 | 前置増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6313705B1 (en) | Bias network for high efficiency RF linear power amplifier | |
| JP3158759B2 (ja) | 同相モード安定性が強化された差動増幅器 | |
| JP4287190B2 (ja) | 高周波増幅回路 | |
| US4038607A (en) | Complementary field effect transistor amplifier | |
| US4327319A (en) | Active power supply ripple filter | |
| DE69718301T2 (de) | Linearer hochfrequenzverstärker mit hoher eingangsimpedanz und hohem leistungswirkungsgrad | |
| JPH077382A (ja) | スイッチングレギュレータ集積回路の内部周波数補償のための容量乗算回路 | |
| CA1187144A (en) | Differential amplifier with auto bias adjust | |
| US4901031A (en) | Common-base, source-driven differential amplifier | |
| US7224230B2 (en) | Bias circuit with mode control and compensation for voltage and temperature | |
| US7332968B2 (en) | Amplifier circuit having an impedance-controllable bias-boosting circuit | |
| EP0577896A1 (en) | Preamplifier | |
| US7262666B2 (en) | Amplifier circuit having an extended Wilson current-mirror self-bias boosting circuit | |
| KR987001154A (ko) | 증폭기 | |
| US5781061A (en) | Current mirror circuit and signal processing circuit having improved resistance to current output terminal voltage variation | |
| US5751192A (en) | Integrated circuit and method for generating a transimpedance function | |
| EP1014567B1 (en) | Improvements in or relating to an operational amplifier | |
| JPH08167816A (ja) | 帰還増幅回路 | |
| JPH0846444A (ja) | 帰還増幅回路 | |
| US6104243A (en) | Integrated temperature-compensated amplifier circuit | |
| US6535067B1 (en) | Power saturation control of class C bipolar amplifiers | |
| JPH11186860A (ja) | 差動増幅回路 | |
| JPH10284953A (ja) | 帰還増幅回路 | |
| US5986511A (en) | Frequency dependent impedance | |
| JPH11513233A (ja) | 交流結合増幅器用無インダクタ電圧バイアス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020305 |