JPH10284953A - 帰還増幅回路 - Google Patents
帰還増幅回路Info
- Publication number
- JPH10284953A JPH10284953A JP9083710A JP8371097A JPH10284953A JP H10284953 A JPH10284953 A JP H10284953A JP 9083710 A JP9083710 A JP 9083710A JP 8371097 A JP8371097 A JP 8371097A JP H10284953 A JPH10284953 A JP H10284953A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- feedback
- voltage
- source
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Optical Communication System (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 外部から利得調整を行う必要のない帰還増幅
回路を実現する。 【解決手段】 入力電流ｉｎが増加すると、抵抗２９ａ
及びＦＥＴ２９ｂのドレイン・ソース間に電流が流れて
ＦＥＴ２１のゲート電位が上昇してドレイン電流が増加
し、ＦＥＴ２２のゲート電位とソース電位、及びＦＥＴ
２３のゲート電位が低下する。すると、ＦＥＴ２３のソ
ース電位及びダイオード２４，２５，２６のカソード電
位が低下し、出力電圧Ｓ２０はＦＥＴ２１のゲート電位
と逆方向に変化する。出力電圧Ｓ２０が低下するとＦＥ
Ｔ２９ｂのソース電位が低下し、抵抗２９ａ及びＦＥＴ
２９ｂのドレイン・ソース間に掛かる電圧が上昇して電
流が流れ、ＦＥＴ２１のゲート電位の上昇が抑えられ
る。入力電流ｉｎが減少すると逆の動作を行い、出力電
圧Ｓ２０が上昇する。従って、ダイナミックレンジの広
い帰還増幅回路を実現できる。
回路を実現する。 【解決手段】 入力電流ｉｎが増加すると、抵抗２９ａ
及びＦＥＴ２９ｂのドレイン・ソース間に電流が流れて
ＦＥＴ２１のゲート電位が上昇してドレイン電流が増加
し、ＦＥＴ２２のゲート電位とソース電位、及びＦＥＴ
２３のゲート電位が低下する。すると、ＦＥＴ２３のソ
ース電位及びダイオード２４，２５，２６のカソード電
位が低下し、出力電圧Ｓ２０はＦＥＴ２１のゲート電位
と逆方向に変化する。出力電圧Ｓ２０が低下するとＦＥ
Ｔ２９ｂのソース電位が低下し、抵抗２９ａ及びＦＥＴ
２９ｂのドレイン・ソース間に掛かる電圧が上昇して電
流が流れ、ＦＥＴ２１のゲート電位の上昇が抑えられ
る。入力電流ｉｎが減少すると逆の動作を行い、出力電
圧Ｓ２０が上昇する。従って、ダイナミックレンジの広
い帰還増幅回路を実現できる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば高速光通信
システム等に用いられ、広いダイナミックレンジを必要
とする帰還増幅回路に関するものである。
システム等に用いられ、広いダイナミックレンジを必要
とする帰還増幅回路に関するものである。
【０００２】
【従来の技術】従来、この種の帰還増幅回路に関する技
術としては、例えば、次のような文献に記載されるもの
があった。 文献；特開平1-192207号公報 図２は、前記文献に記載された従来の帰還増幅回路の一
例を示す回路図である。この帰還増幅回路１０は、電源
電位Ｖｓに接続された受光素子ＰＤのカソード電流を入
力電流ｉｎとして入力する入力端子ＩＮを有している。
入力端子ＩＮは、ＦＥＴ（電界効果トランジスタ）１１
のゲートに接続されている。ＦＥＴ１１のソースはグラ
ンドに接続され、該ＦＥＴ１１のドレインがＦＥＴ１２
のソースに接続されると共に、ＦＥＴ１３のゲートに接
続されている。ＦＥＴ１２のゲートには開放利得調節用
電圧Ｖｇが供給されるようになっている。ＦＥＴ１２の
ドレイン及びＦＥＴ１３のドレインは電源電位Ｖｄｄに
接続されている。ＦＥＴ１３のソースＳは、順方向に直
列接続されたダイオード１４，１５，１６，１７を介し
て出力端子ＯＵＴに接続されている。出力端子ＯＵＴは
抵抗１８を介して電源電位Ｖｓｓに接続されると共に、
ＦＥＴ１９のドレインに接続されている。ＦＥＴ１９の
ソースは、ＦＥＴ１１のゲートに接続されている。ＦＥ
Ｔ１９のゲートには帰還量調節用電圧Ｖｆが供給される
ようになっている。
術としては、例えば、次のような文献に記載されるもの
があった。 文献；特開平1-192207号公報 図２は、前記文献に記載された従来の帰還増幅回路の一
例を示す回路図である。この帰還増幅回路１０は、電源
電位Ｖｓに接続された受光素子ＰＤのカソード電流を入
力電流ｉｎとして入力する入力端子ＩＮを有している。
入力端子ＩＮは、ＦＥＴ（電界効果トランジスタ）１１
のゲートに接続されている。ＦＥＴ１１のソースはグラ
ンドに接続され、該ＦＥＴ１１のドレインがＦＥＴ１２
のソースに接続されると共に、ＦＥＴ１３のゲートに接
続されている。ＦＥＴ１２のゲートには開放利得調節用
電圧Ｖｇが供給されるようになっている。ＦＥＴ１２の
ドレイン及びＦＥＴ１３のドレインは電源電位Ｖｄｄに
接続されている。ＦＥＴ１３のソースＳは、順方向に直
列接続されたダイオード１４，１５，１６，１７を介し
て出力端子ＯＵＴに接続されている。出力端子ＯＵＴは
抵抗１８を介して電源電位Ｖｓｓに接続されると共に、
ＦＥＴ１９のドレインに接続されている。ＦＥＴ１９の
ソースは、ＦＥＴ１１のゲートに接続されている。ＦＥ
Ｔ１９のゲートには帰還量調節用電圧Ｖｆが供給される
ようになっている。
【０００３】この帰還増幅回路１０では、受光素子ＰＤ
のカソード電流（即ち、入力電流ｉｎ）が増加すると、
ＦＥＴ１９に流れる電流が増加してＦＥＴ１１のゲート
電圧が下降し、該ＦＥＴ１１の電流が減少する。そのた
め、ＦＥＴ１２の電流も減少し、ＦＥＴ１３のゲート電
位が上昇する。ＦＥＴ１３のゲート電位の上昇に従って
該ＦＥＴ１３のソース電位及びダイオード１４〜１７の
各カソードの電位が上昇し、出力端子ＯＵＴから得られ
る出力電圧Ｓ１０はＦＥＴ１１のゲート電圧とは逆方向
に変化する。そして、出力電圧Ｓ１０の上昇により、Ｆ
ＥＴ１９のドレインの電位が上昇する。このため、ＦＥ
Ｔ１９のドレイン・ソース間電圧が上昇して該ドレイン
・ソース間に電流が流れ、ＦＥＴ１１のゲート電圧の上
昇が抑えられる。一方、入力電流ｉｎが減少すると、上
記とは逆の動作を行い、出力電圧Ｓ１０が低下する。こ
のように、この帰還増幅回路１０は、負帰還増幅器とし
て動作する。
のカソード電流（即ち、入力電流ｉｎ）が増加すると、
ＦＥＴ１９に流れる電流が増加してＦＥＴ１１のゲート
電圧が下降し、該ＦＥＴ１１の電流が減少する。そのた
め、ＦＥＴ１２の電流も減少し、ＦＥＴ１３のゲート電
位が上昇する。ＦＥＴ１３のゲート電位の上昇に従って
該ＦＥＴ１３のソース電位及びダイオード１４〜１７の
各カソードの電位が上昇し、出力端子ＯＵＴから得られ
る出力電圧Ｓ１０はＦＥＴ１１のゲート電圧とは逆方向
に変化する。そして、出力電圧Ｓ１０の上昇により、Ｆ
ＥＴ１９のドレインの電位が上昇する。このため、ＦＥ
Ｔ１９のドレイン・ソース間電圧が上昇して該ドレイン
・ソース間に電流が流れ、ＦＥＴ１１のゲート電圧の上
昇が抑えられる。一方、入力電流ｉｎが減少すると、上
記とは逆の動作を行い、出力電圧Ｓ１０が低下する。こ
のように、この帰還増幅回路１０は、負帰還増幅器とし
て動作する。
【０００４】ここで、ＦＥＴ１９のソース・ドレイン間
のインピーダンスは、出力端子ＯＵＴからＦＥＴ１１の
ゲートに対する出力電圧Ｓ１０の帰還量を決定する値で
ある。この帰還量が大きければ、帰還増幅回路１０の利
得は小さくなり、周波数帯域が広くなる。又、この帰還
量が小さければ、帰還増幅回路１０の利得は大きくな
り、周波数帯域が狭くなる。このＦＥＴ１９のソース・
ドレイン間のインピーダンスは、帰還量調節用電圧Ｖｆ
を制御することによって変化するものである。そのた
め、この帰還増幅回路１０は、帰還量調節用電圧Ｖｆに
よって利得が制御される。従って、この帰還増幅回路１
０では、入力電流ｉｎの大きさに応じて帰還量調節用電
圧Ｖｆを変化させることにより、出力電圧Ｓ１０が飽和
しないように利得を制御でき、ダイナミックレンジを広
くできる。
のインピーダンスは、出力端子ＯＵＴからＦＥＴ１１の
ゲートに対する出力電圧Ｓ１０の帰還量を決定する値で
ある。この帰還量が大きければ、帰還増幅回路１０の利
得は小さくなり、周波数帯域が広くなる。又、この帰還
量が小さければ、帰還増幅回路１０の利得は大きくな
り、周波数帯域が狭くなる。このＦＥＴ１９のソース・
ドレイン間のインピーダンスは、帰還量調節用電圧Ｖｆ
を制御することによって変化するものである。そのた
め、この帰還増幅回路１０は、帰還量調節用電圧Ｖｆに
よって利得が制御される。従って、この帰還増幅回路１
０では、入力電流ｉｎの大きさに応じて帰還量調節用電
圧Ｖｆを変化させることにより、出力電圧Ｓ１０が飽和
しないように利得を制御でき、ダイナミックレンジを広
くできる。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
図２の帰還増幅回路１０では、周波数特性を適切に設定
するために、帰還量調節用電圧Ｖｆを内部で生成する
か、又は外部から供給しなければならない。更に、入力
電流ｉｎが大きくなった時、出力電圧Ｓ１０が飽和しな
いように帰還量調節用電圧Ｖｆを変化させる必要がある
という問題点があった。
図２の帰還増幅回路１０では、周波数特性を適切に設定
するために、帰還量調節用電圧Ｖｆを内部で生成する
か、又は外部から供給しなければならない。更に、入力
電流ｉｎが大きくなった時、出力電圧Ｓ１０が飽和しな
いように帰還量調節用電圧Ｖｆを変化させる必要がある
という問題点があった。
【０００６】
【課題を解決するための手段】前記課題を解決するため
に、本発明のうちの第１の発明は、入力端子の電圧を反
転増幅した電圧を出力信号として出力端子から出力する
増幅回路と、設定された帰還量で前記出力信号の電圧を
前記入力端子に帰還する帰還回路とを、備えた帰還増幅
回路において、次のような手段を講じている。前記帰還
回路は、前記出力端子と前記入力端子との間に接続さ
れ、該出力端子から該入力端子に対する前記出力信号の
電圧の帰還量を設定する帰還抵抗と、予め閾値が設定さ
れると共にゲート及びドレインが前記帰還抵抗の一端に
接続されかつソースが該帰還抵抗の他端に接続され、該
ゲート及びドレインと該ソースとの間の電圧の値が該閾
値よりも大きい時にインピーダンスが低くなり且つ該ゲ
ート及びドレインと該ソースとの間の電圧の値が該閾値
よりも小さい時にインピーダンスが高くなることによ
り、前記帰還量を調整するエンハンスメント型のＦＥＴ
とを備えている。
に、本発明のうちの第１の発明は、入力端子の電圧を反
転増幅した電圧を出力信号として出力端子から出力する
増幅回路と、設定された帰還量で前記出力信号の電圧を
前記入力端子に帰還する帰還回路とを、備えた帰還増幅
回路において、次のような手段を講じている。前記帰還
回路は、前記出力端子と前記入力端子との間に接続さ
れ、該出力端子から該入力端子に対する前記出力信号の
電圧の帰還量を設定する帰還抵抗と、予め閾値が設定さ
れると共にゲート及びドレインが前記帰還抵抗の一端に
接続されかつソースが該帰還抵抗の他端に接続され、該
ゲート及びドレインと該ソースとの間の電圧の値が該閾
値よりも大きい時にインピーダンスが低くなり且つ該ゲ
ート及びドレインと該ソースとの間の電圧の値が該閾値
よりも小さい時にインピーダンスが高くなることによ
り、前記帰還量を調整するエンハンスメント型のＦＥＴ
とを備えている。
【０００７】この第１の発明によれば、以上のように帰
還増幅回路を構成したので、入力端子の電圧は増幅回路
で反転増幅され、該増幅回路の出力電圧が出力端子から
出力信号として出力される。この入力端子の電圧が小さ
い場合、ＦＥＴのドレインとソースとの間に掛かる電圧
が閾値よりも小さければ、該ＦＥＴがオフ状態になっ
る。そして、ＦＥＴのインピーダンスは帰還抵抗に比べ
て十分大きくなり、該ＦＥＴが無視できる状態になる。
そのため、この帰還増幅回路は、帰還回路が帰還抵抗の
みで構成された回路として動作する。一方、入力端子の
電圧が大きくなった場合、ＦＥＴのドレインとソースと
の間に掛かる電圧が閾値よりも大きくなれば、該ＦＥＴ
がオン状態になる。そして、ＦＥＴのインピーダンス
は、帰還抵抗に比べて十分小さくなる。そのため、この
帰還増幅回路は、帰還回路がＦＥＴのみで構成された回
路として動作する。第２の発明では、入力端子の電圧を
反転増幅した電圧を出力信号として出力端子から出力す
る増幅回路と、設定された帰還量で前記出力信号の電圧
を前記入力端子に帰還する帰還回路とを、備えた帰還増
幅回路において、次のような手段を講じている。
還増幅回路を構成したので、入力端子の電圧は増幅回路
で反転増幅され、該増幅回路の出力電圧が出力端子から
出力信号として出力される。この入力端子の電圧が小さ
い場合、ＦＥＴのドレインとソースとの間に掛かる電圧
が閾値よりも小さければ、該ＦＥＴがオフ状態になっ
る。そして、ＦＥＴのインピーダンスは帰還抵抗に比べ
て十分大きくなり、該ＦＥＴが無視できる状態になる。
そのため、この帰還増幅回路は、帰還回路が帰還抵抗の
みで構成された回路として動作する。一方、入力端子の
電圧が大きくなった場合、ＦＥＴのドレインとソースと
の間に掛かる電圧が閾値よりも大きくなれば、該ＦＥＴ
がオン状態になる。そして、ＦＥＴのインピーダンス
は、帰還抵抗に比べて十分小さくなる。そのため、この
帰還増幅回路は、帰還回路がＦＥＴのみで構成された回
路として動作する。第２の発明では、入力端子の電圧を
反転増幅した電圧を出力信号として出力端子から出力す
る増幅回路と、設定された帰還量で前記出力信号の電圧
を前記入力端子に帰還する帰還回路とを、備えた帰還増
幅回路において、次のような手段を講じている。
【０００８】前記帰還回路は、前記出力端子と前記入力
端子との間に接続され、該出力端子から該入力端子に対
する前記出力信号の電圧の第１の帰還量を設定する第１
の帰還抵抗と、予め閾値が設定されると共にゲートとド
レインとが接続され、該ゲート及びドレインとソースと
の間の電圧の値が該閾値よりも大きい時にインピーダン
スが低くなり且つ該ゲート及びドレインと該ソースとの
間の電圧の値が該閾値よりも小さい時にインピーダンス
が高くなることにより、前記出力端子から前記入力端子
に対する前記出力信号の電圧の第２の帰還量を設定する
エンハンスメント型のＦＥＴと、前記ＦＥＴに直列接続
され、該ＦＥＴと共に前記第２の帰還量を設定する第２
の帰還抵抗と、前記第２の帰還抵抗に並列接続され、前
記出力信号の周波数に基づきインピーダンスが変化する
ことによって前記第２の帰還量を変化させるコンデンサ
とを備えている。
端子との間に接続され、該出力端子から該入力端子に対
する前記出力信号の電圧の第１の帰還量を設定する第１
の帰還抵抗と、予め閾値が設定されると共にゲートとド
レインとが接続され、該ゲート及びドレインとソースと
の間の電圧の値が該閾値よりも大きい時にインピーダン
スが低くなり且つ該ゲート及びドレインと該ソースとの
間の電圧の値が該閾値よりも小さい時にインピーダンス
が高くなることにより、前記出力端子から前記入力端子
に対する前記出力信号の電圧の第２の帰還量を設定する
エンハンスメント型のＦＥＴと、前記ＦＥＴに直列接続
され、該ＦＥＴと共に前記第２の帰還量を設定する第２
の帰還抵抗と、前記第２の帰還抵抗に並列接続され、前
記出力信号の周波数に基づきインピーダンスが変化する
ことによって前記第２の帰還量を変化させるコンデンサ
とを備えている。
【０００９】この第２の発明によれば、入力端子の電圧
は増幅回路で反転増幅され、該増幅回路の出力電圧が出
力端子から出力信号として出力される。この入力端子の
電圧が小さい場合、ＦＥＴのドレインとソースとの間に
掛かる電圧が閾値よりも小さければ、該ＦＥＴがオフ状
態になってインピーダンスが第１の帰還抵抗に比べて十
分大きくなり、ほぼオフ状態になって無視できる。その
ため、この帰還増幅回路は、帰還回路が第１の帰還抵抗
のみで構成された回路として動作する。一方、入力端子
の電圧が大きくなった場合、ＦＥＴのドレインとソース
との間に掛かる電圧が閾値よりも大きければ、該ＦＥＴ
がオン状態になる。この時、直流領域及び低周波領域で
は、コンデンサのインピーダンスが大きいので、該コン
デンサを無視できる。そのため、この帰還増幅回路は、
帰還回路がＦＥＴと第２の帰還抵抗とを直列接続したも
のに第１の帰還抵抗を並列接続したもので構成された回
路として動作し、第２の帰還量がこのＦＥＴと第２の帰
還抵抗とを直列接続したもので設定される。一方、高周
波領域では、コンデンサのインピーダンスが小さくなる
ので、前記第２の帰還量が大きくなり、この帰還増幅回
路の利得が低下する。従って、前記課題を解決できるの
である。
は増幅回路で反転増幅され、該増幅回路の出力電圧が出
力端子から出力信号として出力される。この入力端子の
電圧が小さい場合、ＦＥＴのドレインとソースとの間に
掛かる電圧が閾値よりも小さければ、該ＦＥＴがオフ状
態になってインピーダンスが第１の帰還抵抗に比べて十
分大きくなり、ほぼオフ状態になって無視できる。その
ため、この帰還増幅回路は、帰還回路が第１の帰還抵抗
のみで構成された回路として動作する。一方、入力端子
の電圧が大きくなった場合、ＦＥＴのドレインとソース
との間に掛かる電圧が閾値よりも大きければ、該ＦＥＴ
がオン状態になる。この時、直流領域及び低周波領域で
は、コンデンサのインピーダンスが大きいので、該コン
デンサを無視できる。そのため、この帰還増幅回路は、
帰還回路がＦＥＴと第２の帰還抵抗とを直列接続したも
のに第１の帰還抵抗を並列接続したもので構成された回
路として動作し、第２の帰還量がこのＦＥＴと第２の帰
還抵抗とを直列接続したもので設定される。一方、高周
波領域では、コンデンサのインピーダンスが小さくなる
ので、前記第２の帰還量が大きくなり、この帰還増幅回
路の利得が低下する。従って、前記課題を解決できるの
である。
【００１０】
【発明の実施の形態】第１の実施形態 図１は、本発明の第１の実施形態を示す帰還増幅回路の
回路図である。この帰還増幅回路は、高速光通信システ
ム等に用いられる回路であり、増幅回路２０を有してい
る。増幅回路２０は、電源電位Ｖｄに接続された受光素
子ＰＤのアノード電流を入力電流ｉｎとして入力する入
力端子ＩＮを有している。入力端子ＩＮは、ディプレッ
ション型のMESFET（以下、Ｄ−ＦＥＴという）２１のゲ
ートに接続されている。Ｄ−ＦＥＴ２１のソースはグラ
ンドに接続され、該Ｄ−ＦＥＴ２１のドレインがＤ−Ｆ
ＥＴ２２のソース及びゲートに接続されると共に、Ｄ−
ＦＥＴ２３のゲートに接続されている。Ｄ−ＦＥＴ２２
のドレイン及びＤ−ＦＥＴ２３のドレインは電源電位Ｖ
ｄｄに接続されている。Ｄ−ＦＥＴ２３のソースは、順
方向に直列接続されたダイオード２４，２５，２６を介
して出力端子ＯＵＴに接続されている。尚、ダイオード
２４，２５，２６の個数は、これらのダイオードによる
電圧降下がＦＥＴ２１のドレイン・ソース間に必要とす
る電圧になるように設定されている。出力端子ＯＵＴは
Ｄ−ＦＥＴ２８のドレインに接続され、該Ｄ−ＦＥＴ２
８のゲート及びソースが電源電位Ｖｓｓに接続されてい
る。出力端子ＯＵＴは、帰還回路２９中の帰還抵抗２９
ａを介してＤ−ＦＥＴ２１のゲートに接続されている。
又、出力端子ＯＵＴは、帰還回路２９中のエンハンスメ
ント型のMESFET（以下、Ｅ−ＦＥＴという）２９ｂのソ
ースに接続され、該Ｅ−ＦＥＴ２９ｂのゲート及びドレ
インがＤ−ＦＥＴ２１のゲートに接続されている。この
Ｅ−ＦＥＴ２９ｂは、閾値Ｖthが適切に設定されてい
る。
回路図である。この帰還増幅回路は、高速光通信システ
ム等に用いられる回路であり、増幅回路２０を有してい
る。増幅回路２０は、電源電位Ｖｄに接続された受光素
子ＰＤのアノード電流を入力電流ｉｎとして入力する入
力端子ＩＮを有している。入力端子ＩＮは、ディプレッ
ション型のMESFET（以下、Ｄ−ＦＥＴという）２１のゲ
ートに接続されている。Ｄ−ＦＥＴ２１のソースはグラ
ンドに接続され、該Ｄ−ＦＥＴ２１のドレインがＤ−Ｆ
ＥＴ２２のソース及びゲートに接続されると共に、Ｄ−
ＦＥＴ２３のゲートに接続されている。Ｄ−ＦＥＴ２２
のドレイン及びＤ−ＦＥＴ２３のドレインは電源電位Ｖ
ｄｄに接続されている。Ｄ−ＦＥＴ２３のソースは、順
方向に直列接続されたダイオード２４，２５，２６を介
して出力端子ＯＵＴに接続されている。尚、ダイオード
２４，２５，２６の個数は、これらのダイオードによる
電圧降下がＦＥＴ２１のドレイン・ソース間に必要とす
る電圧になるように設定されている。出力端子ＯＵＴは
Ｄ−ＦＥＴ２８のドレインに接続され、該Ｄ−ＦＥＴ２
８のゲート及びソースが電源電位Ｖｓｓに接続されてい
る。出力端子ＯＵＴは、帰還回路２９中の帰還抵抗２９
ａを介してＤ−ＦＥＴ２１のゲートに接続されている。
又、出力端子ＯＵＴは、帰還回路２９中のエンハンスメ
ント型のMESFET（以下、Ｅ−ＦＥＴという）２９ｂのソ
ースに接続され、該Ｅ−ＦＥＴ２９ｂのゲート及びドレ
インがＤ−ＦＥＴ２１のゲートに接続されている。この
Ｅ−ＦＥＴ２９ｂは、閾値Ｖthが適切に設定されてい
る。
【００１１】次に、図１の動作を説明する。受光素子Ｐ
Ｄのアノード電流（即ち、入力電流ｉｎ）が増加すると
抵抗２９ａに電流が流れる。そして、Ｄ−ＦＥＴ２１の
ゲート電位が上昇してドレイン電流が増加し、負荷とし
て動作するＤ−ＦＥＴ２２のゲート電位及びソース電位
が、電源電位Ｖｄｄから該Ｄ−ＦＥＴ２２のドレイン・
ソース間の抵抗値と該ドレイン電流とを掛けた値を引い
た値に低下する。そのため、ソースフォロアとして動作
するＤ−ＦＥＴ２３のゲート電位が低下する。Ｄ−ＦＥ
Ｔ２３のゲート電位の低下により、該Ｄ−ＦＥＴ２３の
ソース電位、該Ｄ−ＦＥＴ２３のソース電位をレベルシ
フトするダイオード２４，２５，２６の各カソード電
位、及び定電流源として動作するＤ−ＦＥＴ２８のドレ
イン電位が低下する。つまり、出力端子ＯＵＴから得ら
れる出力電圧Ｓ２０は、Ｄ−ＦＥＴ２１のゲート電位と
は逆方向に変化する。そして、出力電圧Ｓ２０の低下に
より、抵抗２９ａ及びＥ−ＦＥＴ２９ｂのドレイン・ソ
ース間に掛かる電圧が上昇する。そして、この電圧がＥ
−ＦＥＴ２９ｂの閾値Ｖth以上になると該Ｅ−ＦＥＴ２
９ｂのインピーダンスが低下し、該Ｅ−ＦＥＴ２９ｂの
ドレイン・ソース間及び抵抗２９ａに電流が流れてＤ−
ＦＥＴ２１のゲート電圧の上昇が抑えられる。一方、入
力電流ｉｎが減少すれば、上記の動作とは逆の動作を行
い、出力電圧Ｓ２０が上昇する。このように、この帰還
増幅回路は、負帰還増幅器として動作する。
Ｄのアノード電流（即ち、入力電流ｉｎ）が増加すると
抵抗２９ａに電流が流れる。そして、Ｄ−ＦＥＴ２１の
ゲート電位が上昇してドレイン電流が増加し、負荷とし
て動作するＤ−ＦＥＴ２２のゲート電位及びソース電位
が、電源電位Ｖｄｄから該Ｄ−ＦＥＴ２２のドレイン・
ソース間の抵抗値と該ドレイン電流とを掛けた値を引い
た値に低下する。そのため、ソースフォロアとして動作
するＤ−ＦＥＴ２３のゲート電位が低下する。Ｄ−ＦＥ
Ｔ２３のゲート電位の低下により、該Ｄ−ＦＥＴ２３の
ソース電位、該Ｄ−ＦＥＴ２３のソース電位をレベルシ
フトするダイオード２４，２５，２６の各カソード電
位、及び定電流源として動作するＤ−ＦＥＴ２８のドレ
イン電位が低下する。つまり、出力端子ＯＵＴから得ら
れる出力電圧Ｓ２０は、Ｄ−ＦＥＴ２１のゲート電位と
は逆方向に変化する。そして、出力電圧Ｓ２０の低下に
より、抵抗２９ａ及びＥ−ＦＥＴ２９ｂのドレイン・ソ
ース間に掛かる電圧が上昇する。そして、この電圧がＥ
−ＦＥＴ２９ｂの閾値Ｖth以上になると該Ｅ−ＦＥＴ２
９ｂのインピーダンスが低下し、該Ｅ−ＦＥＴ２９ｂの
ドレイン・ソース間及び抵抗２９ａに電流が流れてＤ−
ＦＥＴ２１のゲート電圧の上昇が抑えられる。一方、入
力電流ｉｎが減少すれば、上記の動作とは逆の動作を行
い、出力電圧Ｓ２０が上昇する。このように、この帰還
増幅回路は、負帰還増幅器として動作する。
【００１２】この帰還増幅回路のゲインは入力電流に対
する出力電圧の比で表され、これをトランスインピーダ
ンスという。この入力電流のレベルは大きく変化するの
で、この帰還増幅回路は小信号入力から大信号入力まで
対応する必要があり、入力電流のレベルに応じてトラン
スインピーダンスを変化させる必要がある。このトラン
スインピーダンスは帰還回路のインピーダンスに比例す
るので、該帰還回路のインピーダンスを変化させること
により、トランスインピーダンスを変化させることがで
きる。図１中の帰還回路２９のインピーダンスは、ゲー
トとソースとが接続されたＥ−ＦＥＴ２９ｂのソース・
ドレイン間のインピーダンスと帰還抵抗２９ａとの並列
インピーダンスである。従って、Ｅ−ＦＥＴ２９ｂのイ
ンピーダンスを下げることにより、トランスインピーダ
ンスを下げることができる。ここで、入力電流ｉｎが小
さく、Ｅ−ＦＥＴ２９ｂのゲート・ソース間電圧が該Ｅ
−ＦＥＴ２９ｂの閾値Ｖthより小さければ、該Ｅ−ＦＥ
Ｔ２９ｂのインピーダンスは大きくなる。又、入力電流
ｉｎが大きく、Ｅ−ＦＥＴ２９ｂのゲート・ソース間電
圧が該Ｅ−ＦＥＴ２９ｂの閾値Ｖthより大きければ、該
Ｅ−ＦＥＴ２９ｂのインピーダンスは小さくなる。従っ
て、入力電流ｉｎが大きくなるに従って出力電圧Ｓ２０
が大きくなり、Ｅ−ＦＥＴ２９ｂのゲート・ソース間電
圧が上がり、該Ｅ−ＦＥＴ２９ｂのインピーダンスが小
さくなる。つまり、入力電流ｉｎが小さければトランス
インピーダンスは大きく、該入力電流ｉｎが大きければ
トランスインピーダンスは小さくなる。
する出力電圧の比で表され、これをトランスインピーダ
ンスという。この入力電流のレベルは大きく変化するの
で、この帰還増幅回路は小信号入力から大信号入力まで
対応する必要があり、入力電流のレベルに応じてトラン
スインピーダンスを変化させる必要がある。このトラン
スインピーダンスは帰還回路のインピーダンスに比例す
るので、該帰還回路のインピーダンスを変化させること
により、トランスインピーダンスを変化させることがで
きる。図１中の帰還回路２９のインピーダンスは、ゲー
トとソースとが接続されたＥ−ＦＥＴ２９ｂのソース・
ドレイン間のインピーダンスと帰還抵抗２９ａとの並列
インピーダンスである。従って、Ｅ−ＦＥＴ２９ｂのイ
ンピーダンスを下げることにより、トランスインピーダ
ンスを下げることができる。ここで、入力電流ｉｎが小
さく、Ｅ−ＦＥＴ２９ｂのゲート・ソース間電圧が該Ｅ
−ＦＥＴ２９ｂの閾値Ｖthより小さければ、該Ｅ−ＦＥ
Ｔ２９ｂのインピーダンスは大きくなる。又、入力電流
ｉｎが大きく、Ｅ−ＦＥＴ２９ｂのゲート・ソース間電
圧が該Ｅ−ＦＥＴ２９ｂの閾値Ｖthより大きければ、該
Ｅ−ＦＥＴ２９ｂのインピーダンスは小さくなる。従っ
て、入力電流ｉｎが大きくなるに従って出力電圧Ｓ２０
が大きくなり、Ｅ−ＦＥＴ２９ｂのゲート・ソース間電
圧が上がり、該Ｅ−ＦＥＴ２９ｂのインピーダンスが小
さくなる。つまり、入力電流ｉｎが小さければトランス
インピーダンスは大きく、該入力電流ｉｎが大きければ
トランスインピーダンスは小さくなる。
【００１３】次に、図１の帰還増幅回路のトランスイン
ピーダンスＺｔについて式を用いて説明する。トランス
インピーダンスＺｔは帰還回路２９のインピーダンスに
比例するので、次式（１）で表される。 Ｚｔ＝ΔＶout ／ΔＩin＝Ｒｆ・Ａ／（Ａ＋１） ・・・（１） 但し、 ΔＩin；入力電流ｉｎの変化、 ΔＶout ；出力電圧Ｓ２０の変化 Ａ；増幅回路２０の開放利得 Ｒｆ：帰還回路２９のインピーダンス ここで、帰還回路２９のインピーダンスＲｆは帰還抵抗
２９ａの抵抗値Ｒ29aとＦＥＴ２９ｂのソース・ドレイ
ン間のインピーダンスＲ29b とを並列に接続したものの
インピーダンスであり、次式（２）で表される。
ピーダンスＺｔについて式を用いて説明する。トランス
インピーダンスＺｔは帰還回路２９のインピーダンスに
比例するので、次式（１）で表される。 Ｚｔ＝ΔＶout ／ΔＩin＝Ｒｆ・Ａ／（Ａ＋１） ・・・（１） 但し、 ΔＩin；入力電流ｉｎの変化、 ΔＶout ；出力電圧Ｓ２０の変化 Ａ；増幅回路２０の開放利得 Ｒｆ：帰還回路２９のインピーダンス ここで、帰還回路２９のインピーダンスＲｆは帰還抵抗
２９ａの抵抗値Ｒ29aとＦＥＴ２９ｂのソース・ドレイ
ン間のインピーダンスＲ29b とを並列に接続したものの
インピーダンスであり、次式（２）で表される。
【００１４】 １／Ｒｆ＝（１／Ｒ29a ）＋（１／Ｒ29b ） ・・・（２） Ｅ−ＦＥＴ２９ｂb は、ドレインとゲートとが接続され
ているので、 Ｖｄｓ＝Ｖｇｓ、かつＶth＞０ 但し、 Ｖｄｓ；ドレイン・ソース間電圧 Ｖｇｓ；ゲート・ソース間電圧 であり、 Ｖｄｓ＞Ｖｇｓ−Ｖth が常に成り立つ。このため、Ｅ−ＦＥＴ２９ｂのソース
・ドレイン間に流れる電流Ｉｄｓは、Ｅ−ＦＥＴ２９ｂ
が導通状態であるＶｇｓ＞Ｖthならば近似的に次式
（３）で表される。 Ｉｄｓ＝ｋ／２・（Ｖｇｓ−Ｖth）2 ＝ｋ／２・（Ｖｄｓ−Ｖth）2 ・・・（３） 但し、 ｋ；ＦＥＴのｋファクタ 従って、Ｅ−ＦＥＴ２９ｂのソース・ドレイン間のイン
ピーダンスＲ29b は、次式（４）で表される。
ているので、 Ｖｄｓ＝Ｖｇｓ、かつＶth＞０ 但し、 Ｖｄｓ；ドレイン・ソース間電圧 Ｖｇｓ；ゲート・ソース間電圧 であり、 Ｖｄｓ＞Ｖｇｓ−Ｖth が常に成り立つ。このため、Ｅ−ＦＥＴ２９ｂのソース
・ドレイン間に流れる電流Ｉｄｓは、Ｅ−ＦＥＴ２９ｂ
が導通状態であるＶｇｓ＞Ｖthならば近似的に次式
（３）で表される。 Ｉｄｓ＝ｋ／２・（Ｖｇｓ−Ｖth）2 ＝ｋ／２・（Ｖｄｓ−Ｖth）2 ・・・（３） 但し、 ｋ；ＦＥＴのｋファクタ 従って、Ｅ−ＦＥＴ２９ｂのソース・ドレイン間のイン
ピーダンスＲ29b は、次式（４）で表される。
【００１５】
【数１】 この式（４）から、帰還回路２９のインピーダンスＲ
ｆ、即ち帰還抵抗２９ａとＥ−ＦＥＴ２９ｂのソース・
ドレイン間を並列に接続したもののインピーダンスは、
電流Ｉｄｓが大きい場合には、 Ｒ29a >>Ｒ29b なので、次式（５）で表される。
ｆ、即ち帰還抵抗２９ａとＥ−ＦＥＴ２９ｂのソース・
ドレイン間を並列に接続したもののインピーダンスは、
電流Ｉｄｓが大きい場合には、 Ｒ29a >>Ｒ29b なので、次式（５）で表される。
【００１６】
【数２】 このため、入力電流ｉｎが増加すればＥ−ＦＥＴ２９ｂ
のソース・ドレイン間の電流Ｉｄｓが増加し、帰還回路
２９のインピーダンスＲｆが減少する。そして、式
（１）に式（５）を代入した次式（６）により、入力電
流ｉｎが増加すれば、トランスインピーダンスＺｔが低
下することがわかる。
のソース・ドレイン間の電流Ｉｄｓが増加し、帰還回路
２９のインピーダンスＲｆが減少する。そして、式
（１）に式（５）を代入した次式（６）により、入力電
流ｉｎが増加すれば、トランスインピーダンスＺｔが低
下することがわかる。
【００１７】
【数３】 従って、小信号入力時即ち受光素子ＰＤのアノード電流
が小さければ、帰還回路２９のインピーダンスＲｆは大
きくなり、トランスインピーダンスＺｔが大きくなる。
又、大信号入力時即ち受光素子ＰＤのカソード電流が大
きければ、帰還回路２９のインピーダンスＲｆは小さく
なり、トランスインピーダンスＺｔが小さくなる。以上
のように、この第１の実施形態では、ゲートとドレイン
とを接続したＥ−ＦＥＴ２９ｂ及び帰還抵抗２９ａで帰
還回路２９を構成し、該Ｅ−ＦＥＴ２９ｂのゲート及び
ドレインとソースとの間の電圧によって該Ｅ−ＦＥＴ２
９ｂのドレインとソースとの間のインピーダンスを制御
するようにしたので、Ｅ−ＦＥＴ２９ｂのゲート電圧を
外部から制御することなく、受光素子ＰＤのアノ一ド電
流に応じてトランスインピーダンスＺｔを調整できる。
そのため、小信号入力時にはゲインが大きくなり、大信
号入力時にはゲインが小さくなる。従って、ダイナミッ
クレンジの大きい帰還増幅回路を実現できる。
が小さければ、帰還回路２９のインピーダンスＲｆは大
きくなり、トランスインピーダンスＺｔが大きくなる。
又、大信号入力時即ち受光素子ＰＤのカソード電流が大
きければ、帰還回路２９のインピーダンスＲｆは小さく
なり、トランスインピーダンスＺｔが小さくなる。以上
のように、この第１の実施形態では、ゲートとドレイン
とを接続したＥ−ＦＥＴ２９ｂ及び帰還抵抗２９ａで帰
還回路２９を構成し、該Ｅ−ＦＥＴ２９ｂのゲート及び
ドレインとソースとの間の電圧によって該Ｅ−ＦＥＴ２
９ｂのドレインとソースとの間のインピーダンスを制御
するようにしたので、Ｅ−ＦＥＴ２９ｂのゲート電圧を
外部から制御することなく、受光素子ＰＤのアノ一ド電
流に応じてトランスインピーダンスＺｔを調整できる。
そのため、小信号入力時にはゲインが大きくなり、大信
号入力時にはゲインが小さくなる。従って、ダイナミッ
クレンジの大きい帰還増幅回路を実現できる。
【００１８】第２の実施形態 図３は、本発明の第２の実施形態を示す帰還増幅回路の
回路図であり、第１の実施形態を示す図１中の要素と共
通の要素には共通の符号が付されている。この帰還増幅
回路では、図１中の帰還回路２９に代えて、異なる構成
の帰還回路２９Ｂが設けられている。帰還回路２９Ｂ中
の第１の帰還抵抗２９ａは、入力端子ＩＮと出力端子Ｏ
ＵＴとの間に接続されている。帰還回路２９Ｂ中のＥ−
ＦＥＴ２９ｂのソースは、第２の帰還抵抗２９ｃを介し
て出力端子ＯＵＴに接続されている。抵抗２９ｃには、
コンデンサ２９ｄが並列接続されている。他は、図１と
同様の構成である。この図３の帰還増幅回路の動作で
は、次の点が図１と異なっている。小信号入力時即ち受
光素子ＰＤのアノ一ド電流（即ち、入力電流ｉｎ）が小
さい時、帰還回路２９Ｂ中のＥ−ＦＥＴ２９ｂのソース
・ドレイン間の電圧が閾値Ｖthよりも小さいのでインピ
ーダンスが大きく、直列に接続した抵抗２９ｃ及びコン
デンサ２９ｄを無視できるので、図１と同様の動作を行
う。
回路図であり、第１の実施形態を示す図１中の要素と共
通の要素には共通の符号が付されている。この帰還増幅
回路では、図１中の帰還回路２９に代えて、異なる構成
の帰還回路２９Ｂが設けられている。帰還回路２９Ｂ中
の第１の帰還抵抗２９ａは、入力端子ＩＮと出力端子Ｏ
ＵＴとの間に接続されている。帰還回路２９Ｂ中のＥ−
ＦＥＴ２９ｂのソースは、第２の帰還抵抗２９ｃを介し
て出力端子ＯＵＴに接続されている。抵抗２９ｃには、
コンデンサ２９ｄが並列接続されている。他は、図１と
同様の構成である。この図３の帰還増幅回路の動作で
は、次の点が図１と異なっている。小信号入力時即ち受
光素子ＰＤのアノ一ド電流（即ち、入力電流ｉｎ）が小
さい時、帰還回路２９Ｂ中のＥ−ＦＥＴ２９ｂのソース
・ドレイン間の電圧が閾値Ｖthよりも小さいのでインピ
ーダンスが大きく、直列に接続した抵抗２９ｃ及びコン
デンサ２９ｄを無視できるので、図１と同様の動作を行
う。
【００１９】次に、大信号入力時即ち入力電流ｉｎが増
加して出力電圧Ｓ２０が大きくなれば、Ｅ−ＦＥＴ２９
ｂのソース・ドレイン間の電圧が上昇して閾値Ｖthより
も大きくなり、該Ｅ−ＦＥＴ２９ｂがオン状態になる。
そして、帰還回路２９ＢのインピーダンスＲｆは低下
し、トランスインピーダンスが低下する。この時、ＤＣ
（直流）特性では、コンデンサ２９ｄのインピーダンス
が大きいので、該コンデンサ２９ｄは無視できる。その
ため、帰還回路２９Ｂは、Ｅ−ＦＥＴ２９ｂと抵抗２９
ｃを直列接続したものに抵抗２９ａを並列接続したもの
と見做すことができる。ＡＣ（交流）特性では、Ｅ−Ｆ
ＥＴ２９ｂは、ソース・ドレイン間の電圧が閾値Ｖthよ
りも小さい時にはオフ状態であり、直列に接続された抵
抗２９ｃ及びコンデンサ２９ｄは無視できる。そのた
め、帰還回路２９Ｂは、抵抗２９ａのみで構成されたも
のと見做すことができる。一方、Ｅ−ＦＥＴ２９ｂのソ
ース・ドレイン間の電圧が閾値Ｖthよりも大きいときに
は、該Ｅ−ＦＥＴ２９ｂがオン状態になり、帰還回路２
９Ｂは、抵抗２９ａ、Ｅ−ＦＥＴ２９ｂ、抵抗２９ｃ、
及びコンデンサ２９ｄで構成されたものと見做す必要が
ある。但し、低周波領域では、ＤＣ特性と同様にコンデ
ンサ２９ｄの影響は無視してよい。ところが、高周波領
域では、周波数の増加と共にコンデンサ２９ｄのインピ
ーダンスが下がるので、帰還回路２９Ｂのインピーダン
スＲｆが低下する。従って、トランスインピーダンスＺ
ｔは、高周波領域で低下する。
加して出力電圧Ｓ２０が大きくなれば、Ｅ−ＦＥＴ２９
ｂのソース・ドレイン間の電圧が上昇して閾値Ｖthより
も大きくなり、該Ｅ−ＦＥＴ２９ｂがオン状態になる。
そして、帰還回路２９ＢのインピーダンスＲｆは低下
し、トランスインピーダンスが低下する。この時、ＤＣ
（直流）特性では、コンデンサ２９ｄのインピーダンス
が大きいので、該コンデンサ２９ｄは無視できる。その
ため、帰還回路２９Ｂは、Ｅ−ＦＥＴ２９ｂと抵抗２９
ｃを直列接続したものに抵抗２９ａを並列接続したもの
と見做すことができる。ＡＣ（交流）特性では、Ｅ−Ｆ
ＥＴ２９ｂは、ソース・ドレイン間の電圧が閾値Ｖthよ
りも小さい時にはオフ状態であり、直列に接続された抵
抗２９ｃ及びコンデンサ２９ｄは無視できる。そのた
め、帰還回路２９Ｂは、抵抗２９ａのみで構成されたも
のと見做すことができる。一方、Ｅ−ＦＥＴ２９ｂのソ
ース・ドレイン間の電圧が閾値Ｖthよりも大きいときに
は、該Ｅ−ＦＥＴ２９ｂがオン状態になり、帰還回路２
９Ｂは、抵抗２９ａ、Ｅ−ＦＥＴ２９ｂ、抵抗２９ｃ、
及びコンデンサ２９ｄで構成されたものと見做す必要が
ある。但し、低周波領域では、ＤＣ特性と同様にコンデ
ンサ２９ｄの影響は無視してよい。ところが、高周波領
域では、周波数の増加と共にコンデンサ２９ｄのインピ
ーダンスが下がるので、帰還回路２９Ｂのインピーダン
スＲｆが低下する。従って、トランスインピーダンスＺ
ｔは、高周波領域で低下する。
【００２０】ここで、この種の帰還増幅回路では、帰還
回路２９ＢのインピーダンスＲｆが低下すると、次式
（７）に示す入力インピーダンスＺinが低下し、トラン
スインピーダンスＺｔの周波数帯域が向上し、入力信号
ｉｎの増加時において高周波領域でピーキングがでるこ
とがある。 Ｚin＝Ｒｆ／（Ａ＋１） ・・・（７） 但し、Ａ；増幅回路２０Ｂの開放利得 ところが、本実施形態では、高周波領域でトランスイン
ピーダンスＺｔを低下させることにより、ピーキングに
よるトランスインピーダンスＺｔの増加を打ち消すよう
にしている。そのため、トランスインピーダンスＺｔの
周波数特性の平坦性に優れた帰還増幅回路が実現する。
以上のように、この第２の実施形態では、抵抗２９ｃと
コンデンサ２９ｄとを並列接続したものをＥ−ＦＥＴ２
９ｂに直列接続し、高周波領域でトランスインピーダン
スＺｔが低下するようにしたので、第１の実施形態の利
点に加え、入力信号ｉｎの増加時において高周波領域で
のピーキングを抑えることができる。
回路２９ＢのインピーダンスＲｆが低下すると、次式
（７）に示す入力インピーダンスＺinが低下し、トラン
スインピーダンスＺｔの周波数帯域が向上し、入力信号
ｉｎの増加時において高周波領域でピーキングがでるこ
とがある。 Ｚin＝Ｒｆ／（Ａ＋１） ・・・（７） 但し、Ａ；増幅回路２０Ｂの開放利得 ところが、本実施形態では、高周波領域でトランスイン
ピーダンスＺｔを低下させることにより、ピーキングに
よるトランスインピーダンスＺｔの増加を打ち消すよう
にしている。そのため、トランスインピーダンスＺｔの
周波数特性の平坦性に優れた帰還増幅回路が実現する。
以上のように、この第２の実施形態では、抵抗２９ｃと
コンデンサ２９ｄとを並列接続したものをＥ−ＦＥＴ２
９ｂに直列接続し、高周波領域でトランスインピーダン
スＺｔが低下するようにしたので、第１の実施形態の利
点に加え、入力信号ｉｎの増加時において高周波領域で
のピーキングを抑えることができる。
【００２１】尚、本発明は上記実施形態に限定されず、
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （ａ） 実施形態では入力端子ＩＮがＤ−ＦＥＴ２１の
ゲートに直接接続された電流／電圧変換回路について説
明したが、本発明は、入力端子ＩＮが入力抵抗を介して
Ｄ−ＦＥＴ２１のゲートに接続された反転増幅回路に対
しても適用できる。 （ｂ） 各実施形態の受光素子ＰＤは、アノードを負の
電源電位に接続し、カソードを入力端子ＩＮに接続する
ようにしてもよい。
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 （ａ） 実施形態では入力端子ＩＮがＤ−ＦＥＴ２１の
ゲートに直接接続された電流／電圧変換回路について説
明したが、本発明は、入力端子ＩＮが入力抵抗を介して
Ｄ−ＦＥＴ２１のゲートに接続された反転増幅回路に対
しても適用できる。 （ｂ） 各実施形態の受光素子ＰＤは、アノードを負の
電源電位に接続し、カソードを入力端子ＩＮに接続する
ようにしてもよい。
【００２２】
【発明の効果】以上詳細に説明したように、第１の発明
によれば、ゲートとドレインとを接続したＥ−ＦＥＴ及
び帰還抵抗で帰還回路を構成し、該Ｅ−ＦＥＴのゲート
及びドレインとソースとの間の電圧によって該Ｅ−ＦＥ
Ｔのドレインとソースとの間のインピーダンスを制御す
るようにしたので、該Ｅ−ＦＥＴのゲート電圧を外部か
ら制御することなく、該Ｅ−ＦＥＴのゲート及びドレイ
ンとソースとの間の電圧の値に応じてトランスインピー
ダンスを調整できる。そのため、小信号入力時にはゲイ
ンを大きくし、大信号入力時にはゲインを小さくするこ
とができ、ダイナミックレンジの大きい帰還増幅回路を
実現できる。第２の発明によれば、第２の帰還抵抗とコ
ンデンサとを並列接続したものをＥ−ＦＥＴに直列接続
し、高周波領域でトランスインピーダンスが低下するよ
うにしたので、第１の発明の効果に加え、入力信号の増
加時において高周波領域でのピーキングを抑えることが
できる。
によれば、ゲートとドレインとを接続したＥ−ＦＥＴ及
び帰還抵抗で帰還回路を構成し、該Ｅ−ＦＥＴのゲート
及びドレインとソースとの間の電圧によって該Ｅ−ＦＥ
Ｔのドレインとソースとの間のインピーダンスを制御す
るようにしたので、該Ｅ−ＦＥＴのゲート電圧を外部か
ら制御することなく、該Ｅ−ＦＥＴのゲート及びドレイ
ンとソースとの間の電圧の値に応じてトランスインピー
ダンスを調整できる。そのため、小信号入力時にはゲイ
ンを大きくし、大信号入力時にはゲインを小さくするこ
とができ、ダイナミックレンジの大きい帰還増幅回路を
実現できる。第２の発明によれば、第２の帰還抵抗とコ
ンデンサとを並列接続したものをＥ−ＦＥＴに直列接続
し、高周波領域でトランスインピーダンスが低下するよ
うにしたので、第１の発明の効果に加え、入力信号の増
加時において高周波領域でのピーキングを抑えることが
できる。
【図１】本発明の第１の実施形態の帰還増幅回路の回路
図である。
図である。
【図２】従来の帰還増幅回路の回路図である。
【図３】本発明の第２の実施形態の帰還増幅回路の回路
図である。
図である。
２０ 増幅回路 ２９，２９Ｂ 帰還回路 ２９ａ，２９ｃ 帰還抵抗 ２９ｂ Ｅ−ＦＥＴ ２９ｄ コンデンサ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０４Ｂ 10/06
Claims (2)
- 【請求項１】 入力端子の電圧を反転増幅した電圧を出
力信号として出力端子から出力する増幅回路と、設定さ
れた帰還量で前記出力信号の電圧を前記入力端子に帰還
する帰還回路とを、備えた帰還増幅回路において、 前記帰還回路は、 前記出力端子と前記入力端子との間に接続され、該出力
端子から該入力端子に対する前記出力信号の電圧の帰還
量を設定する帰還抵抗と、 予め閾値が設定されると共にゲート及びドレインが前記
帰還抵抗の一端に接続されかつソースが該帰還抵抗の他
端に接続され、該ゲート及びドレインと該ソースとの間
の電圧の値が該閾値よりも大きい時にインピーダンスが
低くなり且つ該ゲート及びドレインと該ソースとの間の
電圧の値が該閾値よりも小さい時にインピーダンスが高
くなることにより、前記帰還量を調整するエンハンスメ
ント型のＦＥＴとを、 備えたことを特徴とする帰還増幅回路。 - 【請求項２】 入力端子の電圧を反転増幅した電圧を出
力信号として出力端子から出力する増幅回路と、設定さ
れた帰還量で前記出力信号の電圧を前記入力端子に帰還
する帰還回路とを、備えた帰還増幅回路において、 前記帰還回路は、 前記出力端子と前記入力端子との間に接続され、該出力
端子から該入力端子に対する前記出力信号の電圧の第１
の帰還量を設定する第１の帰還抵抗と、 予め閾値が設定されると共にゲートとドレインとが接続
され、該ゲート及びドレインとソースとの間の電圧の値
が該閾値よりも大きい時にインピーダンスが低くなり且
つ該ゲート及びドレインと該ソースとの間の電圧の値が
該閾値よりも小さい時にインピーダンスが高くなること
により、前記出力端子から前記入力端子に対する前記出
力信号の電圧の第２の帰還量を設定するエンハンスメン
ト型のＦＥＴと、 前記ＦＥＴに直列接続され、該ＦＥＴと共に前記第２の
帰還量を設定する第２の帰還抵抗と、 前記第２の帰還抵抗に並列接続され、前記出力信号の周
波数に基づきインピーダンスが変化することによって前
記第２の帰還量を変化させるコンデンサとを、備えたこ
とを特徴とする帰還増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9083710A JPH10284953A (ja) | 1997-04-02 | 1997-04-02 | 帰還増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9083710A JPH10284953A (ja) | 1997-04-02 | 1997-04-02 | 帰還増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10284953A true JPH10284953A (ja) | 1998-10-23 |
Family
ID=13810065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9083710A Withdrawn JPH10284953A (ja) | 1997-04-02 | 1997-04-02 | 帰還増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10284953A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0817373A3 (en) * | 1996-06-25 | 1999-07-14 | Mitsubishi Denki Kabushiki Kaisha | Negative feedback amplifier |
| US6246284B1 (en) | 2000-02-15 | 2001-06-12 | Oki Electric Industry Co., Ltd. | Negative feedback amplifier with automatic gain control function |
| GB2443917A (en) * | 2006-10-31 | 2008-05-21 | Avago Tech Ecbu Ip | High dynamic range optical receiver amplifier, with feedback circuit including diode and impedance element |
| JP2009088580A (ja) * | 2007-09-27 | 2009-04-23 | Tdk Corp | 増幅回路及びこれを備える光ピックアップ |
| KR101287650B1 (ko) * | 2011-09-30 | 2013-07-24 | 서강대학교산학협력단 | 적층 트랜지스터를 사용한 ｒｆ 전력 증폭기 |
-
1997
- 1997-04-02 JP JP9083710A patent/JPH10284953A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0817373A3 (en) * | 1996-06-25 | 1999-07-14 | Mitsubishi Denki Kabushiki Kaisha | Negative feedback amplifier |
| US6246284B1 (en) | 2000-02-15 | 2001-06-12 | Oki Electric Industry Co., Ltd. | Negative feedback amplifier with automatic gain control function |
| GB2443917A (en) * | 2006-10-31 | 2008-05-21 | Avago Tech Ecbu Ip | High dynamic range optical receiver amplifier, with feedback circuit including diode and impedance element |
| US7474978B2 (en) | 2006-10-31 | 2009-01-06 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | High dynamic range optical receiver |
| GB2443917B (en) * | 2006-10-31 | 2011-08-24 | Avago Tech Ecbu Ip | A high dynamic range optical receiver |
| JP2009088580A (ja) * | 2007-09-27 | 2009-04-23 | Tdk Corp | 増幅回路及びこれを備える光ピックアップ |
| KR101287650B1 (ko) * | 2011-09-30 | 2013-07-24 | 서강대학교산학협력단 | 적층 트랜지스터를 사용한 ｒｆ 전력 증폭기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4048575A (en) | Operational amplifier | |
| US6369554B1 (en) | Linear regulator which provides stabilized current flow | |
| EP0718991A1 (en) | Transimpedance amplifier with high dynamic range for use in optical receivers | |
| US4794247A (en) | Read-out amplifier for photovoltaic detector | |
| GB1592800A (en) | Linear amplifier | |
| JP2611725B2 (ja) | カスコード回路 | |
| US5675290A (en) | Microwave amplifier circuit | |
| US7459976B2 (en) | Apparatus and method for biasing cascode devices in a differential pair using the input, output, or other nodes in the circuit | |
| US20200007099A1 (en) | Amplifier class ab output stage | |
| JP3059104B2 (ja) | 負帰還型前置増幅器 | |
| US7486143B2 (en) | Circuit for biasing a transistor and related system and method | |
| KR20030055758A (ko) | 자동이득제어의 가변이득증폭회로 | |
| US7256654B2 (en) | Amplifying a signal using a current shared power amplifier | |
| JP2560542B2 (ja) | 電圧電流変換回路 | |
| JPH10284953A (ja) | 帰還増幅回路 | |
| JPS5912603A (ja) | カスコ−ド回路 | |
| EP1014567B1 (en) | Improvements in or relating to an operational amplifier | |
| US20100045387A1 (en) | Optical receiver-amplifier | |
| US6556070B2 (en) | Current source that has a high output impedance and that can be used with low operating voltages | |
| US6566959B2 (en) | Amplifier circuit having a particular biasing arrangement | |
| US6570450B2 (en) | Efficient AC coupled CMOS RF amplifier | |
| JPH11298269A (ja) | 増幅器および半導体装置 | |
| JPH05199045A (ja) | 増幅回路 | |
| EP1357664A3 (en) | Variable gain amplifer | |
| US7190205B2 (en) | Variable resistance circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040706 |