JPH077382A - スイッチングレギュレータ集積回路の内部周波数補償のための容量乗算回路 - Google Patents
スイッチングレギュレータ集積回路の内部周波数補償のための容量乗算回路Info
- Publication number
- JPH077382A JPH077382A JP6012344A JP1234494A JPH077382A JP H077382 A JPH077382 A JP H077382A JP 6012344 A JP6012344 A JP 6012344A JP 1234494 A JP1234494 A JP 1234494A JP H077382 A JPH077382 A JP H077382A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- output
- inverting
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
- H03H11/48—One-port networks simulating reactances
- H03H11/483—Simulating capacitance multipliers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
- H03H11/48—One-port networks simulating reactances
Landscapes
- Amplifiers (AREA)
- Dc-Dc Converters (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】 （修正有）
【構成】 スイッチングレギュレータ用のオンチップル
ープ補償モノリシック回路が提供される。オペアンプ22
は従来の小さな周波数補償用コンデンサ34を有し、これ
がその単一利得周波数と入力抵抗を規定する。このオペ
アンプは100％の負帰還を取り入れている。単一利得周
波数未満の周波数で駆動されると、オペアンプの非反転
入力はナノファラドのオーダの値を有する静電容量２
０′を示すが、この値は通常は、実際のコンデンサ素子
として製造された場合には過剰なチップ面積を必要とす
る。 【効果】 オペアンプにより示される静電容量値は、ス
イッチング周波数が約150kHzで動作されるスイッチング
レギュレータのオンチップループ補償に有用である。
ープ補償モノリシック回路が提供される。オペアンプ22
は従来の小さな周波数補償用コンデンサ34を有し、これ
がその単一利得周波数と入力抵抗を規定する。このオペ
アンプは100％の負帰還を取り入れている。単一利得周
波数未満の周波数で駆動されると、オペアンプの非反転
入力はナノファラドのオーダの値を有する静電容量２
０′を示すが、この値は通常は、実際のコンデンサ素子
として製造された場合には過剰なチップ面積を必要とす
る。 【効果】 オペアンプにより示される静電容量値は、ス
イッチング周波数が約150kHzで動作されるスイッチング
レギュレータのオンチップループ補償に有用である。
Description
【０００１】
【産業上の利用分野】本発明はスイッチングレギュレー
タに関し、より詳しくはスイッチングレギュレータのル
ープ周波数補償に必要な静電容量を集積回路チップ上に
取り入れることに関する。
タに関し、より詳しくはスイッチングレギュレータのル
ープ周波数補償に必要な静電容量を集積回路チップ上に
取り入れることに関する。
【０００２】
【従来の技術】集積回路（ＩＣ）スイッチング電圧レギ
ュレータは、その高性能、融通性及び経済性の故に広く
用いられている。そのような電圧レギュレータの典型的
なものとして、LM1577という製品がある。このレギュレ
ータは、５ボルトの入力で動作し、また約52kHzでスイ
ッチングするように設計されている。またこれは、ユー
ザが出力電圧を制御することを可能にする調整能力を備
えている。図１は、800mAまでで12ボルトの出力を生成
する、LM1577の適用例を示している。この回路は、負荷
インピーダンス及び入力電圧の変動とは無関係に、12ボ
ルトの出力を維持するように機能する。
ュレータは、その高性能、融通性及び経済性の故に広く
用いられている。そのような電圧レギュレータの典型的
なものとして、LM1577という製品がある。このレギュレ
ータは、５ボルトの入力で動作し、また約52kHzでスイ
ッチングするように設計されている。またこれは、ユー
ザが出力電圧を制御することを可能にする調整能力を備
えている。図１は、800mAまでで12ボルトの出力を生成
する、LM1577の適用例を示している。この回路は、負荷
インピーダンス及び入力電圧の変動とは無関係に、12ボ
ルトの出力を維持するように機能する。
【０００３】図１を参照すると、10で示した矩形がLM15
77を表している。この矩形の内側にある番号は、５ピン
のTO-220 ＩＣパッケージのピン番号を表している。端
子11（ピン５）には＋５ボルトの入力が印加され、端子
12（ピン３）は大地帰路となっている。比較的低い値
（0.1μf）のコンデンサ13が入力電力ラインに接続され
ており、入力の減結合をもたらしている。典型的には約
100μHの値を有するインダクタ14が、ＩＣピン５と４の
間に結合されている。インダクタ14と、調整された出力
電圧が現れる出力端子との間には、ショットキー電力ダ
イオード15が結合されている。値の大きなフィルタコン
デンサ（数百μf）19が、出力端子16と接地の間に結合
されている。抵抗17及び18は、端子16における調整出力
の両端の分圧器として機能し、ＩＣピン２に印加される
帰還を生成している。抵抗21とコンデンサ20がＩＣピン
１と接地との間に結合され、レギュレータに周波数補償
をもたらしている。
77を表している。この矩形の内側にある番号は、５ピン
のTO-220 ＩＣパッケージのピン番号を表している。端
子11（ピン５）には＋５ボルトの入力が印加され、端子
12（ピン３）は大地帰路となっている。比較的低い値
（0.1μf）のコンデンサ13が入力電力ラインに接続され
ており、入力の減結合をもたらしている。典型的には約
100μHの値を有するインダクタ14が、ＩＣピン５と４の
間に結合されている。インダクタ14と、調整された出力
電圧が現れる出力端子との間には、ショットキー電力ダ
イオード15が結合されている。値の大きなフィルタコン
デンサ（数百μf）19が、出力端子16と接地の間に結合
されている。抵抗17及び18は、端子16における調整出力
の両端の分圧器として機能し、ＩＣピン２に印加される
帰還を生成している。抵抗21とコンデンサ20がＩＣピン
１と接地との間に結合され、レギュレータに周波数補償
をもたらしている。
【０００４】動作に際して、このレギュレータは、ピン
４を接地へと周期的にスイッチングするスイッチを含ん
でいる。このスイッチが閉じた場合には、インダクタ14
を流れる電流は一定比で増大する。このスイッチが開く
と、スイッチング電流はゼロに降下し、インダクタは端
子11の電位に付加される極性でもって、誘導性キックバ
ックを発生する。整流素子であるダイオード15は、この
誘導性キックバックを通過させて、端子５の電位よりも
高い電位へとコンデンサ19を充電する。コンデンサ19に
蓄電される電圧は、ピン４における平均電圧の関数とな
る。従って、コンデンサ19上の電荷は、レギュレータの
デューティサイクルの関数となる。コンデンサ19の両端
の電圧が、ピン２において約1.3ボルトを生成する値を
越えた場合には、レギュレータのスイッチングパルス幅
は減少される。抵抗18が２kΩで抵抗17が17.4kΩの場
合、端子16において12ボルトの出力が維持される。この
ように、ピン２に対する帰還がスイッチングパルス幅を
制御し、それによって、入力電圧又はレギュレータに接
続された負荷が変動した場合であっても、出力電圧が調
整されることになる。
４を接地へと周期的にスイッチングするスイッチを含ん
でいる。このスイッチが閉じた場合には、インダクタ14
を流れる電流は一定比で増大する。このスイッチが開く
と、スイッチング電流はゼロに降下し、インダクタは端
子11の電位に付加される極性でもって、誘導性キックバ
ックを発生する。整流素子であるダイオード15は、この
誘導性キックバックを通過させて、端子５の電位よりも
高い電位へとコンデンサ19を充電する。コンデンサ19に
蓄電される電圧は、ピン４における平均電圧の関数とな
る。従って、コンデンサ19上の電荷は、レギュレータの
デューティサイクルの関数となる。コンデンサ19の両端
の電圧が、ピン２において約1.3ボルトを生成する値を
越えた場合には、レギュレータのスイッチングパルス幅
は減少される。抵抗18が２kΩで抵抗17が17.4kΩの場
合、端子16において12ボルトの出力が維持される。この
ように、ピン２に対する帰還がスイッチングパルス幅を
制御し、それによって、入力電圧又はレギュレータに接
続された負荷が変動した場合であっても、出力電圧が調
整されることになる。
【０００５】
【発明が解決しようとする課題】コンデンサ20は、ＩＣ
の構成素子としては比較的大きなものである。これは典
型的にはナノファラドのオーダの値を有し、従ってオフ
チップの構成要素としなければならない。しかしなが
ら、このレギュレータのループ補償素子をＩＣチップ内
に完全に取り込むことが望ましい。
の構成素子としては比較的大きなものである。これは典
型的にはナノファラドのオーダの値を有し、従ってオフ
チップの構成要素としなければならない。しかしなが
ら、このレギュレータのループ補償素子をＩＣチップ内
に完全に取り込むことが望ましい。
【０００６】本発明の課題は、スイッチングレギュレー
タＩＣの周波数補償構成要素を、ＩＣチップ上に取り込
むことである。
タＩＣの周波数補償構成要素を、ＩＣチップ上に取り込
むことである。
【０００７】本発明の別の課題は、ＩＣ内に仮想補償コ
ンデンサを生成することであり、そこにおいて容量乗算
器が、スイッチングレギュレータの周波数補償構成要素
として役立つことのできる大きな実効静電容量を生成す
るものを提供することである。
ンデンサを生成することであり、そこにおいて容量乗算
器が、スイッチングレギュレータの周波数補償構成要素
として役立つことのできる大きな実効静電容量を生成す
るものを提供することである。
【０００８】本発明のさらに別の課題は、それ自体の小
さな内部補償コンデンサを有する容量乗算演算増幅器
（オペアンプ）を用い、また非反転入力と反転入力の間
に低い値の抵抗を接続してこの増幅器を単一利得電圧フ
ォロワとして動作させて、この増幅器の小さな帰還コン
デンサの倍数を入力コンデンサに等価なものとすること
である。
さな内部補償コンデンサを有する容量乗算演算増幅器
（オペアンプ）を用い、また非反転入力と反転入力の間
に低い値の抵抗を接続してこの増幅器を単一利得電圧フ
ォロワとして動作させて、この増幅器の小さな帰還コン
デンサの倍数を入力コンデンサに等価なものとすること
である。
【０００９】
【課題を解決するための手段】以上の課題及びその他の
課題は、以下のようにして解決される。スイッチングレ
ギュレータは例えば約150kHzと比較的高いスイッチング
周波数で動作させ、比較的大きな補償コンデンサを必要
とするエラー増幅器を取り入れる。小さな内部補償コン
デンサを有するオペアンプの出力をその反転入力に接続
し、反転及び非反転入力端子の間には第１の抵抗を接続
する。この容量乗算オペアンプの非反転入力は、第２の
抵抗によってレギュレータのエラー増幅器の出力に結合
し、ある抵抗値と、等価な容量周波数補償をそれに付加
する。容量乗算オペアンプの非反転入力は、第１の抵抗
の値にそのオペアンプの単一利得周波数を掛けたものに
反比例する、等価な静電容量を示す。このことはオンチ
ップ構成要素としての実質的な静電容量を生成し、第２
の抵抗は直列抵抗ループ補償構成要素をもたらす。直列
になったこの等価コンデンサと第２の抵抗は、相互コン
ダクタンス型式のエラー増幅器の出力上で、スイッチン
グレギュレータ全体の周波数補償素子を表すことにな
る。
課題は、以下のようにして解決される。スイッチングレ
ギュレータは例えば約150kHzと比較的高いスイッチング
周波数で動作させ、比較的大きな補償コンデンサを必要
とするエラー増幅器を取り入れる。小さな内部補償コン
デンサを有するオペアンプの出力をその反転入力に接続
し、反転及び非反転入力端子の間には第１の抵抗を接続
する。この容量乗算オペアンプの非反転入力は、第２の
抵抗によってレギュレータのエラー増幅器の出力に結合
し、ある抵抗値と、等価な容量周波数補償をそれに付加
する。容量乗算オペアンプの非反転入力は、第１の抵抗
の値にそのオペアンプの単一利得周波数を掛けたものに
反比例する、等価な静電容量を示す。このことはオンチ
ップ構成要素としての実質的な静電容量を生成し、第２
の抵抗は直列抵抗ループ補償構成要素をもたらす。直列
になったこの等価コンデンサと第２の抵抗は、相互コン
ダクタンス型式のエラー増幅器の出力上で、スイッチン
グレギュレータ全体の周波数補償素子を表すことにな
る。
【００１０】
【実施例】図２は、本発明の基本回路を示している。オ
ペアンプ22の出力はその反転入力に戻して結合され、抵
抗23が反転及び非反転入力の間に接続されている。この
ような回路が端子24において、開ループ利得の傾斜が−
20dB／ディケードの周波数で動作する信号により駆動さ
れると、このオペアンプはその非反転入力において等価
なコンデンサ20′を示すことになる。このコンデンサ2
0′は点線の輪郭で示しているが、これはこのコンデン
サが実効静電容量であり、実際の素子ではないからであ
る。コンデンサ20′は、C20'＝0.159／（R23×FO）の値
を有し、式中FOはオペアンプの単一利得周波数である。
かくして、図２の回路は数百ナノファラドのオーダの値
を有するコンデンサを容易にシミュレートすることがで
きる。他の場合にはこのような値は、オンチップコンデ
ンサとして製造された場合には過度のチップ面積を占め
る。
ペアンプ22の出力はその反転入力に戻して結合され、抵
抗23が反転及び非反転入力の間に接続されている。この
ような回路が端子24において、開ループ利得の傾斜が−
20dB／ディケードの周波数で動作する信号により駆動さ
れると、このオペアンプはその非反転入力において等価
なコンデンサ20′を示すことになる。このコンデンサ2
0′は点線の輪郭で示しているが、これはこのコンデン
サが実効静電容量であり、実際の素子ではないからであ
る。コンデンサ20′は、C20'＝0.159／（R23×FO）の値
を有し、式中FOはオペアンプの単一利得周波数である。
かくして、図２の回路は数百ナノファラドのオーダの値
を有するコンデンサを容易にシミュレートすることがで
きる。他の場合にはこのような値は、オンチップコンデ
ンサとして製造された場合には過度のチップ面積を占め
る。
【００１１】図３は、図２の回路がスイッチングレギュ
レータのエラー増幅器26に対するループ補償の一部とし
てどのように適用されるかを示す回路を示している。回
路素子が図２の素子と同じ場合には、同じ番号を用いて
いる。
レータのエラー増幅器26に対するループ補償の一部とし
てどのように適用されるかを示す回路を示している。回
路素子が図２の素子と同じ場合には、同じ番号を用いて
いる。
【００１２】エラー増幅器26は、高利得相互コンダクタ
ンス増幅器を表しており、これは図１の10で示す素子の
如きスイッチングレギュレータの一部である。この増幅
器は、ピン２に対する帰還を内部基準と比較し、スイッ
チングのデューティサイクルを制御する回路を駆動する
回路素子である。このエラー増幅器26は端子27において
出力を有するが、これは別個の抵抗及びコンデンサ、或
いはＩＣ抵抗と比較的大きな等価コンデンサとを用いる
本発明の何れかによって周波数補償が可能なものである
ことが理解されよう。上述したように、コンデンサ20′
が端子24に示されている。これにより、図１のナノファ
ラドのオーダのコンデンサ20が生成される。次いで抵抗
21により、エラー増幅器26の出力におけるループ補償回
路が完成される。本発明の回路は面積の小さなＩＣ素子
を用いて実現可能であるから、図３の回路は完全にオン
チップの構造として形成することができる。これによ
り、オフチップの補償用素子を用いる必要性は排除され
る。
ンス増幅器を表しており、これは図１の10で示す素子の
如きスイッチングレギュレータの一部である。この増幅
器は、ピン２に対する帰還を内部基準と比較し、スイッ
チングのデューティサイクルを制御する回路を駆動する
回路素子である。このエラー増幅器26は端子27において
出力を有するが、これは別個の抵抗及びコンデンサ、或
いはＩＣ抵抗と比較的大きな等価コンデンサとを用いる
本発明の何れかによって周波数補償が可能なものである
ことが理解されよう。上述したように、コンデンサ20′
が端子24に示されている。これにより、図１のナノファ
ラドのオーダのコンデンサ20が生成される。次いで抵抗
21により、エラー増幅器26の出力におけるループ補償回
路が完成される。本発明の回路は面積の小さなＩＣ素子
を用いて実現可能であるから、図３の回路は完全にオン
チップの構造として形成することができる。これによ
り、オフチップの補償用素子を用いる必要性は排除され
る。
【００１３】図４は、図３のオペアンプ22がどのように
してＩＣチップに具現化されるかを示す概略図である。
この回路は、本発明の好ましい実施例を構成する。この
回路の中心は、オペアンプ22の非反転入力及び反転入力
のそれぞれを形成する、一対のＰＮＰトランジスタ29及
び30である。
してＩＣチップに具現化されるかを示す概略図である。
この回路は、本発明の好ましい実施例を構成する。この
回路の中心は、オペアンプ22の非反転入力及び反転入力
のそれぞれを形成する、一対のＰＮＰトランジスタ29及
び30である。
【００１４】ＮＰＮトランジスタ31及び32はそれぞれ、
差動入力段についての在来のカレントミラー負荷の入力
及び出力トランジスタを形成している。この入力段の単
一終端出力はトランジスタ32のコレクタに現れ、これは
エミッタ接地トランジスタ増幅器33のベースに直接に接
続されている。トランジスタ35はエミッタフォロワ分離
バッファとして動作し、トランジスタ33のコレクタをエ
ミッタフォロワ出力トランジスタ36のベースに結合して
いる。この分離により、トランジスタ33における非常に
高い電圧利得が確保される。オペアンプ自体の小さな周
波数補償コンデンサ34は、トランジスタ33のベースとコ
レクタの間に接続されている。このコンデンサがオペア
ンプに必要なのは、増幅器の単一利得の安定化を確保す
るためである。その典型的な値は約20pfである。
差動入力段についての在来のカレントミラー負荷の入力
及び出力トランジスタを形成している。この入力段の単
一終端出力はトランジスタ32のコレクタに現れ、これは
エミッタ接地トランジスタ増幅器33のベースに直接に接
続されている。トランジスタ35はエミッタフォロワ分離
バッファとして動作し、トランジスタ33のコレクタをエ
ミッタフォロワ出力トランジスタ36のベースに結合して
いる。この分離により、トランジスタ33における非常に
高い電圧利得が確保される。オペアンプ自体の小さな周
波数補償コンデンサ34は、トランジスタ33のベースとコ
レクタの間に接続されている。このコンデンサがオペア
ンプに必要なのは、増幅器の単一利得の安定化を確保す
るためである。その典型的な値は約20pfである。
【００１５】抵抗37と38は直列でもって、出力トランジ
スタ36のエミッタ負荷として機能する。これらの抵抗は
分圧器を形成し、ノード39がオペアンプ22の出力を形成
する。このノードは反転入力へと直接に接続されてお
り、図２及び図３の回路図に示した如き100％の負帰還
が存在するようにされる。
スタ36のエミッタ負荷として機能する。これらの抵抗は
分圧器を形成し、ノード39がオペアンプ22の出力を形成
する。このノードは反転入力へと直接に接続されてお
り、図２及び図３の回路図に示した如き100％の負帰還
が存在するようにされる。
【００１６】トランジスタ40は多出力の電流源を形成し
ている。そのエミッタは抵抗41によって＋VCCレールに
戻されている。トランジスタ40のベースは、所望とする
電流出力を生成する電位において動作される、VBIAS端
子に戻されている。トランジスタ40は４コレクタのデバ
イスとして示されているが、これは典型的には４つの等
価な４分円コレクタを有するラテラルＰＮＰトランジス
タである。典型的には、VBIASの値は、コレクタ毎に１
μアンペアを生ずるように選ばれる。かくしてトランジ
スタ35は２μアンペアを受け取り、トランジスタ33は１
μアンペアを受け取り、差動入力段は１μアンペアのテ
ール電流で動作する。
ている。そのエミッタは抵抗41によって＋VCCレールに
戻されている。トランジスタ40のベースは、所望とする
電流出力を生成する電位において動作される、VBIAS端
子に戻されている。トランジスタ40は４コレクタのデバ
イスとして示されているが、これは典型的には４つの等
価な４分円コレクタを有するラテラルＰＮＰトランジス
タである。典型的には、VBIASの値は、コレクタ毎に１
μアンペアを生ずるように選ばれる。かくしてトランジ
スタ35は２μアンペアを受け取り、トランジスタ33は１
μアンペアを受け取り、差動入力段は１μアンペアのテ
ール電流で動作する。
【００１７】図４の回路を、シリコンプレーナ、ＰＮ接
合分離モノリシック集積回路の構成要素の形で構成し
た。以下の値を用いた。
合分離モノリシック集積回路の構成要素の形で構成し
た。以下の値を用いた。
【００１８】
【表１】
【００１９】この回路を2.5ボルト電源から動作させ、
ノード27は0.8ボルトであった。VBIASはトランジスタ40
のコレクタの各々において１μアンペアにセットした。
このオペアンプは100kHzの単一利得周波数を有してい
た。１kHzで駆動すると、ノード24は約5.3nfの等価な分
路コンデンサ20′を示した。これは抵抗19と相俟って、
ＩＣスイッチングレギュレータについての有効なループ
周波数補償をもたらすことができる。回路全体は、2.5
ボルトの電源電圧において、0.1μワットよりも低い消
費電力であった。
ノード27は0.8ボルトであった。VBIASはトランジスタ40
のコレクタの各々において１μアンペアにセットした。
このオペアンプは100kHzの単一利得周波数を有してい
た。１kHzで駆動すると、ノード24は約5.3nfの等価な分
路コンデンサ20′を示した。これは抵抗19と相俟って、
ＩＣスイッチングレギュレータについての有効なループ
周波数補償をもたらすことができる。回路全体は、2.5
ボルトの電源電圧において、0.1μワットよりも低い消
費電力であった。
【００２０】以上においては本発明を記述し、好ましい
実施例の詳細を述べた。当業者が以上の記載を読めば、
本発明の思想及び意図の範囲内にある代替物及び均等物
が自明となるところである。従って、本発明の範囲は特
許請求の範囲によってのみ限定されるものである。
実施例の詳細を述べた。当業者が以上の記載を読めば、
本発明の思想及び意図の範囲内にある代替物及び均等物
が自明となるところである。従って、本発明の範囲は特
許請求の範囲によってのみ限定されるものである。
【００２１】
【発明の効果】以上の如く本発明によれば、負帰還のオ
ペアンプを用いることによって仮想補償コンデンサが生
成され、これをスイッチングレギュレータのオンチップ
周波数補償構成要素として用いることができる。
ペアンプを用いることによって仮想補償コンデンサが生
成され、これをスイッチングレギュレータのオンチップ
周波数補償構成要素として用いることができる。
【図１】周知の昇圧スイッチング電圧レギュレータの概
略的な回路図である。
略的な回路図である。
【図２】本発明の回路の等価回路表示である。
【図３】本発明の回路がスイッチングレギュレータ増幅
器とどのように関わるかを示すブロック図である。
器とどのように関わるかを示すブロック図である。
【図４】本発明の回路の概略回路図である。
20′等価コンデンサ 21, 23 抵抗 22 オペアンプ 24 端子 26 エラー増幅器 34 コンデンサ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年２月１８日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
Claims (4)
- 【請求項１】 ループ周波数補償機能に有用な比較的大
きなオンチップ静電容量をもたらすべく集積回路チップ
上で用いる容量乗算回路であって、 反転及び非反転入力と、単一終端出力と、単一利得周波
数とを有するオペアンプと、 前記反転及び非反転入力の間に接続された第１の抵抗
と、 前記オペアンプの出力をその反転入力に結合する手段
と、及び前記オペアンプの非反転入力をオペアンプの単
一利得周波数未満の周波数で駆動する手段とからなり、
前記非反転入力において比較的大きな等価分路静電容量
をもたらす回路。 - 【請求項２】 前記オペアンプがさらに、前記オペアン
プの単一利得周波数を決定する小さな内部周波数補償コ
ンデンサを含む、請求項１の容量乗算回路。 - 【請求項３】 前記等価分路静電容量が、前記第１の抵
抗の値に前記単一利得周波数を乗算したものの逆数に比
例する、請求項２の容量乗算回路。 - 【請求項４】 第２の抵抗が前記オペアンプの非反転入
力に結合し、前記オンチップループ周波数補償機能が完
成される、請求項２の容量乗算回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US013508 | 1993-02-04 | ||
| US08/013,508 US5382918A (en) | 1993-02-04 | 1993-02-04 | Capacitance multiplier for the internal frequency compensation of switching regulator integrated circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH077382A true JPH077382A (ja) | 1995-01-10 |
| JP3320883B2 JP3320883B2 (ja) | 2002-09-03 |
Family
ID=21760326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01234494A Expired - Fee Related JP3320883B2 (ja) | 1993-02-04 | 1994-02-04 | スイッチングレギュレータ集積回路の内部周波数補償のための容量乗算回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5382918A (ja) |
| EP (1) | EP0610066B1 (ja) |
| JP (1) | JP3320883B2 (ja) |
| DE (1) | DE69410649T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7518428B2 (en) | 2004-09-09 | 2009-04-14 | Torex Semiconductor Ltd. | Phase compensation circuit and power circuit having same |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5502370A (en) * | 1994-09-06 | 1996-03-26 | Motorola, Inc. | Power factor control circuit having a boost current for increasing a speed of a voltage control loop and method therefor |
| US5514947A (en) * | 1995-01-31 | 1996-05-07 | National Semiconductor Corporation | Phase lead compensation circuit for an integrated switching regulator |
| US6546059B1 (en) * | 1999-12-28 | 2003-04-08 | Intel Corporation | Adaptive integrated PLL loop filter |
| US6344772B1 (en) * | 2000-06-06 | 2002-02-05 | Agere Systems Guardian Corp | Apparatus and method for capacitance multiplication |
| US6304067B1 (en) | 2000-12-08 | 2001-10-16 | Micrel, Incorporated | Adding a laplace transform zero to a linear integrated circuit for frequency stability |
| US6424132B1 (en) * | 2000-12-08 | 2002-07-23 | Micrel, Incorporated | Adding a laplace transform zero to a linear integrated circuit for frequency stability |
| US6650070B1 (en) | 2002-07-25 | 2003-11-18 | Varon Lighting, Inc. | Point of use lighting controller |
| US6724257B2 (en) | 2002-07-31 | 2004-04-20 | Micrel, Inc. | Error amplifier circuit |
| US6737841B2 (en) | 2002-07-31 | 2004-05-18 | Micrel, Inc. | Amplifier circuit for adding a laplace transform zero in a linear integrated circuit |
| EP1387478B1 (en) * | 2002-07-31 | 2006-09-06 | Micrel Incorporated | Adding a Laplace transform zero to a linear integrated circuit for frequency stability |
| US6930526B1 (en) | 2003-12-04 | 2005-08-16 | National Semiconductor Corporation | Quasi-feedforward PWM modulator |
| US7385448B2 (en) * | 2006-05-17 | 2008-06-10 | Intelleflex Corporation | Circuitry for adaptively generating and using a reference voltage |
| US7834636B2 (en) * | 2006-11-02 | 2010-11-16 | Texas Instruments Incorporated | Methods and apparatus to facilitate ground fault detection with a single coil |
| US8311785B2 (en) * | 2006-11-02 | 2012-11-13 | Texas Instruments Incorporated | Methods and apparatus to minimize saturation in a ground fault detection device |
| WO2009149328A2 (en) | 2008-06-05 | 2009-12-10 | The Administrators Of The Tulane Educational Fund | Methods and instrumentation for during-synthesis monitoring of polymer functional evolution |
| CN102064682B (zh) * | 2010-11-19 | 2013-12-04 | 大连连顺电子有限公司 | 一种模拟抖频电路及应用该电路的开关电源 |
| DE102012218996A1 (de) * | 2012-10-18 | 2014-04-24 | Robert Bosch Gmbh | Stromregelschaltung für die Ansteuerspule eines Schützes |
| US9018929B2 (en) | 2013-03-15 | 2015-04-28 | Intersil Americas LLC | Internal compensation for power management integrated circuits |
| CN103475214A (zh) * | 2013-09-06 | 2013-12-25 | 成都芯源系统有限公司 | 开关变换器及其控制电路和控制方法 |
| CN103618452A (zh) * | 2013-11-26 | 2014-03-05 | 苏州贝克微电子有限公司 | 一种用于开关式稳压集成电路内部频率补偿的电容倍增器 |
| US10496116B2 (en) * | 2017-05-03 | 2019-12-03 | Shenzhen Winsemi Microelectronics Co., Ltd. | Small capacitance compensation network circuit |
| CN110048601B (zh) * | 2019-05-29 | 2020-07-31 | 电子科技大学 | 一种有源电容电路 |
| CN113904656B (zh) * | 2021-12-09 | 2022-03-11 | 上海芯龙半导体技术股份有限公司 | 一种等效电容模块、等效电容电路及芯片 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3831117A (en) * | 1972-11-15 | 1974-08-20 | Nasa | Capacitance multiplier and filter synthesizing network |
| DE3334243A1 (de) * | 1983-09-22 | 1985-04-04 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Kapazitiver, komplexer widerstand |
| US5129884A (en) * | 1990-01-16 | 1992-07-14 | Dysarz Edward D | Trap in barrel one handed retracted intervenous catheter device |
-
1993
- 1993-02-04 US US08/013,508 patent/US5382918A/en not_active Expired - Lifetime
-
1994
- 1994-02-01 EP EP94300746A patent/EP0610066B1/en not_active Expired - Lifetime
- 1994-02-01 DE DE69410649T patent/DE69410649T2/de not_active Expired - Lifetime
- 1994-02-04 JP JP01234494A patent/JP3320883B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7518428B2 (en) | 2004-09-09 | 2009-04-14 | Torex Semiconductor Ltd. | Phase compensation circuit and power circuit having same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3320883B2 (ja) | 2002-09-03 |
| EP0610066B1 (en) | 1998-06-03 |
| DE69410649T2 (de) | 1999-01-28 |
| EP0610066A1 (en) | 1994-08-10 |
| DE69410649D1 (de) | 1998-07-09 |
| US5382918A (en) | 1995-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3320883B2 (ja) | スイッチングレギュレータ集積回路の内部周波数補償のための容量乗算回路 | |
| US5212456A (en) | Wide-dynamic-range amplifier with a charge-pump load and energizing circuit | |
| US5514947A (en) | Phase lead compensation circuit for an integrated switching regulator | |
| US4327319A (en) | Active power supply ripple filter | |
| JPH0834393B2 (ja) | トランスコンダクタンス増幅器 | |
| US4951003A (en) | Differential transconductance circuit | |
| EP0263601A2 (en) | Compensation and biasing of wideband amplifiers | |
| US3946303A (en) | Monolithic integrated voltage regulator | |
| JPS60169915A (ja) | 直流電圧調整器 | |
| US4678947A (en) | Simulated transistor/diode | |
| JPS6039220A (ja) | 電流安定化回路 | |
| US5721484A (en) | Power supply filter with active element assist | |
| JPH09512405A (ja) | 負性抵抗補償マイクロウエーブバッファ | |
| US3965441A (en) | Parallel resonant circuit with feedback means for increasing Q | |
| JPH11346125A (ja) | Ｓｒｐｐ回路 | |
| US5903190A (en) | Amplifier feedforward arrangement and method for enhanced frequency response | |
| US4280103A (en) | Multistage transistor amplifier | |
| EP0093140B1 (en) | Amplifier suitable for low supply voltage operation | |
| JP2598266B2 (ja) | バイアス回路 | |
| US3597697A (en) | Integratable gyrator | |
| EP0765028A2 (en) | Amplifier arrangements | |
| JPS58208621A (ja) | 電圧電流変換回路 | |
| JPH03206507A (ja) | 電圧調整回路 | |
| JPH0716138B2 (ja) | 増幅回路装置 | |
| JPS61284109A (ja) | インピ−ダンス変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130621 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |