JPH08274548A - 高周波広帯域アンプ - Google Patents
高周波広帯域アンプInfo
- Publication number
- JPH08274548A JPH08274548A JP7683495A JP7683495A JPH08274548A JP H08274548 A JPH08274548 A JP H08274548A JP 7683495 A JP7683495 A JP 7683495A JP 7683495 A JP7683495 A JP 7683495A JP H08274548 A JPH08274548 A JP H08274548A
- Authority
- JP
- Japan
- Prior art keywords
- pin diode
- feedback
- wide band
- high frequency
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000003990 capacitor Substances 0.000 claims description 32
- 230000007423 decrease Effects 0.000 abstract description 19
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000005669 field effect Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
- H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/42—Modifications of amplifiers to extend the bandwidth
- H03F1/48—Modifications of amplifiers to extend the bandwidth of aperiodic amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
- H03F3/1935—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices with junction-FET devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/04—Modifications of control circuit to reduce distortion caused by control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/126—A diode being coupled in a feedback path of an amplifier stage, e.g. active or passive diode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/144—Indexing scheme relating to amplifiers the feedback circuit of the amplifier stage comprising a passive resistor and passive capacitor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【目的】 高周波広帯域アンプのゲインを外部から供給
する電圧により簡易かつ精度よく可変できるとともに、
温度係数をゼロにすること。 【構成】 高周波信号が入力されるトランジスタＱ１
と、このトランジスタの出力電圧を入力に帰還する帰還
抵抗部１１に設けられ、カソードがチョークコイルを介
して接地されているＰＩＮダイオードＤ１と、このＰＩ
Ｎダイオードのアノードにチョークコイルを介して接続
されたゲイン制御用電源Ｖc とを具備する。
する電圧により簡易かつ精度よく可変できるとともに、
温度係数をゼロにすること。 【構成】 高周波信号が入力されるトランジスタＱ１
と、このトランジスタの出力電圧を入力に帰還する帰還
抵抗部１１に設けられ、カソードがチョークコイルを介
して接地されているＰＩＮダイオードＤ１と、このＰＩ
Ｎダイオードのアノードにチョークコイルを介して接続
されたゲイン制御用電源Ｖc とを具備する。
Description
【０００１】
【産業上の利用分野】本発明はＵＨＦ，マイクロ波等の
高周波信号を増幅する高周波広帯域アンプに関する。
高周波信号を増幅する高周波広帯域アンプに関する。
【０００２】
【従来の技術】ＰＩＮダイオードを用いたフィードバッ
クアンプは特開平４−１００３０３号公報で知られてい
る。
クアンプは特開平４−１００３０３号公報で知られてい
る。
【０００３】この公報のフィードバックアンプは、アン
プの振幅飽和に起因する振幅や位相の非線形性を改善す
るようにしている。
プの振幅飽和に起因する振幅や位相の非線形性を改善す
るようにしている。
【０００４】つまり、このフィードバックアンプは、Ｐ
ＩＮダイオードに逆バイアスをかけて、逆バイアス電圧
ｖによる容量値の変化を生じさせ、帰還が負であれば、
逆バイアス電圧ｖの増加に比例して容量値が減少するこ
とにより、アンプの出力振幅及び通過位相の直線性を改
善するように、帰還量を制御するようにしたものであ
る。
ＩＮダイオードに逆バイアスをかけて、逆バイアス電圧
ｖによる容量値の変化を生じさせ、帰還が負であれば、
逆バイアス電圧ｖの増加に比例して容量値が減少するこ
とにより、アンプの出力振幅及び通過位相の直線性を改
善するように、帰還量を制御するようにしたものであ
る。
【０００５】
【発明が解決しようとする課題】しかし、この公報のフ
ィードバックアンプは、ある周波数以上又は周波数範囲
の周波数でゲインを制御するものであり、広帯域にわた
ったゲイン特性が改善させたものではなかった。
ィードバックアンプは、ある周波数以上又は周波数範囲
の周波数でゲインを制御するものであり、広帯域にわた
ったゲイン特性が改善させたものではなかった。
【０００６】本発明は上記の点に鑑みてなされたもの
で、その目的は高周波広帯域アンプのゲインを外部から
供給する電圧により簡易かつ精度よく可変できるととも
に、温度係数をゼロにすることができる高周波広帯域ア
ンプを提供することにある。
で、その目的は高周波広帯域アンプのゲインを外部から
供給する電圧により簡易かつ精度よく可変できるととも
に、温度係数をゼロにすることができる高周波広帯域ア
ンプを提供することにある。
【０００７】
【課題を解決するための手段】請求項１の発明の高周波
広帯域アンプは、高周波広帯域アンプの帰還抵抗部にＰ
ＩＮダイオードを配設しこれらのＰＩＮダイオードは順
方向にバイアスされていることを特徴とする。
広帯域アンプは、高周波広帯域アンプの帰還抵抗部にＰ
ＩＮダイオードを配設しこれらのＰＩＮダイオードは順
方向にバイアスされていることを特徴とする。
【０００８】請求項２の発明の高周波広帯域アンプは、
高周波信号が入力されるトランジスタと、このトランジ
スタの出力電圧を入力に帰還する帰還抵抗部に設けら
れ、カソードがチョークコイル又は抵抗を介して接地さ
れているＰＩＮダイオードと、このＰＩＮダイオードの
アノードにチョークコイルを介して接続されたゲイン制
御用電源とを具備したことを特徴とする。
高周波信号が入力されるトランジスタと、このトランジ
スタの出力電圧を入力に帰還する帰還抵抗部に設けら
れ、カソードがチョークコイル又は抵抗を介して接地さ
れているＰＩＮダイオードと、このＰＩＮダイオードの
アノードにチョークコイルを介して接続されたゲイン制
御用電源とを具備したことを特徴とする。
【０００９】請求項３の発明の高周波広帯域アンプは、
高周波信号が入力されるトランジスタと、このトランジ
スタの出力電圧を入力に帰還する帰還抵抗部から接地さ
れたＰＩＮダイオードと、このＰＩＮダイオードのアノ
ードに供給されるゲイン制御用電源とを具備したことを
特徴とする。
高周波信号が入力されるトランジスタと、このトランジ
スタの出力電圧を入力に帰還する帰還抵抗部から接地さ
れたＰＩＮダイオードと、このＰＩＮダイオードのアノ
ードに供給されるゲイン制御用電源とを具備したことを
特徴とする。
【００１０】請求項４の発明の高周波広帯域アンプは、
高周波信号が入力されるトランジスタと、このトランジ
タの出力電圧を入力に帰還する帰還抵抗部に設けられ、
互いのアノードが接続され、カソードがそれぞれチョー
クコイル又は抵抗を介して接地されている２つのＰＩＮ
ダイオードと、ＰＩＮダイオードの各アノードを接続す
る接続点にチョークコイル又は抵抗を介して接続された
制御用電源とを具備したことを特徴とする。
高周波信号が入力されるトランジスタと、このトランジ
タの出力電圧を入力に帰還する帰還抵抗部に設けられ、
互いのアノードが接続され、カソードがそれぞれチョー
クコイル又は抵抗を介して接地されている２つのＰＩＮ
ダイオードと、ＰＩＮダイオードの各アノードを接続す
る接続点にチョークコイル又は抵抗を介して接続された
制御用電源とを具備したことを特徴とする。
【００１１】請求項５の発明の高周波広帯域アンプは、
高周波信号が入力されるトランジスタと、このトランジ
スタの出力電圧を入力に帰還する帰還抵抗部に設けら
れ、帰還抵抗部の中間位置から接地された第１のＰＩＮ
ダイオードと、上記中間位置にカソードが接続され、そ
のアノードには制御用電源が接続された第２のＰＩＮダ
イオードと、この第２のＰＩＮダイオードのアノードを
接地するコンデンサとを具備したことを特徴とする。
高周波信号が入力されるトランジスタと、このトランジ
スタの出力電圧を入力に帰還する帰還抵抗部に設けら
れ、帰還抵抗部の中間位置から接地された第１のＰＩＮ
ダイオードと、上記中間位置にカソードが接続され、そ
のアノードには制御用電源が接続された第２のＰＩＮダ
イオードと、この第２のＰＩＮダイオードのアノードを
接地するコンデンサとを具備したことを特徴とする。
【００１２】請求項６の発明の高帯域アンプは、請求項
１乃至５の高周波広帯域アンプを母体上に設けたことを
特徴とする。
１乃至５の高周波広帯域アンプを母体上に設けたことを
特徴とする。
【００１３】
【作用】請求項１の発明においては、高周波広帯域アン
プの帰還抵抗部にＰＩＮダイオードを配置され、このＰ
ＩＮダイオードに順方向に供給するバイアス電圧を可変
することにより、ＰＩＮダイオードを電圧可変抵抗素子
として作用させている。
プの帰還抵抗部にＰＩＮダイオードを配置され、このＰ
ＩＮダイオードに順方向に供給するバイアス電圧を可変
することにより、ＰＩＮダイオードを電圧可変抵抗素子
として作用させている。
【００１４】請求項２の発明においては、高周波信号が
入力されるトランジスタの出力電圧を入力に帰還する帰
還抵抗部にＰＩＮダイオードを設け、このＰＩＮダイオ
ードを順方向にバイアスさせて、ＰＩＮダイオードを電
圧可変抵抗素子として作用させている。このＰＩＮダイ
オードの特性は、広帯域（例えば、数１０ＭHz〜数１０
ＧHz）に亘って、良好な特性を特性を有している。そし
て、ＰＩＮダイオードに供給するゲイン制御用の電圧又
は電流を大きくすると、ＰＩＮダイオードの抵抗が下が
るため、帰還量が増し、アンプの利得が下がる。
入力されるトランジスタの出力電圧を入力に帰還する帰
還抵抗部にＰＩＮダイオードを設け、このＰＩＮダイオ
ードを順方向にバイアスさせて、ＰＩＮダイオードを電
圧可変抵抗素子として作用させている。このＰＩＮダイ
オードの特性は、広帯域（例えば、数１０ＭHz〜数１０
ＧHz）に亘って、良好な特性を特性を有している。そし
て、ＰＩＮダイオードに供給するゲイン制御用の電圧又
は電流を大きくすると、ＰＩＮダイオードの抵抗が下が
るため、帰還量が増し、アンプの利得が下がる。
【００１５】請求項３の発明においては、高周波信号が
入力されるトランジスタの出力電圧を入力に帰還する帰
還抵抗部からＰＩＮダイオードを接地するようにしてい
る。そして、ＰＩＮダイオードに供給するゲイン制御用
の電圧又は電流を大きくすると、ＰＩＮダイオードの抵
抗が下がるため、ＰＩＮダイオードを介して接地方向に
流れる帰還信号が多くなるため、帰還量が減少し、アン
プの利得が下がる。
入力されるトランジスタの出力電圧を入力に帰還する帰
還抵抗部からＰＩＮダイオードを接地するようにしてい
る。そして、ＰＩＮダイオードに供給するゲイン制御用
の電圧又は電流を大きくすると、ＰＩＮダイオードの抵
抗が下がるため、ＰＩＮダイオードを介して接地方向に
流れる帰還信号が多くなるため、帰還量が減少し、アン
プの利得が下がる。
【００１６】請求項４の発明においては、帰還抵抗部を
介してトランジスタの出力電圧が入力に帰還する場合
に、一方のＰＩＮダイオードには帰還信号がカソードか
らアノード方向に流れ、他方のＰＩＮダイオードには帰
還信号がアノードからカソードに流れる。このため、特
に帰還信号が大きい場合に、２つＰＩＮダイオードによ
る非対称歪みを打ち消すことができる。
介してトランジスタの出力電圧が入力に帰還する場合
に、一方のＰＩＮダイオードには帰還信号がカソードか
らアノード方向に流れ、他方のＰＩＮダイオードには帰
還信号がアノードからカソードに流れる。このため、特
に帰還信号が大きい場合に、２つＰＩＮダイオードによ
る非対称歪みを打ち消すことができる。
【００１７】請求項５の発明においては、帰還信号は帰
還抵抗部の中間位置から第１のＰＩＮダイオードのアノ
ードーカソードを介して接地に流れると共に、帰還抵抗
部の中間位置から第２のＰＩＮダイオードのカソードー
アノード、コンデンサを介して接地に流れる。従って、
第１及び第２のＰＩＮダイオードを流れる帰還信号の向
きを互いに逆向きとすることができ、帰還信号が大きい
場合の非対称歪みをなくすことができる。
還抵抗部の中間位置から第１のＰＩＮダイオードのアノ
ードーカソードを介して接地に流れると共に、帰還抵抗
部の中間位置から第２のＰＩＮダイオードのカソードー
アノード、コンデンサを介して接地に流れる。従って、
第１及び第２のＰＩＮダイオードを流れる帰還信号の向
きを互いに逆向きとすることができ、帰還信号が大きい
場合の非対称歪みをなくすことができる。
【００１８】請求項６の発明においては、請求項１乃至
請求項５の発明と同じ作用をするアンプを母体上に設け
ている。
請求項５の発明と同じ作用をするアンプを母体上に設け
ている。
【００１９】
【実施例】以下図面を参照して本発明の第１実施例に係
わる高周波広帯域アンプについて説明する。図１におい
て、RFINは高周波信号が入力される入力端子である。こ
の入力端子RFINは結合コンデンサＣin、入力抵抗ｒ１を
介して接地される。この結合コンデンサＣinと入力抵抗
ｒ１との接続点ａは電界効果トランジスタ（以下、ＦＥ
Ｔと称する）Ｑ１のベースに接続される。このＦＥＴＱ
１のソースは抵抗ｒ２あるいはコンデンサＣ１を介して
接地される。
わる高周波広帯域アンプについて説明する。図１におい
て、RFINは高周波信号が入力される入力端子である。こ
の入力端子RFINは結合コンデンサＣin、入力抵抗ｒ１を
介して接地される。この結合コンデンサＣinと入力抵抗
ｒ１との接続点ａは電界効果トランジスタ（以下、ＦＥ
Ｔと称する）Ｑ１のベースに接続される。このＦＥＴＱ
１のソースは抵抗ｒ２あるいはコンデンサＣ１を介して
接地される。
【００２０】このＦＥＴＱ１のソースは出力コンデンサ
Ｃout を介して出力端子RFOUT に接続される。さらに、
ＦＥＴＱ１のソースはバイアス用チョークコイルＬ1 を
介してソース電源ＶDDに接続される。
Ｃout を介して出力端子RFOUT に接続される。さらに、
ＦＥＴＱ１のソースはバイアス用チョークコイルＬ1 を
介してソース電源ＶDDに接続される。
【００２１】ＦＥＴＱ１のソースとバイアス用チョーク
コイルＬ1 との接続点をｂとすると、この接続点ｂと接
続点ａに亘って帰還抵抗部１１が設けられている。つま
り、この帰還抵抗部１１には接続点ｂ側から直流カット
用コンデンサＣ2 、ＰＩＮダイオードＤ１、可変抵抗ｒ
3 、直流カット用コンデンサＣ3 が直列接続されてい
る。
コイルＬ1 との接続点をｂとすると、この接続点ｂと接
続点ａに亘って帰還抵抗部１１が設けられている。つま
り、この帰還抵抗部１１には接続点ｂ側から直流カット
用コンデンサＣ2 、ＰＩＮダイオードＤ１、可変抵抗ｒ
3 、直流カット用コンデンサＣ3 が直列接続されてい
る。
【００２２】そして、ＰＩＮダイオードＤ１と直流カッ
ト用コンデンサＣ2 との接続点はバイアス用チョークコ
イルＬ2 を介してゲイン制御用電源Ｖc が接続される。
ト用コンデンサＣ2 との接続点はバイアス用チョークコ
イルＬ2 を介してゲイン制御用電源Ｖc が接続される。
【００２３】さらに、ＰＩＮダイオードＤ１と可変抵抗
ｒ3 との接続点はチョークコイルＬ3 を介して接地され
ている。
ｒ3 との接続点はチョークコイルＬ3 を介して接地され
ている。
【００２４】ところで、ＰＩＮダイオードＤ１はゲイン
制御用電源Ｖc 、バイアス用チョークコイルＬ2 、Ｌ3
を介して順方向にバイアスされている。
制御用電源Ｖc 、バイアス用チョークコイルＬ2 、Ｌ3
を介して順方向にバイアスされている。
【００２５】ＰＩＮダイオードＤ１は、図２に示すよう
に、ｐ層とｎ層とその層の中間に絶縁（inslator）層が
形成されているもので、ＰＩＮダイオードＤ１の両端に
印加する直流電圧を可変した場合の電流ー抵抗Ｒｓ特定
はlog 図で直線となる。
に、ｐ層とｎ層とその層の中間に絶縁（inslator）層が
形成されているもので、ＰＩＮダイオードＤ１の両端に
印加する直流電圧を可変した場合の電流ー抵抗Ｒｓ特定
はlog 図で直線となる。
【００２６】次に、上記のように構成された本発明の第
１実施例の動作について説明する。まず、入力端子RFIN
から高周波信号が入力されると、その信号はＦＥＴＱ１
により、増幅される。そして、ＦＥＴＱ１のドレイン側
の接続点ｂと接続点ａとの電位差に応じて帰還抵抗部１
１を介して帰還電流が流れる。交流的に見ると、帰還抵
抗部１１はＰＩＮダイオードＤ１と可変抵抗ｒ３が直列
に接続された構成を有する。
１実施例の動作について説明する。まず、入力端子RFIN
から高周波信号が入力されると、その信号はＦＥＴＱ１
により、増幅される。そして、ＦＥＴＱ１のドレイン側
の接続点ｂと接続点ａとの電位差に応じて帰還抵抗部１
１を介して帰還電流が流れる。交流的に見ると、帰還抵
抗部１１はＰＩＮダイオードＤ１と可変抵抗ｒ３が直列
に接続された構成を有する。
【００２７】また、ＰＩＮダイオードＤ１の抵抗Ｒｓは
図２を参照して説明したように、流れる電流にｉに応じ
てその抵抗Ｒs が変化する。つまり、ＰＩＮダイオード
Ｄ１のアノード・カソード間には、ゲイン制御用電源Ｖ
c が接続されているので、この電源Ｖc の大きさに応じ
て、電流ｉが可変し、その電流ｉに応じて抵抗Ｒs が変
化する。
図２を参照して説明したように、流れる電流にｉに応じ
てその抵抗Ｒs が変化する。つまり、ＰＩＮダイオード
Ｄ１のアノード・カソード間には、ゲイン制御用電源Ｖ
c が接続されているので、この電源Ｖc の大きさに応じ
て、電流ｉが可変し、その電流ｉに応じて抵抗Ｒs が変
化する。
【００２８】例えば、図１のアンプの周波数ーゲイン特
性が図３の実線で示すものである場合に、ゲート制御用
電源Ｖc を増加すると、図２に示すようにＰＩＮダイオ
ードＤ１の抵抗Ｒs は下がるので、帰還抵抗部１１を介
しての帰還量は上がる。このため、ゲインＧは破線に示
すように下がる。
性が図３の実線で示すものである場合に、ゲート制御用
電源Ｖc を増加すると、図２に示すようにＰＩＮダイオ
ードＤ１の抵抗Ｒs は下がるので、帰還抵抗部１１を介
しての帰還量は上がる。このため、ゲインＧは破線に示
すように下がる。
【００２９】一方、ゲート制御用電源Ｖc を減少させる
と、図２に示すようにＰＩＮダイオードＤ１の抵抗Ｒs
は上がるので、帰還抵抗部１１を介しての帰還量は下が
る。このため、ゲインＧは２点破線で示すように上が
る。
と、図２に示すようにＰＩＮダイオードＤ１の抵抗Ｒs
は上がるので、帰還抵抗部１１を介しての帰還量は下が
る。このため、ゲインＧは２点破線で示すように上が
る。
【００３０】以上のようにして、ゲート制御用電源Ｖc
の大きさを制御することにより、図１のアンプのゲイン
を制御することができる。さらに、ＰＩＮダイオードＤ
１を用いて帰還量を制御しているので、広帯域でゲイン
特性が良い高周波広帯域アンプを提供することができ
る。
の大きさを制御することにより、図１のアンプのゲイン
を制御することができる。さらに、ＰＩＮダイオードＤ
１を用いて帰還量を制御しているので、広帯域でゲイン
特性が良い高周波広帯域アンプを提供することができ
る。
【００３１】さらに、ＦＥＴＱ１は温度が上昇すると、
ドレイン電流が小さくなるので、ゲインＧは下がろうと
する。また、ＰＩＮダイオードは電流が小さい状態で
は、注入効率が大きいので、温度係数ｋt は正である。
しかし、電流が大きい状態では、格子散乱により抵抗が
増えるので、温度係数ｋt は負になる。つまり、電流が
増加していくうちに、ＰＩＮダイオードＤ１の温度係数
ｋt は正から負に変化する。このため、ＰＩＮダイオー
ドＤ１に電流をゲート制御用電源Ｖc で制御することに
より、温度上昇とともに減少するドレイン電流を打ち消
すように、負の温度係数ｋt を設定することにより、図
１のアンプの温度係数ｋt をゼロに近付けることができ
る。
ドレイン電流が小さくなるので、ゲインＧは下がろうと
する。また、ＰＩＮダイオードは電流が小さい状態で
は、注入効率が大きいので、温度係数ｋt は正である。
しかし、電流が大きい状態では、格子散乱により抵抗が
増えるので、温度係数ｋt は負になる。つまり、電流が
増加していくうちに、ＰＩＮダイオードＤ１の温度係数
ｋt は正から負に変化する。このため、ＰＩＮダイオー
ドＤ１に電流をゲート制御用電源Ｖc で制御することに
より、温度上昇とともに減少するドレイン電流を打ち消
すように、負の温度係数ｋt を設定することにより、図
１のアンプの温度係数ｋt をゼロに近付けることができ
る。
【００３２】従来の技術では、アンプのゲインＧの温度
補償をＶDDを供給する回路に温度補償回路を設けていた
が、本願発明によれば、そのような回路は不必要となる
ので、簡単な回路構成でアンプのゲインＧの温度係数ｋ
t をゼロにすることができる。
補償をＶDDを供給する回路に温度補償回路を設けていた
が、本願発明によれば、そのような回路は不必要となる
ので、簡単な回路構成でアンプのゲインＧの温度係数ｋ
t をゼロにすることができる。
【００３３】次に、図４を参照して本発明の第２実施例
に係わる高周波広帯域アンプについて説明する。図４に
おいて、RFINは高周波信号が入力される入力端子であ
る。この入力端子RFINは結合コンデンサＣin、入力抵抗
ｒ１を介して接地される。この結合コンデンサＣinと入
力抵抗ｒ１との接続点ａは電界効果トランジスタ（以
下、ＦＥＴと称する）Ｑ１のベースに接続される。この
ＦＥＴＱ１のソースは抵抗ｒ２あるいはコンデンサＣ１
を介して接地される。
に係わる高周波広帯域アンプについて説明する。図４に
おいて、RFINは高周波信号が入力される入力端子であ
る。この入力端子RFINは結合コンデンサＣin、入力抵抗
ｒ１を介して接地される。この結合コンデンサＣinと入
力抵抗ｒ１との接続点ａは電界効果トランジスタ（以
下、ＦＥＴと称する）Ｑ１のベースに接続される。この
ＦＥＴＱ１のソースは抵抗ｒ２あるいはコンデンサＣ１
を介して接地される。
【００３４】このＦＥＴＱ１のソースは出力コンデンサ
Ｃout を介して出力端子RFOUT に接続される。さらに、
ＦＥＴＱ１のソースはバイアス用チョークコイルＬ1 を
介してソース電源ＶDDに接続される。
Ｃout を介して出力端子RFOUT に接続される。さらに、
ＦＥＴＱ１のソースはバイアス用チョークコイルＬ1 を
介してソース電源ＶDDに接続される。
【００３５】ＦＥＴＱ１のソースとバイアス用チョーク
コイルＬ1 との接続点をｂとすると、この接続点ｂと接
続点ａに亘って帰還抵抗部１１が設けられている。つま
り、この帰還抵抗部１１には接続点ｂ側から直流カット
用コンデンサＣ2 、可変抵抗ｒ4 、ｒ5 、直流カット用
コンデンサＣ3 が直列接続されている。
コイルＬ1 との接続点をｂとすると、この接続点ｂと接
続点ａに亘って帰還抵抗部１１が設けられている。つま
り、この帰還抵抗部１１には接続点ｂ側から直流カット
用コンデンサＣ2 、可変抵抗ｒ4 、ｒ5 、直流カット用
コンデンサＣ3 が直列接続されている。
【００３６】また、可変抵抗ｒ4 と直流カット用コンデ
ンサＣ2 との接続点はバイアス用チョークコイルＬ2 を
介してゲイン制御用電源Ｖc が接続される。
ンサＣ2 との接続点はバイアス用チョークコイルＬ2 を
介してゲイン制御用電源Ｖc が接続される。
【００３７】さらに、可変抵抗ｒ4 と可変抵抗ｒ5 と接
続点はＰＩＮダイオードＤ２を介して接地される。
続点はＰＩＮダイオードＤ２を介して接地される。
【００３８】次に、上記のように構成された本発明の第
２実施例の動作について説明する。まず、入力端子RFIN
から高周波信号が入力されると、その信号はＦＥＴＱ１
により、増幅される。そして、ＦＥＴＱ１のドレイン側
の接続点ｂと接続点ａとの電位差に応じて帰還抵抗部１
１を介して帰還電流が流れる。交流的に見ると、帰還抵
抗部１１は可変抵抗ｒ5 とｒ4 が直列に接続された回路
と、可変抵抗ｒ5 とｒ4 との接続点からＰＩＮダイオー
ドＤ２を介して接地される回路が存在する。
２実施例の動作について説明する。まず、入力端子RFIN
から高周波信号が入力されると、その信号はＦＥＴＱ１
により、増幅される。そして、ＦＥＴＱ１のドレイン側
の接続点ｂと接続点ａとの電位差に応じて帰還抵抗部１
１を介して帰還電流が流れる。交流的に見ると、帰還抵
抗部１１は可変抵抗ｒ5 とｒ4 が直列に接続された回路
と、可変抵抗ｒ5 とｒ4 との接続点からＰＩＮダイオー
ドＤ２を介して接地される回路が存在する。
【００３９】従って、ゲート制御用電源Ｖｃを増加する
と、図２に示すようにＰＩＮダイオードＤ２の抵抗Ｒs
は下がるので、ＰＩＮダイオードＤ２を介して帰還電流
が多く流れるようになるため、帰還量が下がる。このた
め、図１のアンプとは逆にゲインは上がる。
と、図２に示すようにＰＩＮダイオードＤ２の抵抗Ｒs
は下がるので、ＰＩＮダイオードＤ２を介して帰還電流
が多く流れるようになるため、帰還量が下がる。このた
め、図１のアンプとは逆にゲインは上がる。
【００４０】一方、ゲート制御用電源Ｖc を減少させる
と、図２に示すようにＰＩＮダイオードＤ１の抵抗Ｒｓ
は上がるので、帰還抵抗部１１を介しての帰還量は上が
る。このため、図１のアンプとは逆にゲインは下がる。
と、図２に示すようにＰＩＮダイオードＤ１の抵抗Ｒｓ
は上がるので、帰還抵抗部１１を介しての帰還量は上が
る。このため、図１のアンプとは逆にゲインは下がる。
【００４１】以上のようにして、ゲート制御用電源Ｖc
の大きさを制御することにより、図４のアンプのゲイン
を制御することができる。さらに、ＰＩＮダイオードＤ
２を用いて帰還量を制御しているので、広帯域でゲイン
特性が良い高周波広帯域アンプを提供することができ
る。
の大きさを制御することにより、図４のアンプのゲイン
を制御することができる。さらに、ＰＩＮダイオードＤ
２を用いて帰還量を制御しているので、広帯域でゲイン
特性が良い高周波広帯域アンプを提供することができ
る。
【００４２】さらに、ＦＥＴＱ１は温度が上昇すると、
ドレイン電流が小さくなるので、ゲインＧは下がろうと
する。また、ＰＩＮダイオードは電流が小さい状態で
は、注入効率が大きいので、温度係数ｋt は正である。
しかし、電流が大きい状態では、格子散乱により抵抗が
増えるので、温度係数ｋt は負になる。つまり、電流が
増加していくうちに、ＰＩＮダイオードＤ１の温度係数
ｋt は正から負に変化する。このため、ＰＩＮダイオー
ドＤ２に電流をゲート制御用電源Ｖc で制御することに
より、温度上昇とともに減少するドレイン電流を打ち消
すように、負の温度係数ｋt を設定することにより、図
４のアンプの温度係数ｋt をゼロに近付けることができ
る。
ドレイン電流が小さくなるので、ゲインＧは下がろうと
する。また、ＰＩＮダイオードは電流が小さい状態で
は、注入効率が大きいので、温度係数ｋt は正である。
しかし、電流が大きい状態では、格子散乱により抵抗が
増えるので、温度係数ｋt は負になる。つまり、電流が
増加していくうちに、ＰＩＮダイオードＤ１の温度係数
ｋt は正から負に変化する。このため、ＰＩＮダイオー
ドＤ２に電流をゲート制御用電源Ｖc で制御することに
より、温度上昇とともに減少するドレイン電流を打ち消
すように、負の温度係数ｋt を設定することにより、図
４のアンプの温度係数ｋt をゼロに近付けることができ
る。
【００４３】従来の技術では、アンプのゲインＧの温度
補償をＶDDを供給する回路に温度補償回路を設けていた
が、本願発明によれば、そのような回路は不必要となる
ので、簡単な回路構成でアンプのゲインＧの温度係数ｋ
t をゼロにすることができる。
補償をＶDDを供給する回路に温度補償回路を設けていた
が、本願発明によれば、そのような回路は不必要となる
ので、簡単な回路構成でアンプのゲインＧの温度係数ｋ
t をゼロにすることができる。
【００４４】次に、図５及び図６を参照して発明の第３
実施例に係わる高周波広帯域アンプについて説明する。
図５において、RFINは高周波信号が入力される入力端子
である。この入力端子RFINは結合コンデンサＣin、入力
抵抗ｒ１を介して接地される。この結合コンデンサＣin
と入力抵抗ｒ１との接続点ａは電界効果トランジスタ
（以下、ＦＥＴと称する）Ｑ１のベースに接続される。
このＦＥＴＱ１のソースは抵抗ｒ２あるいはコンデンサ
Ｃ１を介して接地される。
実施例に係わる高周波広帯域アンプについて説明する。
図５において、RFINは高周波信号が入力される入力端子
である。この入力端子RFINは結合コンデンサＣin、入力
抵抗ｒ１を介して接地される。この結合コンデンサＣin
と入力抵抗ｒ１との接続点ａは電界効果トランジスタ
（以下、ＦＥＴと称する）Ｑ１のベースに接続される。
このＦＥＴＱ１のソースは抵抗ｒ２あるいはコンデンサ
Ｃ１を介して接地される。
【００４５】このＦＥＴＱ１のソースは出力コンデンサ
Ｃout を介して出力端子RFOUT に接続される。さらに、
ＦＥＴＱ１のソースはバイアス用チョークコイルＬ1 を
介してソース電源ＶDDに接続される。
Ｃout を介して出力端子RFOUT に接続される。さらに、
ＦＥＴＱ１のソースはバイアス用チョークコイルＬ1 を
介してソース電源ＶDDに接続される。
【００４６】ＦＥＴＱ１のソースとバイアス用チョーク
コイルＬ1 との接続点をｂとすると、この接続点ｂと接
続点ａに亘って帰還抵抗部１１が設けられている。つま
り、この帰還抵抗部１１には接続点ｂ側から直流カット
用コンデンサＣ2 、ＰＩＮダイオードＤ3 のカソード、
アノード、ＰＩＮダイオードのアノード、カソード、可
変抵抗ｒ6 、直流カットコンデンサＣ3 が接続されてい
る。つまり、ＰＩＮダイオードＤ３とＤ４は互いに逆向
きに接続されている。
コイルＬ1 との接続点をｂとすると、この接続点ｂと接
続点ａに亘って帰還抵抗部１１が設けられている。つま
り、この帰還抵抗部１１には接続点ｂ側から直流カット
用コンデンサＣ2 、ＰＩＮダイオードＤ3 のカソード、
アノード、ＰＩＮダイオードのアノード、カソード、可
変抵抗ｒ6 、直流カットコンデンサＣ3 が接続されてい
る。つまり、ＰＩＮダイオードＤ３とＤ４は互いに逆向
きに接続されている。
【００４７】また、ＰＩＮダイオードＤ３のカソードと
直流カット用コンデンサＣ2 の接続点はチョッークコイ
ルＬ4 を介して接地されると共に、ＰＩＮダイオードＤ
４のカソードと可変抵抗ｒ6 との接続点はチョークコイ
ルＬ5 を介して接地される。
直流カット用コンデンサＣ2 の接続点はチョッークコイ
ルＬ4 を介して接地されると共に、ＰＩＮダイオードＤ
４のカソードと可変抵抗ｒ6 との接続点はチョークコイ
ルＬ5 を介して接地される。
【００４８】さらに、ＰＩＮダイオードＤ３とＤ４のそ
れぞれのアノードを接続する接続点にはバイアス用チョ
ークコイルＬ2 を介してゲイン制御用電源Ｖc が接続さ
れる。
れぞれのアノードを接続する接続点にはバイアス用チョ
ークコイルＬ2 を介してゲイン制御用電源Ｖc が接続さ
れる。
【００４９】次に、上記のように構成された本発明の第
３実施例の動作について説明する。まず、入力端子RFIN
から高周波信号が入力されると、その信号はＦＥＴＱ１
により、増幅される。そして、ＦＥＴＱ１のドレイン側
の接続点ｂと接続点ａとの電位差に応じて帰還抵抗部１
１を介して帰還電流が流れる。交流的に見ると、帰還抵
抗部１１はＰＩＮダイオードＤ３のカソードーアノー
ド、ＰＩＮダイオードＤ４のアノードーカソード、可変
抵抗ｒ6 が直列接続された回路である。
３実施例の動作について説明する。まず、入力端子RFIN
から高周波信号が入力されると、その信号はＦＥＴＱ１
により、増幅される。そして、ＦＥＴＱ１のドレイン側
の接続点ｂと接続点ａとの電位差に応じて帰還抵抗部１
１を介して帰還電流が流れる。交流的に見ると、帰還抵
抗部１１はＰＩＮダイオードＤ３のカソードーアノー
ド、ＰＩＮダイオードＤ４のアノードーカソード、可変
抵抗ｒ6 が直列接続された回路である。
【００５０】例えば、図１のアンプの周波数ーゲイン特
性が図３の実線で示すものである場合に、ゲート制御用
電源Ｖc を増加すると、図２に示すようにＰＩＮダイオ
ードＤ３，Ｄ４の抵抗Ｒs は下がるので、帰還抵抗部１
１を介しての帰還量は上がる。このため、ゲインＧは破
線に示すように下がる。
性が図３の実線で示すものである場合に、ゲート制御用
電源Ｖc を増加すると、図２に示すようにＰＩＮダイオ
ードＤ３，Ｄ４の抵抗Ｒs は下がるので、帰還抵抗部１
１を介しての帰還量は上がる。このため、ゲインＧは破
線に示すように下がる。
【００５１】一方、ゲート制御用電源Ｖc を減少させる
と、図２に示すようにＰＩＮダイオードＤ３，Ｄ４の抵
抗Ｒs は上がるので、帰還抵抗部１１を介しての帰還量
は下がる。このため、ゲインＧは２点破線で示すように
上がる。
と、図２に示すようにＰＩＮダイオードＤ３，Ｄ４の抵
抗Ｒs は上がるので、帰還抵抗部１１を介しての帰還量
は下がる。このため、ゲインＧは２点破線で示すように
上がる。
【００５２】以上のようにして、ゲート制御用電源Ｖc
の大きさを制御することにより、図５のアンプのゲイン
を制御することができる。さらに、ＰＩＮダイオードＤ
３，Ｄ４を用いて帰還量を制御しているので、広帯域で
ゲイン特性が良い高周波広帯域アンプを提供することが
できる。
の大きさを制御することにより、図５のアンプのゲイン
を制御することができる。さらに、ＰＩＮダイオードＤ
３，Ｄ４を用いて帰還量を制御しているので、広帯域で
ゲイン特性が良い高周波広帯域アンプを提供することが
できる。
【００５３】さらに、ＦＥＴＱ１は温度が上昇すると、
ドレイン電流が小さくなるので、ゲインＧは下がろうと
する。また、ＰＩＮダイオードは電流が小さい状態で
は、注入効率が大きいので、温度係数ｋt は正である。
しかし、電流が大きい状態では、格子散乱により抵抗が
増えるので、温度係数ｋt は負になる。つまり、電流が
増加していくうちに、ＰＩＮダイオードＤ３，Ｄ４の温
度係数ｋt は正から負に変化する。このため、ＰＩＮダ
イオードＤ３，Ｄ４に電流をゲート制御用電源Ｖc で制
御することにより、温度上昇とともに減少するドレイン
電流を打ち消すように、負の温度係数ｋt を設定するこ
とにより、図５のアンプの温度係数ｋt をゼロに近付け
ることができる。
ドレイン電流が小さくなるので、ゲインＧは下がろうと
する。また、ＰＩＮダイオードは電流が小さい状態で
は、注入効率が大きいので、温度係数ｋt は正である。
しかし、電流が大きい状態では、格子散乱により抵抗が
増えるので、温度係数ｋt は負になる。つまり、電流が
増加していくうちに、ＰＩＮダイオードＤ３，Ｄ４の温
度係数ｋt は正から負に変化する。このため、ＰＩＮダ
イオードＤ３，Ｄ４に電流をゲート制御用電源Ｖc で制
御することにより、温度上昇とともに減少するドレイン
電流を打ち消すように、負の温度係数ｋt を設定するこ
とにより、図５のアンプの温度係数ｋt をゼロに近付け
ることができる。
【００５４】従来の技術では、アンプのゲインＧの温度
補償をＶDDを供給する回路に温度補償回路を設けていた
が、本願発明によれば、そのような回路は不必要となる
ので、簡単な回路構成でアンプのゲインＧの温度係数ｋ
t をゼロにすることができる。
補償をＶDDを供給する回路に温度補償回路を設けていた
が、本願発明によれば、そのような回路は不必要となる
ので、簡単な回路構成でアンプのゲインＧの温度係数ｋ
t をゼロにすることができる。
【００５５】また、ＰＩＮダイオードＤ３，Ｄ４に流れ
る電流は大電流になると、図６（Ａ）、図６（Ｂ）にな
るように歪んでくる。図６（Ａ）はＰＩＮダイオードＤ
３，Ｄ４のうちの一方のダイオードに流れる電流を示
し、図６（Ｂ）は他方のダイオードに流れる電流を示し
ている。
る電流は大電流になると、図６（Ａ）、図６（Ｂ）にな
るように歪んでくる。図６（Ａ）はＰＩＮダイオードＤ
３，Ｄ４のうちの一方のダイオードに流れる電流を示
し、図６（Ｂ）は他方のダイオードに流れる電流を示し
ている。
【００５６】つまり、帰還抵抗部１１にＰＩＮダイオー
ドＤ３，Ｄ４を互いに極性が逆になるように設けている
ので、図６（Ａ）と図６（Ｂ）の波形を積み重ねること
により、波形の歪みを低くすることができる。従って、
アンプの歪みを低くすることができる。
ドＤ３，Ｄ４を互いに極性が逆になるように設けている
ので、図６（Ａ）と図６（Ｂ）の波形を積み重ねること
により、波形の歪みを低くすることができる。従って、
アンプの歪みを低くすることができる。
【００５７】次に、本発明の第４実施例について図７を
参照して説明する。図７において、RFINは高周波信号が
入力される入力端子である。この入力端子RFINは結合コ
ンデンサＣin、入力抵抗ｒ１を介して接地される。この
結合コンデンサＣinと入力抵抗ｒ１との接続点ａは電界
効果トランジスタ（以下、ＦＥＴと称する）Ｑ１のベー
スに接続される。このＦＥＴＱ１のソースは抵抗ｒ２あ
るいはコンデンサＣ１を介して接地される。
参照して説明する。図７において、RFINは高周波信号が
入力される入力端子である。この入力端子RFINは結合コ
ンデンサＣin、入力抵抗ｒ１を介して接地される。この
結合コンデンサＣinと入力抵抗ｒ１との接続点ａは電界
効果トランジスタ（以下、ＦＥＴと称する）Ｑ１のベー
スに接続される。このＦＥＴＱ１のソースは抵抗ｒ２あ
るいはコンデンサＣ１を介して接地される。
【００５８】このＦＥＴＱ１のソースは出力コンデンサ
Ｃout を介して出力端子RFOUT に接続される。さらに、
ＦＥＴＱ１のソースはバイアス用チョークコイルＬ1 を
介してソース電源ＶDDに接続される。
Ｃout を介して出力端子RFOUT に接続される。さらに、
ＦＥＴＱ１のソースはバイアス用チョークコイルＬ1 を
介してソース電源ＶDDに接続される。
【００５９】ＦＥＴＱ１のソースとバイアス用チョーク
コイルＬ1 との接続点をｂとすると、この接続点ｂと接
続点ａに亘って帰還抵抗部１１が設けられている。つま
り、この帰還抵抗部１１には接続点ｂ側から直流カット
用コンデンサＣ2 、可変抵抗ｒ7 、ｒ8 、直流カット用
コンデンサＣ3 が接続されている。
コイルＬ1 との接続点をｂとすると、この接続点ｂと接
続点ａに亘って帰還抵抗部１１が設けられている。つま
り、この帰還抵抗部１１には接続点ｂ側から直流カット
用コンデンサＣ2 、可変抵抗ｒ7 、ｒ8 、直流カット用
コンデンサＣ3 が接続されている。
【００６０】また、可変抵抗ｒ7 とｒ8 との接続点に
は、バイアス用チョークコイルＬ2 Ｌ2 、ＰＩＮダイオ
ードＤ５のアノードーカソードを介してゲイン制御用電
源Ｖcが接続されている。このバイアス用チョークコイ
ルＬ2 とＰＩＮダイオードＤ5との接続点はコンデンサ
Ｃ4 を介して接地される。
は、バイアス用チョークコイルＬ2 Ｌ2 、ＰＩＮダイオ
ードＤ５のアノードーカソードを介してゲイン制御用電
源Ｖcが接続されている。このバイアス用チョークコイ
ルＬ2 とＰＩＮダイオードＤ5との接続点はコンデンサ
Ｃ4 を介して接地される。
【００６１】さらに可変抵抗ｒ7 とｒ8 との接続点はＰ
ＩＮダイオードＤ6 のアノードーカソードを介して接地
される。
ＩＮダイオードＤ6 のアノードーカソードを介して接地
される。
【００６２】次に、上記のように構成された本発明の第
４実施例に動作について説明する。まず、入力端子RFIN
から高周波信号が入力されると、その信号はＦＥＴＱ１
により、増幅される。そして、ＦＥＴＱ１のドレイン側
の接続点ｂと接続点ａとの電位差に応じて帰還抵抗部１
１を介して帰還電流が流れる。交流的に見ると、帰還抵
抗部１１には、可変抵抗ｒ7 とｒ8 が直列に接続された
回路と、この抵抗ｒ7とｒ8 との接続点からＰＩＮダイ
オードＤ６を介して接地される回路と、抵抗ｒ6 とｒ7
との接続点からＰＩＮダイオードＤ5 のカソードーアノ
ードをかいしてコンプレッサＣ4 を介して接地される回
路が存在する。
４実施例に動作について説明する。まず、入力端子RFIN
から高周波信号が入力されると、その信号はＦＥＴＱ１
により、増幅される。そして、ＦＥＴＱ１のドレイン側
の接続点ｂと接続点ａとの電位差に応じて帰還抵抗部１
１を介して帰還電流が流れる。交流的に見ると、帰還抵
抗部１１には、可変抵抗ｒ7 とｒ8 が直列に接続された
回路と、この抵抗ｒ7とｒ8 との接続点からＰＩＮダイ
オードＤ６を介して接地される回路と、抵抗ｒ6 とｒ7
との接続点からＰＩＮダイオードＤ5 のカソードーアノ
ードをかいしてコンプレッサＣ4 を介して接地される回
路が存在する。
【００６３】ゲート制御用電源Ｖc が増加した場合のア
ンプのゲインの動向は前述した第２実施例と同様であ
る。つまり、ゲート制御用電源Ｖｃを増加すると、図２
に示すようにＰＩＮダイオードＤ５，Ｄ６の抵抗Ｒs は
下がるので、ＰＩＮダイオードＤ５，Ｄ６を介して帰還
電流が多く流れるようになるため、帰還量が下がる。こ
のため、図１のアンプとは逆にゲインは上がる。
ンプのゲインの動向は前述した第２実施例と同様であ
る。つまり、ゲート制御用電源Ｖｃを増加すると、図２
に示すようにＰＩＮダイオードＤ５，Ｄ６の抵抗Ｒs は
下がるので、ＰＩＮダイオードＤ５，Ｄ６を介して帰還
電流が多く流れるようになるため、帰還量が下がる。こ
のため、図１のアンプとは逆にゲインは上がる。
【００６４】一方、ゲート制御用電源Ｖc を減少させる
と、図２に示すようにＰＩＮダイオードＤ５，Ｄ６の抵
抗Ｒｓは上がるので、帰還抵抗部１１を介しての帰還量
は上がる。このため、図１のアンプとは逆にゲインは下
がる。
と、図２に示すようにＰＩＮダイオードＤ５，Ｄ６の抵
抗Ｒｓは上がるので、帰還抵抗部１１を介しての帰還量
は上がる。このため、図１のアンプとは逆にゲインは下
がる。
【００６５】以上のようにして、ゲート制御用電源Ｖc
の大きさを制御することにより、図７のアンプのゲイン
を制御することができる。さらに、ＰＩＮダイオードＤ
５，Ｄ６を用いて帰還量を制御しているので、広帯域で
ゲイン特性が良い高周波広帯域アンプを提供することが
できる。
の大きさを制御することにより、図７のアンプのゲイン
を制御することができる。さらに、ＰＩＮダイオードＤ
５，Ｄ６を用いて帰還量を制御しているので、広帯域で
ゲイン特性が良い高周波広帯域アンプを提供することが
できる。
【００６６】さらに、ＦＥＴＱ１は温度が上昇すると、
ドレイン電流が小さくなるので、ゲインＧは下がろうと
する。また、ＰＩＮダイオードは電流が小さい状態で
は、注入効率が大きいので、温度係数ｋt は正である。
しかし、電流が大きい状態では、格子散乱により抵抗が
増えるので、温度係数ｋt は負になる。つまり、電流が
増加していくうちに、ＰＩＮダイオードＤ５，Ｄ６の温
度係数ｋt は正から負に変化する。このため、ＰＩＮダ
イオードＤ５，Ｄ６の電流をゲート制御用電源Ｖc で制
御することにより、温度上昇とともに減少するドレイン
電流を打ち消すように、負の温度係数ｋt を設定するこ
とにより、図７のアンプの温度係数ｋt をゼロに近付け
ることができる。
ドレイン電流が小さくなるので、ゲインＧは下がろうと
する。また、ＰＩＮダイオードは電流が小さい状態で
は、注入効率が大きいので、温度係数ｋt は正である。
しかし、電流が大きい状態では、格子散乱により抵抗が
増えるので、温度係数ｋt は負になる。つまり、電流が
増加していくうちに、ＰＩＮダイオードＤ５，Ｄ６の温
度係数ｋt は正から負に変化する。このため、ＰＩＮダ
イオードＤ５，Ｄ６の電流をゲート制御用電源Ｖc で制
御することにより、温度上昇とともに減少するドレイン
電流を打ち消すように、負の温度係数ｋt を設定するこ
とにより、図７のアンプの温度係数ｋt をゼロに近付け
ることができる。
【００６７】従来の技術では、アンプのゲインＧの温度
補償をＶDDを供給する回路に温度補償回路を設けていた
が、本願発明によれば、そのような回路は不必要となる
ので、簡単な回路構成でアンプのゲインＧの温度係数ｋ
t をゼロにすることができる。
補償をＶDDを供給する回路に温度補償回路を設けていた
が、本願発明によれば、そのような回路は不必要となる
ので、簡単な回路構成でアンプのゲインＧの温度係数ｋ
t をゼロにすることができる。
【００６８】また、ＰＩＮダイオードＤ５，Ｄ６に流れ
る電流は大電流になると、図６（Ａ）、図６（Ｂ）にな
るように歪んでくる。図６（Ａ）はＰＩＮダイオードＤ
５，Ｄ６のうちの一方のダイオードに流れる電流を示
し、図６（Ｂ）は他方のダイオードに流れる電流を示し
ている。
る電流は大電流になると、図６（Ａ）、図６（Ｂ）にな
るように歪んでくる。図６（Ａ）はＰＩＮダイオードＤ
５，Ｄ６のうちの一方のダイオードに流れる電流を示
し、図６（Ｂ）は他方のダイオードに流れる電流を示し
ている。
【００６９】つまり、帰還抵抗部１１にＰＩＮダイオー
ドＤ５，Ｄ６を互いに極性が逆になるように設けている
ので、図６（Ａ）と図６（Ｂ）の波形を積み重ねること
により、波形の歪みを低くすることができる。従って、
アンプの歪みを低くすることができる。
ドＤ５，Ｄ６を互いに極性が逆になるように設けている
ので、図６（Ａ）と図６（Ｂ）の波形を積み重ねること
により、波形の歪みを低くすることができる。従って、
アンプの歪みを低くすることができる。
【００７０】なお、前述した図１，図４，図５，図７の
アンプは母体（図示しない）上に配設されている。
アンプは母体（図示しない）上に配設されている。
【００７１】なお、上記各実施例のＦＥＴＱ１として、
ＪＦＥＴ，ＭＥＳＦＥＴ，ＭＯＳＦＥＴが挙げられる
が、バイポーラトランジスタであって良い。
ＪＦＥＴ，ＭＥＳＦＥＴ，ＭＯＳＦＥＴが挙げられる
が、バイポーラトランジスタであって良い。
【００７２】
【発明の効果】請求項１乃至３の各発明によれば、広帯
域でゲイン特性が良く、しかも外部から印加する電圧に
よりゲインを簡単に可変でき、しかも温度係数をゼロに
近付けることができる。
域でゲイン特性が良く、しかも外部から印加する電圧に
よりゲインを簡単に可変でき、しかも温度係数をゼロに
近付けることができる。
【００７３】請求項４乃至６の各発明によれば、広帯域
でゲイン特性が良く、しかも外部から印加する電圧によ
りゲインを簡単に可変でき、しかも温度係数をゼロに近
付けることができ、歪みを低くすることができる。
でゲイン特性が良く、しかも外部から印加する電圧によ
りゲインを簡単に可変でき、しかも温度係数をゼロに近
付けることができ、歪みを低くすることができる。
【図１】本発明の第１実施例に係わる高周波広帯域アン
プの回路図。
プの回路図。
【図２】ＰＩＮダイオードの電流ｉ−抵抗Ｒs 特性図。
【図３】アンプの周波数ｆ−ゲインＧ特性図。
【図４】本発明の第２実施例に係わる高周波広帯域アン
プの回路図。
プの回路図。
【図５】本発明の第３実施例に係わる高周波広帯域アン
プの回路図。
プの回路図。
【図６】ＰＩＮダイオードに流れる電流波形図。
【図７】本発明の第４実施例に係わる高周波広帯域アン
プの回路図。
プの回路図。
１１…帰還抵抗部 Ｃ1 ，Ｃ2 ，Ｃ3 ，Ｃin…コンデンサ Ｌ1 ，Ｌ2 ，Ｌ3 …チョークコイル Ｑ2 …電界効果トランジスタ（ＦＥＴ） ｒ2 …抵抗
Claims (6)
- 【請求項１】 高周波広帯域アンプの帰還抵抗部にＰＩ
Ｎダイオードを配設しこれらのＰＩＮダイオードは順方
向にバイアスされていることを特徴とする高周波広帯域
アンプ。 - 【請求項２】 高周波信号が入力されるトランジスタ
と、 このトランジスタの出力電圧を入力に帰還する帰還抵抗
部に設けられ、カソードがチョークコイル又は抵抗を介
して接地されているＰＩＮダイオードと、 このＰＩＮダイオードのアノードにチョークコイルを介
して接続されたゲイン制御用電源とを具備したことを特
徴とする高周波広帯域アンプ。 - 【請求項３】 高周波信号が入力されるトランジスタ
と、 このトランジスタの出力電圧を入力に帰還する帰還抵抗
部から接地されたＰＩＮダイオードと、 このＰＩＮダイオードのアノードに供給されるゲイン制
御用電源とを具備したことを特徴とする高周波広帯域ア
ンプ。 - 【請求項４】 高周波信号が入力されるトランジスタ
と、 このトランジタの出力電圧を入力に帰還する帰還抵抗部
に設けられ、互いのアノードが接続され、カソードがそ
れぞれチョークコイル又は抵抗を介して接地されている
２つのＰＩＮダイオードと、 ＰＩＮダイオードの各アノードを接続する接続点にチョ
ークコイル又は抵抗を介して接続された制御用電源とを
具備したことを特徴とする高周波広帯域アンプ。 - 【請求項５】 高周波信号が入力されるトランジスタ
と、 このトランジスタの出力電圧を入力に帰還する帰還抵抗
部に設けられ、帰還抵抗部の中間位置から接地された第
１のＰＩＮダイオードと、 上記中間位置にカソードが接続され、そのアノードには
制御用電源が接続された第２のＰＩＮダイオードと、 この第２のＰＩＮダイオードのアノードを接地するコン
デンサとを具備したことを特徴とする高周波広帯域アン
プ。 - 【請求項６】 母体上に請求項１乃至５の高周波広帯域
アンプを設けたことを特徴とする高周波広帯域アンプ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7683495A JPH08274548A (ja) | 1995-03-31 | 1995-03-31 | 高周波広帯域アンプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7683495A JPH08274548A (ja) | 1995-03-31 | 1995-03-31 | 高周波広帯域アンプ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08274548A true JPH08274548A (ja) | 1996-10-18 |
Family
ID=13616715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7683495A Abandoned JPH08274548A (ja) | 1995-03-31 | 1995-03-31 | 高周波広帯域アンプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08274548A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7248119B2 (en) | 2004-06-03 | 2007-07-24 | Alps Electric Co., Ltd. | Broadband amplifier with improved noise figure and distortion characteristics |
| WO2007135622A1 (en) * | 2006-05-24 | 2007-11-29 | Nxp B.V. | Gain-controlled low noise amplifier means |
| JP2017527229A (ja) * | 2014-09-15 | 2017-09-14 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | プログラム可能な安定化ネットワーク |
-
1995
- 1995-03-31 JP JP7683495A patent/JPH08274548A/ja not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7248119B2 (en) | 2004-06-03 | 2007-07-24 | Alps Electric Co., Ltd. | Broadband amplifier with improved noise figure and distortion characteristics |
| WO2007135622A1 (en) * | 2006-05-24 | 2007-11-29 | Nxp B.V. | Gain-controlled low noise amplifier means |
| JP2017527229A (ja) * | 2014-09-15 | 2017-09-14 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | プログラム可能な安定化ネットワーク |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6922107B1 (en) | Dual (constant voltage/constant current) bias supply for linear power amplifiers | |
| US6404287B2 (en) | Bias network for high efficiency RF linear power amplifier | |
| KR100323775B1 (ko) | 모놀리식마이크로웨이브반도체집적회로및화합물반도체로이루어지는전계효과형트랜지스터의바이어스안정화회로 | |
| JP4287190B2 (ja) | 高周波増幅回路 | |
| US7218175B1 (en) | Dynamic feedback linearization | |
| US6417735B1 (en) | Amplifier with bias compensation using a current mirror circuit | |
| JPH06224647A (ja) | 増幅回路 | |
| JPH0452643B2 (ja) | ||
| US6111466A (en) | Amplifier with feedback to provide bias adjustment | |
| US6262631B1 (en) | Silicon power bipolar junction transistor with an integrated linearizer | |
| US7248119B2 (en) | Broadband amplifier with improved noise figure and distortion characteristics | |
| US6529065B2 (en) | Circuit configuration for controlling the operating point of a power amplifier | |
| CN209949058U (zh) | 一种用于功率放大器的偏置电路及功率放大器 | |
| JPH0213487B2 (ja) | ||
| US3996524A (en) | Linear amplifier utilizing adaptive biasing | |
| JPH08274548A (ja) | 高周波広帯域アンプ | |
| US20050140439A1 (en) | Predistortion linearizer for power amplifier | |
| US10386880B2 (en) | Circuit arrangement for compensating current variations in current mirror circuit | |
| US6535067B1 (en) | Power saturation control of class C bipolar amplifiers | |
| JP2606165B2 (ja) | インピーダンス整合回路 | |
| US8248166B2 (en) | Triplet transconductor | |
| JPH08340219A (ja) | 無線周波数で作動するａクラス増幅器 | |
| JP3819265B2 (ja) | 増幅器用のバイアス回路および高周波電界効果トランジスタ増幅器 | |
| JPH0846444A (ja) | 帰還増幅回路 | |
| US11349437B2 (en) | Power amplifier circuit and bias control circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20040119 |