JPH0253311A - 十分に差動的非線形増幅器 - Google Patents
十分に差動的非線形増幅器Info
- Publication number
- JPH0253311A JPH0253311A JP1168248A JP16824889A JPH0253311A JP H0253311 A JPH0253311 A JP H0253311A JP 1168248 A JP1168248 A JP 1168248A JP 16824889 A JP16824889 A JP 16824889A JP H0253311 A JPH0253311 A JP H0253311A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- channel
- output
- node
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 13
- 230000008569 process Effects 0.000 claims abstract description 13
- 230000004044 response Effects 0.000 claims description 7
- 230000000630 rising effect Effects 0.000 claims 1
- 230000001105 regulatory effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/002—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general without controlling loop
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/25—Arrangements for performing computing operations, e.g. operational amplifiers for discontinuous functions, e.g. backlash, dead zone, limiting absolute value or peak value
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
この発明は、一般に非線形増幅器に関するもので、特に
、それは大型の差動的入力信号に応答し、その差動的出
力信号を、プロセスおよび温度の変動に無関係に、一定
の電圧レベルにクリップまたはクランプするための、十
分に差動的非線形増幅器に関するものである。
、それは大型の差動的入力信号に応答し、その差動的出
力信号を、プロセスおよび温度の変動に無関係に、一定
の電圧レベルにクリップまたはクランプするための、十
分に差動的非線形増幅器に関するものである。
先行技術において、その出力が小型の信号レベルに対し
ては線形であり、大型の信号レベルに対しては既知の電
圧レベルにクリップされる、またはクランプされるタイ
プの既知の非線形増幅器がある。しかし、そのような先
行技術の増幅器の直面する困難は、クリップやクランプ
の起こる既知の電圧レベルは一定でなく、プロセスおよ
び温度状態により実質上変わるということであった。
ては線形であり、大型の信号レベルに対しては既知の電
圧レベルにクリップされる、またはクランプされるタイ
プの既知の非線形増幅器がある。しかし、そのような先
行技術の増幅器の直面する困難は、クリップやクランプ
の起こる既知の電圧レベルは一定でなく、プロセスおよ
び温度状態により実質上変わるということであった。
したがって、すべてのプロセスおよび温度状態に関し実
質上一定であるクリッピング／クランピング電圧レベル
を有する十分に差動的非線形増幅器を提供することは望
ましいであろう。
質上一定であるクリッピング／クランピング電圧レベル
を有する十分に差動的非線形増幅器を提供することは望
ましいであろう。
この発明の十分に差動的非線形増幅器は、演算増幅器の
フィードバックループに接続された４つのクランピング
トランジスタを含む。そのクランピングトランジスタは
、出力信号を一定の電圧レベルにクランプするように、
大型の入力信号に対してダイオードとして機能する。
フィードバックループに接続された４つのクランピング
トランジスタを含む。そのクランピングトランジスタは
、出力信号を一定の電圧レベルにクランプするように、
大型の入力信号に対してダイオードとして機能する。
発明の概要
・したがって、製造し組立てるのに比較的簡単で経済的
ではあるが、先行技術の増幅器の不便を克服する改善さ
れた十分に差動的非線形増幅器を提供することが、この
発明の一般的な目的である。
ではあるが、先行技術の増幅器の不便を克服する改善さ
れた十分に差動的非線形増幅器を提供することが、この
発明の一般的な目的である。
プロセスや温度の変動に無関係に、その差動的出力電圧
を一定のレベルにクランプする十分に差動的非線形増幅
器を提供することが、この発明の目的である。
を一定のレベルにクランプする十分に差動的非線形増幅
器を提供することが、この発明の目的である。
大型の差動的入力信号に対して、その差動的出力信号を
一定の電圧にクランプするための、演算増幅器のフィー
ドバックループに形成されるクランピングトランジスタ
を含む十分に差動的非線形増幅器を提供することが、こ
の発明のもう１つの目的である。
一定の電圧にクランプするための、演算増幅器のフィー
ドバックループに形成されるクランピングトランジスタ
を含む十分に差動的非線形増幅器を提供することが、こ
の発明のもう１つの目的である。
プロセスや温度の変動に無関係に、その出力電圧を一定
の電圧レベルにクランプするシングルエンデイラド非線
形増幅器を提供することが、この発明のさらにもう１つ
の目的である。
の電圧レベルにクランプするシングルエンデイラド非線
形増幅器を提供することが、この発明のさらにもう１つ
の目的である。
大型の入力信号に対して、その出力電圧を一定のレベル
にクランプするために、フィードバックループに接続さ
れた１対のクランピングトランジスタを含むシングルエ
ンデイラド非線形増幅器を提供することが、この発明の
さらにまだもう１つの目的である。
にクランプするために、フィードバックループに接続さ
れた１対のクランピングトランジスタを含むシングルエ
ンデイラド非線形増幅器を提供することが、この発明の
さらにまだもう１つの目的である。
この発明の好ましい実施例において、プロセスや温度の
変動に無関係にその差動的出力信号を一定の電圧レベル
にクランプする十分に差動的非線形増幅器は、演算増幅
器、第１の入力抵抗器、第２の入力抵抗器、第１のフィ
ードバック抵抗器、第２のフィードバック抵抗器、第１
のクランピング回路網、および第２のクランピング回路
網を含む。演算増幅器は、そこを横切る差動的出力信号
を発生するための、第１と第２の入力ノード、および第
１と第２の出力ノードを有する。第１の入力抵抗器は、
第１の入力端子と第１の入力ノードの間に接続される。
変動に無関係にその差動的出力信号を一定の電圧レベル
にクランプする十分に差動的非線形増幅器は、演算増幅
器、第１の入力抵抗器、第２の入力抵抗器、第１のフィ
ードバック抵抗器、第２のフィードバック抵抗器、第１
のクランピング回路網、および第２のクランピング回路
網を含む。演算増幅器は、そこを横切る差動的出力信号
を発生するための、第１と第２の入力ノード、および第
１と第２の出力ノードを有する。第１の入力抵抗器は、
第１の入力端子と第１の入力ノードの間に接続される。
第２の入力抵抗器は、第２の入力端子と第２の入力ノー
ドの間に接続される。
ドの間に接続される。
第１のフィードバック抵抗器は、第１の入力ノードと第
１の出力ノードの間に接続される。第２のフィードバッ
ク抵抗器は、第２の入力ノードと第２の出力ノードの間
に接続される。第１および第２の入力端子は、そこを横
切る差動的入力信号を受取るために接続される。
１の出力ノードの間に接続される。第２のフィードバッ
ク抵抗器は、第２の入力ノードと第２の出力ノードの間
に接続される。第１および第２の入力端子は、そこを横
切る差動的入力信号を受取るために接続される。
第１のクランピング回路網は、第１のＰ−チャネルクラ
ンピングトランジスタおよび第１のＮ−チャネルクラン
ピングトランジスタより形成される。第１のＰ−チャネ
ルクランピングトランジスタの伝導経路電極は第１の入
力ノードおよび第１の出力ノードの間に接続され、その
ゲートはＰバイアス信号を受取るために接続される。第
１のＮ−チャネルクランピングトランジスタの伝導経路
電極は第１の入力ノードおよび第１の出力ノードの間に
接続され、そのゲートはＮ−バイアス信号を受取るため
に接続される。第２のクランピング回路網は、第２のＰ
−チャネルクランピングトランジスタおよび第２のＮ−
チャネルクランピングトランジスタより形成される。第
２のＰ−チャネルクランピングトランジスタの伝導経路
電極は、第２の入力ノードおよび第２の出力ノードの間
に接続され、そのゲートはＰ−バイアス信号を受取るた
めに接続される。第２のＮ−チャネルクランピングトラ
ンジスタの伝導経路電極は第２の入力ノードおよび第２
の出力ノードの間に接続され、そのゲートはＮ−バイア
ス信号を受取るために接続される。
ンピングトランジスタおよび第１のＮ−チャネルクラン
ピングトランジスタより形成される。第１のＰ−チャネ
ルクランピングトランジスタの伝導経路電極は第１の入
力ノードおよび第１の出力ノードの間に接続され、その
ゲートはＰバイアス信号を受取るために接続される。第
１のＮ−チャネルクランピングトランジスタの伝導経路
電極は第１の入力ノードおよび第１の出力ノードの間に
接続され、そのゲートはＮ−バイアス信号を受取るため
に接続される。第２のクランピング回路網は、第２のＰ
−チャネルクランピングトランジスタおよび第２のＮ−
チャネルクランピングトランジスタより形成される。第
２のＰ−チャネルクランピングトランジスタの伝導経路
電極は、第２の入力ノードおよび第２の出力ノードの間
に接続され、そのゲートはＰ−バイアス信号を受取るた
めに接続される。第２のＮ−チャネルクランピングトラ
ンジスタの伝導経路電極は第２の入力ノードおよび第２
の出力ノードの間に接続され、そのゲートはＮ−バイア
ス信号を受取るために接続される。
この発明のこれらおよび他の目的および利点は、全体を
通して同じ参照番号が対応する部分を示す添付の図面と
関連して読まれると、次の詳細な説明からより十分に明
らかになるであろう。
通して同じ参照番号が対応する部分を示す添付の図面と
関連して読まれると、次の詳細な説明からより十分に明
らかになるであろう。
好ましい実施例の説明
ここで詳細に図面を参照すると、この発明の十分に差動
的非線形増幅器１０の略回路図が第１図に示されている
。非線形増幅器１０は、小型の差動的入力信号に対して
は２のゲインを有する差動的出力信号を与えるために線
形反転増幅器として機能し、大型の差動的入力信号に対
しては、プロセスおよび温度の変動に無関係に一定の電
圧レベルに差動的出力信号をクランプまたはクリップす
るために機能する。非線形増幅器１０は、１対の入力ノ
ードＡおよびＢ１および１対の出力ノードＣおよびＤを
有するダブルエンデイラド演算増幅器１２に含まれる。
的非線形増幅器１０の略回路図が第１図に示されている
。非線形増幅器１０は、小型の差動的入力信号に対して
は２のゲインを有する差動的出力信号を与えるために線
形反転増幅器として機能し、大型の差動的入力信号に対
しては、プロセスおよび温度の変動に無関係に一定の電
圧レベルに差動的出力信号をクランプまたはクリップす
るために機能する。非線形増幅器１０は、１対の入力ノ
ードＡおよびＢ１および１対の出力ノードＣおよびＤを
有するダブルエンデイラド演算増幅器１２に含まれる。
入力ノードＡは、第１の入力抵抗器Ｒ１を介して第１の
入力端子１４に結合され、入力ノードＢは、第２の入力
抵抗器Ｒ２を介して第２の入力端子１６に結合される。
入力端子１４に結合され、入力ノードＢは、第２の入力
抵抗器Ｒ２を介して第２の入力端子１６に結合される。
入力端子１４および１６は、差動的入力信号ＶＩＮを受
取るために接続される。
取るために接続される。
抵抗器Ｒ１およびＲ２の各々は、Ｒの抵抗値を有する。
出力ノードＣは、第１の出力端子１８に接続され、出力
ノードＤは、第２の出力端子２０に接続される。出力端
子１８および２０は、差動的出力信号ＶＯＵＴを発生す
る。従来のように、出力端子１８上のシングルエンデイ
ラド電圧は、入力端子１４上のシングルエンデイラド入
力から反転される。同様に、出力端子２０上のシングル
エンデイラド出力信号は、入力端子１６上のシングルエ
ンデイラド出力信号から反転される。したがって、演算
増幅器１２の一方の側だけが、シングルエンデイラド非
線形増幅器を形成するように使われ得る。
ノードＤは、第２の出力端子２０に接続される。出力端
子１８および２０は、差動的出力信号ＶＯＵＴを発生す
る。従来のように、出力端子１８上のシングルエンデイ
ラド電圧は、入力端子１４上のシングルエンデイラド入
力から反転される。同様に、出力端子２０上のシングル
エンデイラド出力信号は、入力端子１６上のシングルエ
ンデイラド出力信号から反転される。したがって、演算
増幅器１２の一方の側だけが、シングルエンデイラド非
線形増幅器を形成するように使われ得る。
非線形増幅器１０は、第１のフィードバック抵抗器Ｒ３
、第１のクランピング回路網ＣＮＩ、第２のフィードバ
ック抵抗器Ｒ４、および第２のクランピング回路網ＣＮ
２をさらに含む。第１のフィードバック抵抗器Ｒ３は、
第１の入力ノードＡおよび第１の出力ノードＣの間に接
続される。第１のクランピング回路網ＣＮＩは、ｉｌの
ｐ−チャネルクランピングトランジスタＰ１０および第
１のＮ−チャネルクランピングトランジスタＮ１０より
形成される。同様に、第２のフィードバック抵抗器Ｒ４
は、第２の入力ノードＢおよび第２の出力ノードＤの間
に接続される。第２のクランピング回路網ＣＮ２は、第
２のＰ−チャネルクランピングトランジスタＰ１２およ
び第２のＮ−チャネルクランピングトランジスタＮ１２
より形成される。トランジスタＲ３およびＲ４の各々は
、２Ｒの抵抗値を有する。便宜上、Ｎ−チャネルトラン
ジスタは特定の参照番号が続く文字Ｎにより識別され、
Ｐ−チャネルトランジスタは特定の参照番号が続く文字
Ｐにより識別される。
、第１のクランピング回路網ＣＮＩ、第２のフィードバ
ック抵抗器Ｒ４、および第２のクランピング回路網ＣＮ
２をさらに含む。第１のフィードバック抵抗器Ｒ３は、
第１の入力ノードＡおよび第１の出力ノードＣの間に接
続される。第１のクランピング回路網ＣＮＩは、ｉｌの
ｐ−チャネルクランピングトランジスタＰ１０および第
１のＮ−チャネルクランピングトランジスタＮ１０より
形成される。同様に、第２のフィードバック抵抗器Ｒ４
は、第２の入力ノードＢおよび第２の出力ノードＤの間
に接続される。第２のクランピング回路網ＣＮ２は、第
２のＰ−チャネルクランピングトランジスタＰ１２およ
び第２のＮ−チャネルクランピングトランジスタＮ１２
より形成される。トランジスタＲ３およびＲ４の各々は
、２Ｒの抵抗値を有する。便宜上、Ｎ−チャネルトラン
ジスタは特定の参照番号が続く文字Ｎにより識別され、
Ｐ−チャネルトランジスタは特定の参照番号が続く文字
Ｐにより識別される。
クランピングトランジスタＰ１０およびＮ１０のソース
およびドレイン電極により規定される伝導経路は、また
、第１のフィードバック抵抗器Ｒ３に並列に、第１の入
力ノードＡおよび第１の出力ノードＣの間に接続される
。クランピングトランジスタＰ１２およびＮ１２のソー
スおよびドレイン電極により規定される伝導経路は、ま
た、第２のフィードバック抵抗器Ｒ４に並列に、第２の
入力ノードＢおよび第２の出力ノードＤの間に接続され
る。第１のＰ−チャネルクランピングトランジスタＰ１
０および第２のＰ−チャネルクランピングトランジスタ
Ｐ１２のゲートは、Ｐ−チャネルバイアス信号Ｐ−Ｂ
ＩＡＳを受取るために接続される。第１のＮ−チャネル
クランピングトランジスタＮ １．０および第２のＮ−
チャネルクランピングトランジスタＮ １．２のゲート
は、Ｎ−チャネルバイアス信号Ｎ−Ｂ Ｉ ＡＳを受取
るために接続される。一般の実現化例では、クランピン
グトランジスタＰ１０およびＰＩ３のバルクは、基板お
よび典型的に＋５．０ボルトである電ＩｆＡ電圧または
電位ＶＣＣに接続され、クランピングトランジスタＮ１
０およびＮ〕、２のバルクは、接地電位ｖＳＳに接続さ
れる。
およびドレイン電極により規定される伝導経路は、また
、第１のフィードバック抵抗器Ｒ３に並列に、第１の入
力ノードＡおよび第１の出力ノードＣの間に接続される
。クランピングトランジスタＰ１２およびＮ１２のソー
スおよびドレイン電極により規定される伝導経路は、ま
た、第２のフィードバック抵抗器Ｒ４に並列に、第２の
入力ノードＢおよび第２の出力ノードＤの間に接続され
る。第１のＰ−チャネルクランピングトランジスタＰ１
０および第２のＰ−チャネルクランピングトランジスタ
Ｐ１２のゲートは、Ｐ−チャネルバイアス信号Ｐ−Ｂ
ＩＡＳを受取るために接続される。第１のＮ−チャネル
クランピングトランジスタＮ １．０および第２のＮ−
チャネルクランピングトランジスタＮ １．２のゲート
は、Ｎ−チャネルバイアス信号Ｎ−Ｂ Ｉ ＡＳを受取
るために接続される。一般の実現化例では、クランピン
グトランジスタＰ１０およびＰＩ３のバルクは、基板お
よび典型的に＋５．０ボルトである電ＩｆＡ電圧または
電位ＶＣＣに接続され、クランピングトランジスタＮ１
０およびＮ〕、２のバルクは、接地電位ｖＳＳに接続さ
れる。
第２図において非線形増幅器１０の第１のクランピング
回路網ＣＮＩおよび第２のクランピング回路網ＣＮ２に
より使用されるＰ−チャネルバイアス信号Ｐ−Ｂ ＩＡ
ＳおよびＮ−チャネルバイアス信号Ｎ−ＢＩＡＳを発生
するためのクランプバイアシング回路２２の略回路図が
示されている。
回路網ＣＮＩおよび第２のクランピング回路網ＣＮ２に
より使用されるＰ−チャネルバイアス信号Ｐ−Ｂ ＩＡ
ＳおよびＮ−チャネルバイアス信号Ｎ−ＢＩＡＳを発生
するためのクランプバイアシング回路２２の略回路図が
示されている。
バイアシング回路２２は、Ｐ−バイアス回路セクション
２４およびＮ−チャネルバイアス回路セクション２６に
より形成される。Ｐ−チャネルバイアス回路セクション
２４は、基準電流源ＩＢｉＡＳ、Ｎ−チャネルトランジ
スタＮ１−Ｎ４より形成されるＮ−チャネル電流ミラー
配置、およびｇｍ−接続されたＰ−チャネルＭＯＳトラ
ンジスタＰ１を含む。
２４およびＮ−チャネルバイアス回路セクション２６に
より形成される。Ｐ−チャネルバイアス回路セクション
２４は、基準電流源ＩＢｉＡＳ、Ｎ−チャネルトランジ
スタＮ１−Ｎ４より形成されるＮ−チャネル電流ミラー
配置、およびｇｍ−接続されたＰ−チャネルＭＯＳトラ
ンジスタＰ１を含む。
トランジスタＮ２のゲートおよびドレイン電極は、−緒
に接続され、トランジスタＮ１のソースに接続される。
に接続され、トランジスタＮ１のソースに接続される。
トランジスタＮ２のソースは接地電位ＶＳＳに接続され
る。トランジスタＮ１のゲートおよびドレイン電極は、
−緒に接続され、電流源ＩＢＩＡＳの一方の端部に接続
される。電流源の他方の端部は、電源電位ｖＣＣに接続
される。
る。トランジスタＮ１のゲートおよびドレイン電極は、
−緒に接続され、電流源ＩＢＩＡＳの一方の端部に接続
される。電流源の他方の端部は、電源電位ｖＣＣに接続
される。
トランジスタＮ３のドレインはトランジスタＮ４のソー
スに接続され、ゲートはトランジスタＮ２のゲートに接
続され、ソースは接地電（Ｈｖｓｓに接続される。トラ
ンジスタＮ４のドレインはトランジスタＰ１のドレイン
に接続され、そのゲートはトランジスタＮ１のゲートに
接続される。トランジスタＰ１のソースは基準電圧Ｐ−
ＲＥＦＥＲＥＮＣＥに接続される。トランジスタＰ１の
ゲートおよびドレイン電極は、−緒に接続され、Ｐ−チ
ャネルクランピングトランジスタＰ１０およびＰＩ３の
ゲートに向かうＰ−チャネルバイアス信号をノードＥに
発生する。このように、信号Ｐ−ＢＩＡＳは、基準電圧
Ｐ−ＲＥＦＥＲＥＮＣＥ未満の１つのしきい値降下ＶＴ
Ｈであるように設計される。
スに接続され、ゲートはトランジスタＮ２のゲートに接
続され、ソースは接地電（Ｈｖｓｓに接続される。トラ
ンジスタＮ４のドレインはトランジスタＰ１のドレイン
に接続され、そのゲートはトランジスタＮ１のゲートに
接続される。トランジスタＰ１のソースは基準電圧Ｐ−
ＲＥＦＥＲＥＮＣＥに接続される。トランジスタＰ１の
ゲートおよびドレイン電極は、−緒に接続され、Ｐ−チ
ャネルクランピングトランジスタＰ１０およびＰＩ３の
ゲートに向かうＰ−チャネルバイアス信号をノードＥに
発生する。このように、信号Ｐ−ＢＩＡＳは、基準電圧
Ｐ−ＲＥＦＥＲＥＮＣＥ未満の１つのしきい値降下ＶＴ
Ｈであるように設計される。
Ｎ−Ｂ ＩＡＳ回路セクション２６は、Ｎ−チャネルト
ランジスタＮ１、Ｎ２、Ｎ５およびＮ６より形成される
Ｎ−チャネル電流ミラー配置、Ｐ−チャネルトランジス
タＰ２−Ｐ５より形成されるＰ−チャネル電流ミラー配
置、およびｇｍ−接続されたＮ−チャネルＭＯＳトラン
ジスタＮ７を含む。トランジスタＮ５のドレインは、ト
ランジスタＮ６のソースに接続され、そのゲートはトラ
ンジスタＮ２のゲートに接続され、ソースは接地電位Ｖ
ＳＳに接続される。トランジスタＮ６のゲートはトラン
ジスタＮ１のゲートに接続され、そのドレインはトラン
ジスタＰ２のドレインに接続される。トランジスタＰ２
のソースはトランジスタＰ３のドレインに接続され、そ
のゲートおよびドレイン電極は一緒に接続される。トラ
ンジスタＰ３のソースは電源電位ＶＣＣに接続され、ゲ
ートおよびドレイン電極は一緒に接続される。トランジ
スタＰ４のソースはまた電源電位ＶＣＣに接続され、そ
のゲートはトランジスタＰ３のゲートに接続され、その
ドレインはトランジスタＰ５のソースに接続される。ト
ランジスタＰ５のゲートはトランジスタＰ２のゲートに
接続され、そのドレインはトランジスタＮ７のドレイン
に接続される。
ランジスタＮ１、Ｎ２、Ｎ５およびＮ６より形成される
Ｎ−チャネル電流ミラー配置、Ｐ−チャネルトランジス
タＰ２−Ｐ５より形成されるＰ−チャネル電流ミラー配
置、およびｇｍ−接続されたＮ−チャネルＭＯＳトラン
ジスタＮ７を含む。トランジスタＮ５のドレインは、ト
ランジスタＮ６のソースに接続され、そのゲートはトラ
ンジスタＮ２のゲートに接続され、ソースは接地電位Ｖ
ＳＳに接続される。トランジスタＮ６のゲートはトラン
ジスタＮ１のゲートに接続され、そのドレインはトラン
ジスタＰ２のドレインに接続される。トランジスタＰ２
のソースはトランジスタＰ３のドレインに接続され、そ
のゲートおよびドレイン電極は一緒に接続される。トラ
ンジスタＰ３のソースは電源電位ＶＣＣに接続され、ゲ
ートおよびドレイン電極は一緒に接続される。トランジ
スタＰ４のソースはまた電源電位ＶＣＣに接続され、そ
のゲートはトランジスタＰ３のゲートに接続され、その
ドレインはトランジスタＰ５のソースに接続される。ト
ランジスタＰ５のゲートはトランジスタＰ２のゲートに
接続され、そのドレインはトランジスタＮ７のドレイン
に接続される。
トランジスタＮ７のゲートとドレイン電極は一緒に接続
され、Ｎ−チャネルクランピングトランジスタＮ１０お
よびＮ１２に向かうＮ−チャネルバイアス信号をノード
Ｆで発生する。トランジスタＮ７のソースは基準電圧Ｎ
−ＲＥＦＥＲＥＮＣＥに接続される。このように、信号
Ｎ−ＢＩＡＳは、基準電圧Ｎ−ＲＥＦＥＲＥＮＣＥを越
える１つのしきい値電圧降下ＶＴ１４であるように設シ
１゛される。
され、Ｎ−チャネルクランピングトランジスタＮ１０お
よびＮ１２に向かうＮ−チャネルバイアス信号をノード
Ｆで発生する。トランジスタＮ７のソースは基準電圧Ｎ
−ＲＥＦＥＲＥＮＣＥに接続される。このように、信号
Ｎ−ＢＩＡＳは、基準電圧Ｎ−ＲＥＦＥＲＥＮＣＥを越
える１つのしきい値電圧降下ＶＴ１４であるように設シ
１゛される。
Ｎ−チャネルトランジスタＮ１ないしＮ６の各々のソー
スはそのバルクに接続されているということは注口され
る。さらに、ｇｍ−接続されたＮ−チャネルトランジス
タＮ７のバルクは接地電位■ＳＳに接続される。Ｐ−チ
ャネルトランジスタＰ２ないしＰ５の各々のバルクは、
電源電位ＶＣＣに接続される。ｇｍ−接続されたＰ−チ
ャネルトランジスタＰ１のバルクはまた電源電位ｖＣＣ
に接続される。図解された実施例において、基■電圧Ｐ
−ＲＥＦＥＲＥＮＣＥは定数３．４ボルトであるように
選択され、基準電圧Ｎ−ＲＥＦＥＲＥＮＣＥは、定数１
．４ボルトであるように選択される。トランジスタＰ１
のバルクは電源電位ＶＣＣに結合されるので、ノードＥ
に現われるＰ−チャネルバイアス信号は、基準電圧Ｐ−
ＲＥＦＥＲＥＮＣＥのおよそ１．０ボルト下、または２
゜４ボルトである。トランジスタＮ７の基板は、接地電
位■ＳＳに結合されるので、ノードＦに現われるＮ−チ
ャネルバイアス信号は、基準電圧Ｎ−ＲＥＦＥＲＥＮＣ
Ｅのおよそ１，０ボルト上、または２．４ボルトである
。
スはそのバルクに接続されているということは注口され
る。さらに、ｇｍ−接続されたＮ−チャネルトランジス
タＮ７のバルクは接地電位■ＳＳに接続される。Ｐ−チ
ャネルトランジスタＰ２ないしＰ５の各々のバルクは、
電源電位ＶＣＣに接続される。ｇｍ−接続されたＰ−チ
ャネルトランジスタＰ１のバルクはまた電源電位ｖＣＣ
に接続される。図解された実施例において、基■電圧Ｐ
−ＲＥＦＥＲＥＮＣＥは定数３．４ボルトであるように
選択され、基準電圧Ｎ−ＲＥＦＥＲＥＮＣＥは、定数１
．４ボルトであるように選択される。トランジスタＰ１
のバルクは電源電位ＶＣＣに結合されるので、ノードＥ
に現われるＰ−チャネルバイアス信号は、基準電圧Ｐ−
ＲＥＦＥＲＥＮＣＥのおよそ１．０ボルト下、または２
゜４ボルトである。トランジスタＮ７の基板は、接地電
位■ＳＳに結合されるので、ノードＦに現われるＮ−チ
ャネルバイアス信号は、基準電圧Ｎ−ＲＥＦＥＲＥＮＣ
Ｅのおよそ１，０ボルト上、または２．４ボルトである
。
第３図を参照すると、第１図の非線形増幅器１０の各シ
ングルエンデイラド側の直流特性が示されている。増幅
器１０の動作がここで第３図に関連して説明される。最
初に、零のポートを規定するノードＡＳＢの各入力ノー
ドが、２．４ボルトの定数電圧であると仮定する。さら
に、差動的出力電圧ＶＯＵＴが０ボルトのとき、出力ノ
ードＣおよびＤの各々は２．４ボルトのアナログ基準電
圧になる。このように、クランピングトランジスタＰ１
０．Ｐ１２、Ｎ１０およびＮ１２のすべてを横切るソー
スおよびドレインの電圧は、同じ電位になる。信号Ｎ−
ＢＩＡＳはおよそ２．４ボルトになるので、Ｎ−チャネ
ルクランピングトランジスタＮ１０およびＮ１２に向か
うゲートからソースの電圧はしきい値電圧未満になり、
それによりそれらを非伝導性にする。同様に、信号Ｐ−
ＢＪＡＳもまたおよそ２．４ボルトになるので、Ｐ−チ
ャネルクランピングトランジスタＰＬＯおよびＰＩ３に
向かうゲートからソースの電圧は、しきい値電圧を越え
、それによりそれらを同様に非伝導性にする。
ングルエンデイラド側の直流特性が示されている。増幅
器１０の動作がここで第３図に関連して説明される。最
初に、零のポートを規定するノードＡＳＢの各入力ノー
ドが、２．４ボルトの定数電圧であると仮定する。さら
に、差動的出力電圧ＶＯＵＴが０ボルトのとき、出力ノ
ードＣおよびＤの各々は２．４ボルトのアナログ基準電
圧になる。このように、クランピングトランジスタＰ１
０．Ｐ１２、Ｎ１０およびＮ１２のすべてを横切るソー
スおよびドレインの電圧は、同じ電位になる。信号Ｎ−
ＢＩＡＳはおよそ２．４ボルトになるので、Ｎ−チャネ
ルクランピングトランジスタＮ１０およびＮ１２に向か
うゲートからソースの電圧はしきい値電圧未満になり、
それによりそれらを非伝導性にする。同様に、信号Ｐ−
ＢＪＡＳもまたおよそ２．４ボルトになるので、Ｐ−チ
ャネルクランピングトランジスタＰＬＯおよびＰＩ３に
向かうゲートからソースの電圧は、しきい値電圧を越え
、それによりそれらを同様に非伝導性にする。
第３図の曲線３０に図解されるように、正のランピング
入力電圧ＶＩＮを入力端子１４に与えることにより、出
力端子１８上の出力電圧Ｖｏ、□は曲線３２に従う。出
力信号ＶＯＵＴは、２．４ボルト未満に下がるので、増
幅器１ｏの出力ノードＣに接続されたトランジスタＮ１
０の電極は、そのソースを規定し、入力ノードＡに接続
されたトランジスタＰ１０の電極はそのソースを規定す
る。出力信号ＶＯＵＴが基準電圧Ｎ−ＲＥＦＥＲＥＮＣ
Ｅまたは１，４ボルト未満に下がると、トランジスタＮ
１はオンにされ、アナログ基準２゜４ボルトの１ボルト
下に出力ノードＣをクランプするようにダイオードとし
て機能する。さらに、トランジスタＰ１０は、この間、
非伝導性に維持される、なぜならそのゲートからソース
の電圧は、そのしきい値電圧より常に高くなるからであ
る。
入力電圧ＶＩＮを入力端子１４に与えることにより、出
力端子１８上の出力電圧Ｖｏ、□は曲線３２に従う。出
力信号ＶＯＵＴは、２．４ボルト未満に下がるので、増
幅器１ｏの出力ノードＣに接続されたトランジスタＮ１
０の電極は、そのソースを規定し、入力ノードＡに接続
されたトランジスタＰ１０の電極はそのソースを規定す
る。出力信号ＶＯＵＴが基準電圧Ｎ−ＲＥＦＥＲＥＮＣ
Ｅまたは１，４ボルト未満に下がると、トランジスタＮ
１はオンにされ、アナログ基準２゜４ボルトの１ボルト
下に出力ノードＣをクランプするようにダイオードとし
て機能する。さらに、トランジスタＰ１０は、この間、
非伝導性に維持される、なぜならそのゲートからソース
の電圧は、そのしきい値電圧より常に高くなるからであ
る。
第３図の曲線３４に図解されるように、負のランピング
入力信号ＶＩＮを入力端子１６に与えることにより、出
力端子２０上の出力信号ｖｏｕ Ｔは、曲線３６に従う
。出力信号ＶＯＬＩＴは、２゜４ボルトを越えて上がる
ので、増幅器１０の出力ノードＤに接続されたトランジ
スタＰ１２の電極は、そのソースを規定し、入力ノード
Ｂに接続されたトランジスタＮ１２の電極は、そのソー
スを規定する。出力信号ＶＯＵＴが基準電圧Ｐ−ＲＥＦ
ＥＲＥＮＣＥまたは３．４ボルトを越えて上がると、ト
ランジスタＰ１２はオンにされ、アナログ基準電圧２．
４ボルトの１ボルト上に出力ノードＤをクランプするよ
うにダイオードとして機能する。さらに、トランジスタ
Ｎ１２は、この間、非伝導性に維持される、なぜならそ
のゲートからソースの電圧は、そのしきい値電圧より常
に低くなるからである。
入力信号ＶＩＮを入力端子１６に与えることにより、出
力端子２０上の出力信号ｖｏｕ Ｔは、曲線３６に従う
。出力信号ＶＯＬＩＴは、２゜４ボルトを越えて上がる
ので、増幅器１０の出力ノードＤに接続されたトランジ
スタＰ１２の電極は、そのソースを規定し、入力ノード
Ｂに接続されたトランジスタＮ１２の電極は、そのソー
スを規定する。出力信号ＶＯＵＴが基準電圧Ｐ−ＲＥＦ
ＥＲＥＮＣＥまたは３．４ボルトを越えて上がると、ト
ランジスタＰ１２はオンにされ、アナログ基準電圧２．
４ボルトの１ボルト上に出力ノードＤをクランプするよ
うにダイオードとして機能する。さらに、トランジスタ
Ｎ１２は、この間、非伝導性に維持される、なぜならそ
のゲートからソースの電圧は、そのしきい値電圧より常
に低くなるからである。
Ｎ−チャネルクランピングトランジスタＮ１０およびＮ
１２、ならびにＰ−チャネルクランピングトランジスタ
Ｐ１０およびＰＩ３は、負と正のランピング入力信号（
曲線３４および３０）が入力端子１４および１６に与え
られるとき、同様の方法で動作することは明らかである
。したがってクランピングトランジスタＮｌ０１Ｎ１２
、ＰｌｏおよびＰＩ３の逆の動作は詳細に記述されない
。
１２、ならびにＰ−チャネルクランピングトランジスタ
Ｐ１０およびＰＩ３は、負と正のランピング入力信号（
曲線３４および３０）が入力端子１４および１６に与え
られるとき、同様の方法で動作することは明らかである
。したがってクランピングトランジスタＮｌ０１Ｎ１２
、ＰｌｏおよびＰＩ３の逆の動作は詳細に記述されない
。
この増幅Ｓ１０のクランピング点は、基準電圧Ｐ−ＲＥ
ＦＥＲＥＮＣＥおよびＮ−ＲＥＦＥＲＥＮＣＥのレベル
を調整することにより、たやすく変化され得る。さらに
、その増幅器のクランピング点は、プロセスおよび温度
状態の変動に無関係に、同じ電圧レベルに実質上、一定
のままになる。
ＦＥＲＥＮＣＥおよびＮ−ＲＥＦＥＲＥＮＣＥのレベル
を調整することにより、たやすく変化され得る。さらに
、その増幅器のクランピング点は、プロセスおよび温度
状態の変動に無関係に、同じ電圧レベルに実質上、一定
のままになる。
これは、プロセスおよび温度がクランピングトランジス
タＮ１０、Ｐ１０１Ｎ１２およびＰＩ３のしきい値電圧
を変化させると、バイアス信号Ｐ−ＢＩＡＳおよびＮ−
Ｂ夏ＡＳのレベルは、比例して変化させられるからであ
る。これは、クランプバイアシング回路２２のトランジ
スタＰ１をクランピングトランジスタＰ１０およびＰＩ
３に幾何学的に整合することにより達せられる。同様に
、クランプバイアシング回路２２のトランジスタＮ７は
、Ｎ−チャネルクランピングトランジスタＮ１０および
Ｎ１２と幾何学的に整合される。
タＮ１０、Ｐ１０１Ｎ１２およびＰＩ３のしきい値電圧
を変化させると、バイアス信号Ｐ−ＢＩＡＳおよびＮ−
Ｂ夏ＡＳのレベルは、比例して変化させられるからであ
る。これは、クランプバイアシング回路２２のトランジ
スタＰ１をクランピングトランジスタＰ１０およびＰＩ
３に幾何学的に整合することにより達せられる。同様に
、クランプバイアシング回路２２のトランジスタＮ７は
、Ｎ−チャネルクランピングトランジスタＮ１０および
Ｎ１２と幾何学的に整合される。
たとえば、特にＮ−チャネルクランピングトランジスタ
Ｎ１０に関して、Ｎ−チャネルバイアス信号Ｎ−ＢＩＡ
Ｓは、基準電圧Ｎ−ＲＥＦＥＲＥＮＣＥを越える１つの
しきい値降下ｖＴｌｌにされることが想起される。プロ
セスまたは温度がクランピングトランジスタＮ１０のし
きい値降下ＶＴ８を変えるので、ｇｍ−接続されたトラ
ンジスタＮ７におけるしきい値降下ＶＴＨは比例して変
わり、したがって増幅器のクランプ電圧は、実質上同じ
レベルのままになる。たとえば、もしクランピングトラ
ンジスタＮ１０のしきい値電圧が１００ｍＶだけ上げら
れると、Ｎ−チャネルバイアス信号Ｎ−ＢＩＡＳも１０
０ｍＶだけ上げられる。
Ｎ１０に関して、Ｎ−チャネルバイアス信号Ｎ−ＢＩＡ
Ｓは、基準電圧Ｎ−ＲＥＦＥＲＥＮＣＥを越える１つの
しきい値降下ｖＴｌｌにされることが想起される。プロ
セスまたは温度がクランピングトランジスタＮ１０のし
きい値降下ＶＴ８を変えるので、ｇｍ−接続されたトラ
ンジスタＮ７におけるしきい値降下ＶＴＨは比例して変
わり、したがって増幅器のクランプ電圧は、実質上同じ
レベルのままになる。たとえば、もしクランピングトラ
ンジスタＮ１０のしきい値電圧が１００ｍＶだけ上げら
れると、Ｎ−チャネルバイアス信号Ｎ−ＢＩＡＳも１０
０ｍＶだけ上げられる。
第４図において、小型の差動的入力信号ＶＩＮ（曲線４
０）に応答する非線形増幅器１０の差動的出力電圧ＶＯ
ＵＴ （曲線３８）の波形が描写されている。この状態
において、増幅器は２のゲインを持つ線形領域において
動作される。第５図において、大型の差動的入力信号Ｖ
ＩＮ（曲線４４）に応答する増幅器１０の差動的出力信
号ＶＯＵＴ（曲線４２）の波形が図解される。この状態
において、増幅器１０は非線形領域において動作され、
差動的出力電圧は、２．０ボルトに制限される。
０）に応答する非線形増幅器１０の差動的出力電圧ＶＯ
ＵＴ （曲線３８）の波形が描写されている。この状態
において、増幅器は２のゲインを持つ線形領域において
動作される。第５図において、大型の差動的入力信号Ｖ
ＩＮ（曲線４４）に応答する増幅器１０の差動的出力信
号ＶＯＵＴ（曲線４２）の波形が図解される。この状態
において、増幅器１０は非線形領域において動作され、
差動的出力電圧は、２．０ボルトに制限される。
前述の詳細な記述から、この発明は、大型の差動的入力
信号に応答して、プロセスや温度の変動に無関係にその
出力信号を一定の電圧レベルにクランプするための、改
良された十分に差動的非線形増幅器を提供するというこ
とが、したがって理解し得る。この発明の非線形増幅器
は、ダブルエンデイラド演算増幅器、第１の入力抵抗器
、第２の入力抵抗器、第１のフィードバック抵抗器、第
２のフィードバック抵抗器、第１のクランピング回路網
および第２のクランピング回路網により形成される。第
１および第２のクランピング回路網の各々は、Ｐ−チャ
ネルトランジスタおよびＮ−チャネルトランジスタによ
り形成される。現在において、この発明の好ましい実施
例と考えられるものが図解され、記述されたが、種々の
変更と修正がなされ、この発明の真の範囲より逸脱する
ことなく均等物がエレメントに置換されるということは
当業者により理解されるであろう。さらに発明の中心の
範囲から逸脱することなく、特定の状況または材料をこ
の発明の教示に適合させるために多くの修正がなされる
であろう。したがって、この発明は、この発明を実施す
るのに考えられる最良のモードとして開示された特定の
実施例に限られるのではなく、この発明は前掲の特許請
求の範囲に含まれるすべての実施例を含むということが
意図されている。
信号に応答して、プロセスや温度の変動に無関係にその
出力信号を一定の電圧レベルにクランプするための、改
良された十分に差動的非線形増幅器を提供するというこ
とが、したがって理解し得る。この発明の非線形増幅器
は、ダブルエンデイラド演算増幅器、第１の入力抵抗器
、第２の入力抵抗器、第１のフィードバック抵抗器、第
２のフィードバック抵抗器、第１のクランピング回路網
および第２のクランピング回路網により形成される。第
１および第２のクランピング回路網の各々は、Ｐ−チャ
ネルトランジスタおよびＮ−チャネルトランジスタによ
り形成される。現在において、この発明の好ましい実施
例と考えられるものが図解され、記述されたが、種々の
変更と修正がなされ、この発明の真の範囲より逸脱する
ことなく均等物がエレメントに置換されるということは
当業者により理解されるであろう。さらに発明の中心の
範囲から逸脱することなく、特定の状況または材料をこ
の発明の教示に適合させるために多くの修正がなされる
であろう。したがって、この発明は、この発明を実施す
るのに考えられる最良のモードとして開示された特定の
実施例に限られるのではなく、この発明は前掲の特許請
求の範囲に含まれるすべての実施例を含むということが
意図されている。
第１図はこの発明の十分に差動的非線形増幅器の略回路
図である。 第２図は、第１図の増幅器とともに用いるクランプバイ
アシング回路の略回路図である。 第３図は、第１図の増幅器の各シングルエンデイラド側
の直流特性を図解する。 第４図は、小型の差動的入力信号に応答する差動的出力
信号を図解する波形である。 第５図は、大型の差動的入力信号に応答する差動的用ツ
ノ信号を図解する波形である。 図において、１０は十分に差動的非線形増幅器であり、
１２はダブルエンデイラド演算増幅器である。 特許出願人 アドバンスト・マイクロ・ディバイシズ瞭
インコーポレーテッド
図である。 第２図は、第１図の増幅器とともに用いるクランプバイ
アシング回路の略回路図である。 第３図は、第１図の増幅器の各シングルエンデイラド側
の直流特性を図解する。 第４図は、小型の差動的入力信号に応答する差動的出力
信号を図解する波形である。 第５図は、大型の差動的入力信号に応答する差動的用ツ
ノ信号を図解する波形である。 図において、１０は十分に差動的非線形増幅器であり、
１２はダブルエンデイラド演算増幅器である。 特許出願人 アドバンスト・マイクロ・ディバイシズ瞭
インコーポレーテッド
Claims (16)
- （１）プロセスや温度の変動に無関係にその差動的出力
信号を一定の電圧レベルにクランプする十分に差動的非
線形増幅器であって、 第１および第２の入力ノード、ならびに第１および第２
の出力ノードを有し、そこを横切る差動的出力信号を発
生するための演算増幅器手段（１２）と、 入力端子および前記第１の入力ノードの間に接続された
第１の入力抵抗器（Ｒ１）と、 第２の入力端子および前記第２の入力ノードの間に接続
された第２の入力抵抗器（Ｒ２）とを含み、 前記第１および第２の入力端子がそこを横切る差動的入
力信号を受取るために接続され、さらに、第１の入力ノ
ードおよび第１の出力ノードの間に接続された第１のフ
ィードバック抵抗器（Ｒ３）と、 第２の入力ノードおよび第２の出力ノードの間に接続さ
れた第２のフィードバック抵抗器（Ｒ４）と、 第１のＰ−チャネルクランピングトランジスタ（Ｐ１０
）および第１のＮ−チャネルクランピングトランジスタ
（Ｎ１０）から形成される第１のクランピング回路網（
ＣＮ１）とを含み、 前記第１のＰ−チャネルクランピングトランジスタ（Ｐ
１０）の伝導経路電極は第１の入力ノードおよび第１の
出力ノードの間に接続され、かつそのゲートはＰ−バイ
アス信号を受取るために接続され、 前記第１のＮ−チャネルクランピングトランジスタ（Ｎ
１０）の伝導経路電極は第１の入力ノードおよび第１の
出力ノードの間に接続され、かつそのゲートはＮ−バイ
アス信号を受取るために接続され、 さらに第２のＰ−チャネルクランピングトランジスタ（
Ｐ１２）および第２のＮ−チャネルクランピングトラン
ジスタ（Ｎ１２）より形成される第２のクランピング回
路網（ＣＮ２）とを含み、前記第２のＰ−チャネルクラ
ンピングトランジスタ（Ｐ１２）の伝導経路電極は第２
の入力ノードおよび第２の出力ノードの間に接続され、
かつそのゲートはＰ−バイアス信号を受取るため接続さ
れ、 前記第２のＮ−チャネルクランピングトランジスタ（Ｎ
１２）の伝導経路電極は第２の入力ノードおよび第２の
出力ノードの間に接続され、かつそのゲートはＮ−バイ
アス信号を受取るため接続された増幅器。 - （２）第１の基準電圧（Ｐ−ＲＥＦＥＲＥＮＣＥ）に応
答し、Ｐ−バイアス信号を発生するため、かつ第２の基
準電圧（Ｎ−ＲＥＦＥＲＥＮＣＥ）に応答し、Ｎ−バイ
アス信号を発生するためのクランプバイアシング回路手
段（２２）をさらに含み、前記Ｐ−バイアス信号は前記
第１の基準電圧未満の１つのしきい値降下であり、前記
Ｎ−バイアス信号は前記第２の基準電圧を越える１つの
しきい値降下である、請求項１に記載の非線形増幅器。 - （３）前記クランプバイアシング回路（２２）が基準電
流源（ＩＢＩＡＳ）、第１の電流ミラー配置（Ｎ１−Ｎ
４）およびｇｍ−接続されたＰ−チャネルトランジスタ
（Ｐ１）より形成されるＰ−バイアス回路セクション（
２４）ならびに第２の電流ミラー配置（Ｎ１、Ｎ２、Ｎ
５、Ｎ６）、第３の電流ミラー配置（Ｐ２−Ｐ５）およ
びｇｍ−接続されたＮ−チャネルトランジスタ（Ｎ７）
により形成されるＮ−バイアス回路セクション（２６）
を含む、請求項２に記載の非線形増幅器。 - （４）前記ｇｍ−接続されたＰ−チャネルトランジスタ
（Ｐ１）が前記第１および第２のＰ−チャネルクランピ
ングトランジスタ（Ｐ１０−Ｐ１２）に幾何学的に整合
される、請求項３に記載の非線形増幅器。 - （５）前記ｇｍ−接続されたＮ−チャネルトランジスタ
（Ｎ７）が前記第１および第２のＮ−チャネルクランピ
ングトランジスタ（Ｎ１０、Ｎ１２）に幾何学的に整合
される、請求項４に記載の非線形増幅器。 - （６）第１の出力ノード上の第１の出力電圧が前記第１
の基準電圧（Ｐ−ＲＥＦＥＲＥＮＣＥ）を越えて上がる
ときのみ前記第１のＰ−チャネルクランピングトランジ
スタ（Ｐ１０）がオンにされる、請求項２に記載の非線
形増幅器。 - （７）第１の出力ノード上の第１の出力電圧が前記第２
の基準電圧（Ｎ−ＲＥＦＥＲＥＮＣＥ）未満に下がると
きのみ前記第１のＮ−チャネルクランピングトランジス
タ（Ｎ１０）がオンにされる、請求項６に記載の非線形
増幅器。 - （８）第２の出力ノード上の第２の出力電圧が前記第１
の基準電圧（Ｐ−ＲＥＦＥＲＥＮＣＥ）を越えて上がる
ときのみ前記第２のＰ−チャネルクランピングトランジ
スタ（Ｐ１２）がオンにされる、請求項７に記載の非線
形増幅器。 - （９）第２の出力ノード上の第２の出力電圧が前記第２
の基準電圧（Ｎ−ＲＥＦＥＲＥＮＣＥ）未満に下がると
きのみ前記第２のＮ−チャネルクランピングトランジス
タ（Ｎ１２）がオンにされる、請求項８に記載の非線形
増幅器。 - （１０）プロセスおよび温度の変動に無関係に、その出
力信号を一定の電圧レベルにクランプするシングルエン
ディッド非線形増幅器であって、入力ノードおよび出力
ノードを有し、出力信号を発生するための演算増幅器手
段（１２）と、入力端子および入力ノードの間に接続さ
れた入力抵抗器（Ｒ１）とを含み、 前記入力端子は入力信号を受取るために接続され、 さらに入力ノードおよび出力ノードの間に接続されたフ
ィードバック抵抗器（Ｒ３）と、Ｐ−チャネルクランピ
ングトランジスタ（Ｐ１０）およびＮ−チャネルクラン
ピングトランジスタ（Ｎ１０）により形成されるクラン
ピング回路網（ＣＮ１）とを含み、 前記Ｐ−チャネルクランピングトランジスタ（Ｐ１０）
の伝導経路電極は入力ノードおよび出力ノードの間に接
続され、そのゲートはＰ−バイアス信号に接続され、 前記Ｎ−チャネルクランピングトランジスタ（Ｎ１０）
の伝導経路電極は入力ノードおよび出力ノードの間に接
続され、そのゲートはＮ−バイアス信号を受取るために
接続された増幅器。 - （１１）第１の基準電圧（Ｐ−ＲＥＦＥＲＥＮＣＥ）に
応答し、Ｐ−バイアス信号を発生し、第２の基準電圧（
Ｎ−ＲＥＦＥＲＥＮＣＥ）に応答し、Ｎ−バイアス信号
を発生するためのクランプバイアシング回路手段（２２
）をさらに含み、前記Ｐ−バイアス信号は前記第１の基
準電圧未満の１つのしきい値降下であり、前記Ｎ−バイ
アス信号は前記第２の基準電圧を越える１つのしきい値
降下である、請求項１０に記載の非線形増幅器。 - （１２）前記クランプバイアシング回路（２２）が、基
準電流ソース（ＩＢＩＡＳ）、第１の電流ミラー配置（
Ｎ１−Ｎ４）、およびｇｍ−接続されたＰ−チャネルト
ランジスタ（Ｐ１）より形成されるＰ−バイアス回路セ
クション（２４）ならびに第２の電流ミラー配置（Ｎ１
、Ｎ２、Ｎ５、Ｎ６）、第３の電流ミラー配置（Ｐ２−
Ｐ５）、およびｇｍ−接続されたＮ−チャネルトランジ
スタ（Ｎ７）より形成されるＮ−バイアス回路セクショ
ン（２６）を含む、請求項１１に記載の非線形増幅器。 - （１３）前記ｇｍ−接続されたＰ−チャネルトランジス
タ（Ｐ１）が前記Ｐ−チャネルクランピングトランジス
タ（Ｐ１０）に幾何学的に整合される、請求項１２に記
載の非線形増幅器。 - （１４）前記ｇｍ−接続されたＮ−チャネルトランジス
タ（Ｎ７）が前記Ｎ−チャネルクランピングトランジス
タ（Ｎ１０）に幾何学的に整合される、請求項１３に記
載の非線形増幅器。 - （１５）出力ノード上の出力信号が前記第１の基準電圧
（Ｐ−ＲＥＦＥＲＥＮＣＥ）を越えて上がるときのみ前
記第１のＰ−チャネルクランピングトランジスタ（Ｐ１
０）がオンにされる、請求項１１に記載の非線形増幅器
。 - （１６）出力ノード上の出力信号が前記第２の基準電圧
（Ｎ−ＲＥＦＥＲＥＮＣＥ）未満に下がるときのみ前記
第１のＮ−チャネルクランピングトランジスタ（Ｎ１０
）がオンにされる、請求項１５に記載の非線形増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/213,546 US4849708A (en) | 1988-06-30 | 1988-06-30 | Fully differential non-linear amplifier |
| US213,546 | 1988-06-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0253311A true JPH0253311A (ja) | 1990-02-22 |
Family
ID=22795518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1168248A Pending JPH0253311A (ja) | 1988-06-30 | 1989-06-29 | 十分に差動的非線形増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4849708A (ja) |
| EP (2) | EP0352906B1 (ja) |
| JP (1) | JPH0253311A (ja) |
| AT (2) | ATE104485T1 (ja) |
| DE (2) | DE68914535T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005236616A (ja) * | 2004-02-19 | 2005-09-02 | Nec Kansai Ltd | 光電流・電圧変換回路 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5280200A (en) * | 1989-04-10 | 1994-01-18 | Tarng Min M | Pipelined buffer for analog signal and power supply |
| JPH04239809A (ja) * | 1991-01-23 | 1992-08-27 | Rohm Co Ltd | 振幅制限回路 |
| US5384530A (en) * | 1992-08-06 | 1995-01-24 | Massachusetts Institute Of Technology | Bootstrap voltage reference circuit utilizing an N-type negative resistance device |
| US5283484A (en) * | 1992-10-13 | 1994-02-01 | Motorola, Inc. | Voltage limiter and single-ended to differential converter using same |
| US5757299A (en) * | 1994-09-30 | 1998-05-26 | Yamaha Corporation | Analog-Digital converter using delta sigma modulation digital filtering, and gain-scaling |
| US6028466A (en) * | 1998-02-05 | 2000-02-22 | Lucent Technologies Inc. | Integrated circuit including high transconductance voltage clamp |
| US6084467A (en) * | 1998-10-30 | 2000-07-04 | Texas Instruments Incorporated | Analog amplifier clipping circuit |
| US6903594B2 (en) * | 2002-08-13 | 2005-06-07 | Idaho Research Foundation, Inc. | Capacitor-free leaky integrator |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DD99234A1 (ja) * | 1972-04-13 | 1973-07-20 | ||
| US3999084A (en) * | 1975-07-24 | 1976-12-21 | Gte Laboratories Incorporated | Limiting amplifier with adjustable limits |
| US4095126A (en) * | 1977-03-16 | 1978-06-13 | International Business Machines Corporation | Bi-polar amplifier with sharply defined amplitude limits |
| JPS579114A (en) * | 1980-06-20 | 1982-01-18 | Fujitsu Ltd | Limiter circuit |
| JPS5767305A (en) * | 1980-10-15 | 1982-04-23 | Hitachi Denshi Ltd | Limiter circuit |
| JPS6081909A (ja) * | 1983-10-12 | 1985-05-10 | Mitsubishi Electric Corp | 電圧リミツタ回路 |
-
1988
- 1988-06-30 US US07/213,546 patent/US4849708A/en not_active Expired - Lifetime
-
1989
- 1989-06-23 DE DE68914535T patent/DE68914535T2/de not_active Expired - Fee Related
- 1989-06-23 AT AT89306402T patent/ATE104485T1/de active
- 1989-06-23 DE DE68927715T patent/DE68927715T2/de not_active Expired - Fee Related
- 1989-06-23 EP EP89306402A patent/EP0352906B1/en not_active Expired - Lifetime
- 1989-06-23 AT AT93201209T patent/ATE148279T1/de not_active IP Right Cessation
- 1989-06-23 EP EP93201209A patent/EP0559298B1/en not_active Expired - Lifetime
- 1989-06-29 JP JP1168248A patent/JPH0253311A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005236616A (ja) * | 2004-02-19 | 2005-09-02 | Nec Kansai Ltd | 光電流・電圧変換回路 |
| JP4536393B2 (ja) * | 2004-02-19 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 光電流・電圧変換回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0352906B1 (en) | 1994-04-13 |
| EP0352906A2 (en) | 1990-01-31 |
| EP0559298B1 (en) | 1997-01-22 |
| ATE104485T1 (de) | 1994-04-15 |
| EP0352906A3 (en) | 1990-08-01 |
| DE68914535D1 (de) | 1994-05-19 |
| US4849708A (en) | 1989-07-18 |
| EP0559298A1 (en) | 1993-09-08 |
| DE68927715T2 (de) | 1997-07-24 |
| ATE148279T1 (de) | 1997-02-15 |
| DE68914535T2 (de) | 1994-11-10 |
| DE68927715D1 (de) | 1997-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4333058A (en) | Operational amplifier employing complementary field-effect transistors | |
| JP2543872B2 (ja) | 増幅回路 | |
| US5220207A (en) | Load current monitor for MOS driver | |
| JP2885120B2 (ja) | 演算増幅器 | |
| US4247824A (en) | Linear amplifier | |
| US4377789A (en) | Operational amplifier employing complementary field-effect transistors | |
| JPS59212009A (ja) | 電流増幅装置 | |
| JPH07106875A (ja) | 半導体集積回路 | |
| US5365199A (en) | Amplifier with feedback having high power supply rejection | |
| EP0123275B1 (en) | Operational amplifier circuit | |
| JPH02206210A (ja) | コモンベース方式のソース駆動式差動増幅器 | |
| JPH0253311A (ja) | 十分に差動的非線形増幅器 | |
| US4296382A (en) | Class AB push-pull FET amplifiers | |
| US4628280A (en) | Amplifier arrangement | |
| US5043652A (en) | Differential voltage to differential current conversion circuit having linear output | |
| US5057789A (en) | Class AB CMOS amplifier | |
| US5349304A (en) | Operational amplifier having multiple positive inputs | |
| JPS60158708A (ja) | 通信用演算増幅器 | |
| JPH04243308A (ja) | 演算増幅器 | |
| JPH09130162A (ja) | 横電流調節を有する電流ドライバ回路 | |
| US4420726A (en) | Voltage-followers with low offset voltages | |
| JPH0618293B2 (ja) | 演算増幅器 | |
| JP3139386B2 (ja) | 増幅回路 | |
| JPH09321555A (ja) | 半導体集積回路の差動増幅器 | |
| JP4055123B2 (ja) | 演算増幅器 |