CN114498589B - 一种输出级限流电路 - Google Patents

Abstract

一种输出级限流电路，包括推挽单元、限流单元和输出单元，所述推挽单元，用于接收来自芯片的输入电压并根据所述输入电压生成推挽电流；所述限流单元，用于接收来自所述推挽单元的推挽电流并判断所述推挽电流的大小，基于判断结果稳定所述推挽电流并生成限流电流；所述输出单元，用于接收所述限流电流并基于所述限流电流生成输出电流。本发明中的输出级限流电路能够提供效果优良的限流特性，保证芯片的安全和芯片所在电路系统的平稳运行。

Description

一种输出级限流电路

技术领域

本发明涉及一种芯片限流方法，更具体地，涉及一种基于场效应管的输出级限流电路。

背景技术

目前，作为大规模微电子集成电路基础集成单元的各类芯片已经广泛应用于大数据、云计算、人工智能等各个领域中，并提供了多种多样的应用。然而，若单个芯片的输出电路设计不合理，会造成芯片所在的整体电路中其他电路模块的异常。因此，在大多数芯片的设计中，需要对其中的输出级电流进行限制，将芯片输出电流保持在一个上限值以内，以确保芯片所在的整体电路始终工作于安全状态中。

现有技术中，大多数芯片的设计，通常采用限制芯片输出管尺寸来约束输出级电流。然而，使用这种方式设计的芯片不能完全保证输出级限流。例如，当输出意外短路时，输出管的大电流和源漏端的压差都会导致芯片中产生很大的功率。大功率导致输出管在短时间内聚集热量，因此芯片本身有被烧毁的风险。使用这种方式进行电路限流效果较差，安全性较低。另外，当输出级电流过大，会使得单个芯片所需功率超过供电能力较弱的电路系统所能够提供的最大功率，这就导致为了给单个芯片提供电力，而使得电路系统中其他模块无法正常工作。

因此，亟需一种能够提供更加安全可靠、效果好的输出级限流电路。

发明内容

为解决现有技术中存在的不足，本发明的目的在于，提供一种输出级限流电路，能够提供效果优良的限流特性，从而保证芯片的安全和芯片所在电路系统的平稳运行。

本发明采用如下的技术方案。

本发明第一方面涉及一种输出级限流电路，包括推挽单元、限流单元和输出单元，推挽单元，用于接收来自芯片的输入电压并根据输入电压生成推挽电流；限流单元，用于接收来自推挽单元的推挽电流并判断推挽电流的大小，基于判断结果稳定推挽电流并生成限流电流；输出单元，用于接收限流电流并基于限流电流生成输出电流。

优选地，推挽单元为PMOS管和NMOS管组成的推挽电路，其中，PMOS管的栅极和NMOS管的栅极分别与芯片的输入电压端相连接，PMOS管的漏极与NMOS管的漏极相连接作为推挽单元的输出端以发送推挽电流至限流单元，PMOS管的源极接高电压，NMOS管的源极接地，且PMOS管或NMOS管的源极中的一个通过限流单元接高电压或接地。

优选地，限流单元包括第一限流电阻、第二限流电阻和限流场效应管；输出单元包括第一输出管和第二输出管。

优选地，限流场效应管、第一输出管、第二输出管均为NMOS管；并且，第一限流电阻一端接地，另一端与第二输出管的源极相连接；第二限流电阻一端接高电压，另一端与推挽单元的PMOS管的源极相连接；限流场效应管源极接地，漏极与推挽单元的输出端相连接，栅极与第一限流电阻和第二输出管的源极相连接。

优选地，限流场效应管、第一输出管、第二输出管均为PMOS管；并且，第一限流电阻一端接高电压，另一端与第二输出管的源极相连接；第二限流电阻一端接地，另一端与推挽单元的NMOS管的源极相连接；限流场效应管源极接高电压，漏极与推挽单元的输出端相连接，栅极与第一限流电阻和第二输出管的源极相连接。

优选地，第一输出管和第二输出管的栅极分别与推挽单元的输出端相连接，第一输出管和第二输出管的漏极相互连接作为输出单元的输出端；第一输出管的源极接地，第二输出管的源极经过限流单元的第一限流电阻接地。

优选地，第一输出管和第二输出管的栅极分别与推挽单元的输出端相连接，第一输出管和第二输出管的漏极相互连接作为输出单元的输出端；第一输出管的源极接高电压，第二输出管的源极经过限流单元的第一限流电阻接高电压。

本发明第二方面涉及一种输出级限流电路，包括第一推挽单元、第二推挽单元、第一限流单元、第二限流单元、第一输出单元和第二输出单元，第一推挽单元和第二推挽单元，用于分别接收来自芯片的输入电压并根据输入电压生成推挽电流；第一限流单元和所述第二限流单元，用于分别接收来自第一推挽单元和第二推挽单元的推挽电流并判断推挽电流的大小，基于判断结果稳定推挽电流并生成第一限流电流和第二限流电流；第一输出单元和第二输出单元，用于分别接收所述第一限流电流和所述第二限流电流并基于第一限流电流和第二限流电流生成第一输出电流和第二输出电流，并求和生成输出电流。

优选地，第一推挽单元与第二推挽单元并联；第一和第二推挽单元为PMOS管和NMOS管组成的推挽电路，其中，PMOS管的栅极和NMOS管的栅极分别与芯片的输入电压端相连接，PMOS管的漏极与NMOS管的漏极相连接作为推挽单元的输出端以发送推挽电流至所述限流单元；第一推挽单元的NMOS管的源极接地，PMOS管的源极经过限流单元接电源电压，第二推挽单元的PMOS管的源极接电源电压，NMOS管的源极经过限流单元接地。

优选地，第一限流单元包括第一限流电阻、第二限流电阻和第一限流场效应管，第二限流单元包括第三限流电阻、第四限流电阻和第二限流场效应管；第一输出单元包括第一输出管和第二输出管，第二输出单元包括第三输出管和第四输出管。

优选地，第一限流场效应管、第一输出管、第二输出管均为NMOS管；并且，第一限流电阻一端接地，另一端与第二输出管的源极相连接，第二限流电阻一端接高电压，另一端与推挽单元的PMOS管的源极相连接，第一限流场效应管源极接地，漏极与推挽单元的输出端相连接，栅极与第一限流电阻和第二输出管的源极相连接；第二限流场效应管、第三输出管、第四输出管均为PMOS管；并且，第三限流电阻一端接高电压，另一端与第四输出管的源极相连接，第四限流电阻一端接地，另一端与推挽单元的NMOS管的源极相连接，第二限流场效应管源极接高电压，漏极与推挽单元的输出端相连接，栅极与第三限流电阻和第四输出管的源极相连接。

优选地，第一输出管和第二输出管的栅极分别与推挽单元的输出端相连接，第一输出管和第二输出管的漏极相互连接作为输出单元的输出端，第一输出管的源极接地，第二输出管的源极经过限流单元的第一限流电阻接地；第三输出管和第四输出管的栅极分别与推挽单元的输出端相连接，第三输出管和第四输出管的漏极相互连接作为输出单元的输出端，第三输出管的源极接高电压，第四输出管的源极经过限流单元的第三限流电阻接高电压。

本发明的有益效果在于，与现有技术相比，本发明中采用的输出级限流电路结构简单、元器件成本低、限流效果好，安全可靠性高。本发明中采用不同类型的场效应管，提供不同连接方式的输出级电路，从而提高了输出级电路的限流性能，并且增加了该限流电路应用的广泛性。

附图说明

图1为现有技术中一种常规的NMOS型输出级电路的示意图；

图2为本发明中一种基于NMOS管的输出级限流电路的示意图；

图3为本发明一种输出级限流电路中输出单元栅极电压随电源电压的变化情况示意图；

图4为本发明一种输出级限流电路中输出单元输出电流随电源电压的变化情况示意图；

图5为本发明中一种基于PMOS管的输出级限流电路的示意图；

图6为本发明中一种基于CMOS管的输出级限流电路的示意图。

具体实施方式

下面结合附图对本申请作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本申请的保护范围。

图1为现有技术中一种常规的NMOS型输出级电路的示意图。如图1所示，现有技术中的输出级电路100，包括推挽单元101和输出限流单元102。在该电路中，除了输出限流单元102中具有的一个NMOS管103可以通过改变尺寸来调节输出级电流之外，没有其他专门的限流单元。当103工作在饱和状态时，其输出电流与输入电压和输出管尺寸之间的关系公式为：

其中，I为该输出级电路100的输出电流，u_n为电子迁移率，C_ox为单位面积的栅极氧化层电容，W为MOS管103的沟道宽度，L为MOS管103的沟道长度，V_GS为MOS管103栅极和源极之间的电压，V_TH为MOS管103的驱动门限，λ为沟道长度调制系数，V_DS为MOS管103漏极和源极之间的电压。

根据上述计算公式，电路系统的设计者可以根据输入电压和预期的输出级电流值来计算出输出管的尺寸，如输出MOS管沟道的长宽比。并通过这种方式来限制输出电流的大小。

然而，当MOS管103工作在短路状态时，V_DS＝V_DD，即MOS管103源漏极电压等于电路系统中的输入电压；当MOS管103工作在大电流状态或者是工艺角的影响下，MOS管的相关参数，如电子迁移率和驱动门限等变化范围很大，因而导致了MOS管103的输出电流很大。当输出电流很大时，输出MOS管103有烧毁的风险，并且MOS管103所在系统也有被损坏的风险。

图2为本发明中一种输出级限流电路的模块结构示意图。如图2所示，一种输出级限流电路200，包括推挽单元201、限流单元202和输出单元203，其特征在于：

推挽单元201，被配置为用于接收来自芯片的输入电压并根据输入电压生成推挽电流。

本公开一实施例中，推挽单元为PMOS管1和NMOS管2组成的推挽电路，其中，PMOS管1的栅极和NMOS管2的栅极分别与芯片的输入电压端相连接，PMOS管1的漏极与NMOS管2的漏极相连接作为推挽单元的输出端以发送推挽电流至限流单元202，PMOS管1的源极接高电压，NMOS管2的源极接地，且PMOS管1或NMOS管2的源极中的一个通过限流单元202接高电压或接地。

通过推挽单元201，输入电压能够保持在一个持续稳定的电压值上。并且，这种推挽式的输出既提高电路的负载能力，又提高电路的开关速度。

限流单元202，被配置为用于接收来自推挽单元的推挽电流并判断推挽电流的大小，基于判断结果稳定推挽电流并生成限流电流。

优选地，限流单元包括第一限流电阻7、第二限流电阻3和限流场效应管。第一限流电阻7在第二输出管9输出电流的作用下，其两端具有电压。并且，当第二输出管9的源漏极输出电流越大，第一限流电阻7两端的电压越高，限流场效应管5的栅极电压也越高。

优选地，可以对第一输出管11和第二输出管9的参数进行限制，使得第一输出管11和第二输出管9的导电沟道长度相同，且第一输出管11的导电沟道宽度是第二输出管9的导电沟道宽度的N倍；其中，N>1。此时，第二输出管9与第一限流电阻7所在的支路可以实现对于输出电流的检测。

当第二输出管9的源漏极输出电流达到一定数值后，第一限流电阻7两端的电压足够导通限流场效应管5，此时，限流场效应管5对来自推挽单元201的电流进行分流，使第二限流电阻3产生更大压降，从而降低了第一输出管11和第二输出管9的栅极电压。

当第一输出管11和第二输出管9的栅极电压降低时，输出单元203的总输出电流也会随之降低。与此同时，第二限流电阻3与推挽单元201中的PMOS管1的源极相连，能够限制流经推挽单元201的电流，并进一步地减少整体电路的功耗。

输出单元203，被配置为用于接收限流电流并基于限流电流生成输出电流。

优选地，输出单元包括第一输出管11和第二输出管9，用于对来自限流单元202的电流进行限制并输出安全的电流。第一输出管11接收到来自推挽单元201的输出电流后导通并产生源漏极电流，第二输出管9接收到来自推挽单元201的输出电流后导通也产生源漏极电流，同时使得第一限流电阻7两端具有电压。整个电路的输出端同时接收到第一输出管11与第二输出管9的源漏极电流后输出该电流。由于限流单元202作为输出电流的反馈单元，已经提前限制了输出电流的范围，因而可以将该输出电路安全的接入至其他电路中，能够防止其他电路因电流过大而烧毁或导致其他问题。

在上述实施例中，优选地，限流场效应管5为NMOS管。其中第一限流电阻7一端接地，另一端与第二输出管9的源极相连接；第二限流电阻3一端接高电压，另一端与推挽单元201的PMOS管1的源极相连接；限流场效应管5源极接地，漏极与推挽单元201的输出端相连接，栅极与第一限流电阻7和第二输出管9的源极相连接。

本公开一实施例中，当限流场效应管5为NMOS管时，第一输出管11、第二输出管9也为NMOS管。第一输出管11和第二输出管9的栅极分别与推挽单元201的输出端相连接，第一输出管11和第二输出管9的漏极相互连接作为输出单元203的输出端；第一输出管11的源极接地，第二输出管9的源极经过限流单元202的第一限流电阻7接地。

优选地，第一输出管11和第二输出管9的栅极分别与推挽单元201的输出端相连接，第一输出管11和第二输出管9的漏极相互连接作为输出单元203的输出端。第一输出管11的源极接地，第二输出管9的源极经过限流单元202的第一限流电阻7接地。

图3为本发明一种输出级限流电路中输出单元栅极电压随电源电压的变化情况示意图。图4为本发明一种输出级限流电路中输出单元输出电流随电源电压的变化情况示意图。如图3-4所示，在现有技术的限流电路中，当电源电压超过1伏后，随着电源电压的升高，输出单元中两个输出管的栅极电压和输出单元输出电流基本呈线性升高。而在本发明的限流电路中，当电源电压在0至2伏的区间内，输出管栅极电压和输出单元输出电流与电源电压的变化关系与现有技术中的变化关系类似，其受到限流单元的影响较小。当电源电压升高到2伏以上时，输出管的栅极电压受到明显抑制，电压在2～3伏之间缓慢升高。此时，输出单元的输出电流受到输出管栅极电压的影响，也被限制在20mA以内。由此可见，当增加了限流单元后，输出单元的栅极电压和输出电流都有效的被限制。

图5为本发明中一种基于PMOS管的输出级限流电路的示意图。如图5所示，本公开另一实施例中，限流场效应管6为PMOS管。与NMOS管组成的输出级限流电路类似，PMOS管组成的输出级限流电路由于PMOS管的导通和截止特性不同，而在电路连接方式上稍有不同，但其实现限流的原理与NMOS管类似，都是在输出单元电流过大时，在第一限流电阻上形成较大压降，使得限流场效应管导通，从而在第二限流电阻上形成压降，并降低第一输出管和第二输出管的栅源极电压，限制输出单元的输出电流。其中，第一限流电阻8一端接高电压，另一端与第二输出管10的源极相连接；第二限流电阻4一端接地，另一端与所述推挽单元301的NMOS管2的源极相连接；限流场效应管6源极接高电压，漏极与推挽单元301的输出端相连接，栅极与第一限流电阻8和第二输出管10的源极相连接。

本公开另一实施例中，当限流场效应管6为PMOS管时，第一输出管12、第二输出管10也为PMOS管。第一输出管12和第二输出管10的栅极分别与推挽单元301的输出端相连接，第一输出管12和第二输出管10的漏极相互连接作为输出单元303的输出端；第一输出管12的源极接高电压，第二输出管10的源极经过限流单元301的第一限流电阻8接高电压。

优选地，第一输出管12和第二输出管10的栅极分别与推挽单元301的输出端相连接，第一输出管12和第二输出管10的漏极相互连接作为输出单元303的输出端。第一输出管12的源极接高电压，第二输出管10的源极经过限流单元302的第一限流电阻8接高电压。

图6为本发明中另一种输出级限流电路的模块结构示意图。如图6所示，一种输出级限流电路，包括第一推挽单元401、第二推挽单元501、第一限流单元402、第二限流单元502、第一输出单元403和第二输出单元503。本实施例中的输出级限流电路模块大致可以分为两个部分，第一部分可以为前述实施例中的NMOS限流电路，第二部分为前述实施例中的PMOS限流电路。通过将两个限流电路并联，并同时接收同一个输入，并将PMOS电路的限流输出与NMOS的限流输出相加，同时生成限流输出，以实现限流的功能。

其中，第一推挽单元401和第二推挽单元501，被配置为用于分别接收来自芯片的输入电压并根据输入电压生成推挽电流。

优选地，第一推挽单元401与第二推挽单元501并联；第一和第二推挽单元均为PMOS管和NMOS管组成的推挽电路，其中，PMOS管的栅极和NMOS管的栅极分别与芯片的输入电压端相连接，PMOS管的漏极与NMOS管的漏极相连接作为推挽单元的输出端以发送推挽电流至限流单元。第一推挽单元401的NMOS管的源极接地，PMOS管的源极经过限流单元接电源电压，第二推挽单元501的PMOS管的源极接电源电压，NMOS管的源极经过限流单元接地。

第一限流单元402和第二限流单元502，被配置为用于分别接收来自第一推挽单元401和第二推挽单元501的推挽电流并判断推挽电流的大小，基于判断结果稳定推挽电流并生成第一限流电流和第二限流电流。

优选地，第一限流单元402包括第一限流电阻7、第二限流电阻3和第一限流场效应管5，第二限流单元502包括第三限流电阻15、第四限流电阻13和第二限流场效应管14。第一输出单元403包括第一输出管11和第二输出管9，第二输出单元包括第三输出管17和第四输出管16。

具体的，第一限流场效应管5、第一输出管11、第二输出管9均为NMOS管；并且，第一限流电阻7一端接地，另一端与第二输出管9的源极相连接，第二限流电阻3一端接高电压，另一端与推挽单元401的PMOS管的源极相连接，第一限流场效应管5源极接地，漏极与推挽单元401的输出端相连接，栅极与第一限流电阻7和第二输出管9的源极相连接。第二限流场效应管14、第三输出管17、第四输出管16均为PMOS管；并且，第三限流电阻15一端接高电压，另一端与第四输出管16的源极相连接，第四限流电阻13一端接地，另一端与推挽单元501的NMOS管的源极相连接，第二限流场效应管14源极接高电压，漏极与推挽单元501的输出端相连接，栅极与第三限流电阻15和第四输出管16的源极相连接。

第一输出单元403和第二输出单元503，用于接收第一限流电流和第二限流电流并基于第一限流电流和第二限流电流生成第一输出电流和第二输出电流，并求和生成输出电流。

优选地，第一输出管11和第二输出管9的栅极分别与推挽单元的输出端相连接，第一输出管11和第二输出管9的漏极相互连接作为输出单元的输出端，第一输出管11的源极接地，第二输出管9的源极经过限流单元的第一限流电阻7接地。第三输出管17和第四输出管16的栅极分别与推挽单元的输出端相连接，第三输出管17和第四输出管16的漏极相互连接作为输出单元的输出端，第三输出管17的源极接高电压，第四输出管16的源极经过限流单元的第三限流电阻15接高电压。

本发明的有益效果在于，与现有技术相比，本发明中采用的输出级限流电路结构简单、元器件成本低、限流效果好，安全可靠性高。本发明中采用不同类型的场效应管，提供不同连接方式的输出级电路，从而提高了输出级电路的限流性能，并且增加了该限流电路应用的广泛性。

本发明申请人结合说明书附图对本发明的实施示例做了详细的说明与描述，但是本领域技术人员应该理解，以上实施示例仅为本发明的优选实施方案，详尽的说明只是为了帮助读者更好地理解本发明精神，而并非对本发明保护范围的限制，相反，任何基于本发明的发明精神所作的任何改进或修饰都应当落在本发明的保护范围之内。

Claims (4)

1.一种输出级限流电路，包括推挽单元、限流单元和输出单元，其特征在于：

所述推挽单元，用于接收来自芯片的输入电压并根据所述输入电压生成推挽电流；

所述限流单元，用于接收来自所述推挽单元的推挽电流并判断输出电流的大小，基于判断结果稳定所述推挽电流并生成限流电流；

所述限流单元用于在所述输出电流达到预设门限时，对所述推挽电流进行分流；

所述限流单元包括第一限流电阻、第二限流电阻和限流场效应管；

所述限流场效应管、第一输出管、第二输出管均为NMOS管；并且，

所述第一限流电阻一端接地，另一端与第二输出管的源极相连接；

所述第二限流电阻一端接高电压，另一端与所述推挽单元的PMOS管的源极相连接；

所述限流场效应管源极接地，漏极与所述推挽单元的输出端相连接，栅极与所述第一限流电阻和第二输出管的源极相连接；或者，

所述限流场效应管、第一输出管、第二输出管均为PMOS管；并且，

所述第一限流电阻一端接高电压，另一端与第二输出管的源极相连接；

所述第二限流电阻一端接地，另一端与所述推挽单元的NMOS管的源极相连接；

所述限流场效应管源极接高电压，漏极与所述推挽单元的输出端相连接，栅极与所述第一限流电阻和第二输出管的源极相连接；

所述输出单元，用于接收所述限流电流并基于所述限流电流生成所述输出电流；

所述输出单元包括第一输出管和第二输出管；

所述第一输出管和第二输出管的栅极分别与所述推挽单元的输出端相连接，第一输出管和第二输出管的漏极相互连接作为所述输出单元的输出端；所述第一输出管的源极接地，所述第二输出管的源极经过所述限流单元的第一限流电阻接地；或者，

所述第一输出管和第二输出管的栅极分别与所述推挽单元的输出端相连接，第一输出管和第二输出管的漏极相互连接作为所述输出单元的输出端；所述第一输出管的源极接高电压，所述第二输出管的源极经过所述限流单元的第一限流电阻接高电压。

2.根据权利要求1中所述的一种输出级限流电路，其特征在于：

所述推挽单元为PMOS管和NMOS管组成的推挽电路，其中，PMOS管的栅极和NMOS管的栅极分别与芯片的输入电压端相连接，PMOS管的漏极与NMOS管的漏极相连接作为推挽单元的输出端以发送所述推挽电流至所述限流单元，PMOS管的源极接高电压，NMOS管的源极接地，且PMOS管或NMOS管的源极中的一个通过所述限流单元接高电压或接地。

3.一种输出级限流电路，包括第一推挽单元、第二推挽单元、第一限流单元、第二限流单元、第一输出单元和第二输出单元，其特征在于：

所述第一推挽单元和第二推挽单元，用于分别接收来自芯片的输入电压并根据所述输入电压生成推挽电流；

所述第一限流单元和所述第二限流单元，用于分别接收来自所述第一推挽单元和所述第二推挽单元的推挽电流并判断输出电流的大小，基于判断结果稳定所述推挽电流并生成第一限流电流和第二限流电流；所述限流单元用于在所述输出电流达到预设门限时，对所述推挽电流进行分流；

所述第一限流单元包括第一限流电阻、第二限流电阻和第一限流场效应管，所述第二限流单元包括第三限流电阻、第四限流电阻和第二限流场效应管；所述第一输出单元和所述第二输出单元，用于分别接收所述第一限流电流和所述第二限流电流并基于所述第一限流电流和所述第二限流电流生成第一输出电流和第二输出电流，并求和生成所述输出电流；

所述第一限流场效应管、第一输出管、第二输出管均为NMOS管；并且，

所述第一限流电阻一端接地，另一端与第二输出管的源极相连接，所述第二限流电阻一端接高电压，另一端与所述推挽单元的PMOS管的源极相连接，所述第一限流场效应管源极接地，漏极与所述推挽单元的输出端相连接，栅极与所述第一限流电阻和第二输出管的源极相连接；

所述第二限流场效应管、第三输出管、第四输出管均为PMOS管；并且，

所述第三限流电阻一端接高电压，另一端与第四输出管的源极相连接，所述第四限流电阻一端接地，另一端与所述推挽单元的NMOS管的源极相连接，所述第二限流场效应管源极接高电压，漏极与所述推挽单元的输出端相连接，栅极与所述第三限流电阻和第四输出管的源极相连接；

所述第一输出单元包括第一输出管和第二输出管，所述第二输出单元包括第三输出管和第四输出管；

所述第一输出管和第二输出管的栅极分别与所述推挽单元的输出端相连接，第一输出管和第二输出管的漏极相互连接作为所述输出单元的输出端，所述第一输出管的源极接地，所述第二输出管的源极经过所述限流单元的第一限流电阻接地；

所述第三输出管和第四输出管的栅极分别与所述推挽单元的输出端相连接，第三输出管和第四输出管的漏极相互连接作为所述输出单元的输出端，所述第三输出管的源极接高电压，所述第四输出管的源极经过所述限流单元的第三限流电阻接高电压。

4.根据权利要求3中所述的一种输出级限流电路，其特征在于：

所述第一推挽单元与所述第二推挽单元并联；

所述第一和第二推挽单元为PMOS管和NMOS管组成的推挽电路，其中，PMOS管的栅极和NMOS管的栅极分别与芯片的输入电压端相连接，所述PMOS管的漏极与NMOS管的漏极相连接作为推挽单元的输出端以发送所述推挽电流至所述限流单元；

所述第一推挽单元的NMOS管的源极接地，PMOS管的源极经过所述限流单元接电源电压，所述第二推挽单元的PMOS管的源极接电源电压，NMOS管的源极经过所述限流单元接地。