CN114442714A - 一种用于钳位PMOS的Vgs的新型钳位结构 - Google Patents
一种用于钳位PMOS的Vgs的新型钳位结构 Download PDFInfo
- Publication number
- CN114442714A CN114442714A CN202011205950.XA CN202011205950A CN114442714A CN 114442714 A CN114442714 A CN 114442714A CN 202011205950 A CN202011205950 A CN 202011205950A CN 114442714 A CN114442714 A CN 114442714A
- Authority
- CN
- China
- Prior art keywords
- pmos
- clamped
- module
- resistor
- vreg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 23
- 230000008878 coupling Effects 0.000 claims abstract description 21
- 238000010168 coupling process Methods 0.000 claims abstract description 21
- 238000005859 coupling reaction Methods 0.000 claims abstract description 21
- 230000000087 stabilizing effect Effects 0.000 claims description 13
- 230000000694 effects Effects 0.000 claims description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
Abstract
本申请公开了一种用于钳位PMOS的Vgs的新型钳位结构,所述钳位结构包括耦合模块和上拉模块;所述耦合模块一端连接电源Vin,另一端连接上拉模块的一端,上拉模块的另一端连接待钳位PMOS的G端,待钳位PMOS的S端与电源Vin连接,D端产生Vreg;电源Vin快速上升时,耦合模块使上拉模块导通,对待钳位PMOS的G端起上拉作用,钳位其Vgs,从而稳定待钳位PMOS产生的Vreg,减少对后一级的影响。本发明采用电容与MOS管作为钳位结构,通过所述MOS管的瞬间导通能力来保证钳位功能,MOS管的宽长比越大,瞬时能力越强,使待钳位PMOS的Vgs稳定,稳定且易实现。
Description
技术领域
本发明属于集成电路or芯片领域,涉及一种用于钳位PMOS栅极相对于源极的电压Vgs的新型钳位结构。
背景技术
高压芯片内部会由PMOS产生一个稳压源Vreg,Vreg可作为低压工作模块的电源。Vin快速上升时需保持Vreg稳定,从而保证后面电路的工作状态,甚至要求在打ESD(静电泄放)的情况下Vreg也不会变高太多,避免造成后面MOS管受到损坏。
以往采取的方案一般为:在产生Vreg的PMOS(场效应管)的G端对Vin加二极管连接的MOS管,用寄生二极管进行钳位,一般采用两个寄生二极管串联的方式,保证PMOS的Vgs不会因为电源的波动变化太大,这样PMOS产生的电流可以稳定,输出的Vreg也是稳定的。
但是,在用寄生二极管进行钳位时,需要考虑MOS管的尺寸,MOS管的尺寸太小,则钳位效果差,对后面电路没有起到太大的作用;MOS管的尺寸太大,则在某些情况下容易漏电,会导致电路结构的失配。
发明内容
为解决现有技术中的不足,本申请提供一种用于钳位PMOS的Vgs的新型钳位结构。
为了实现上述目标,本发明采用如下技术方案:
一种用于钳位PMOS的Vgs的新型钳位结构,所述钳位结构包括耦合模块和上拉模块;
所述耦合模块一端连接电源Vin,另一端连接上拉模块的一端,上拉模块的另一端连接待钳位PMOS的G端,待钳位PMOS的S端与电源Vin连接,D端产生Vreg;
电源Vin快速上升时,耦合模块使上拉模块导通,对待钳位PMOS的G端起上拉作用,钳位其Vgs,从而稳定待钳位PMOS产生的Vreg,减少对后一级的影响。
本发明进一步包括以下优选方案:
优选地,所述耦合模块和上拉模块分别为电容和MOS管;
所述电容一端连接电源Vin,所述电容的另一端连接MOS管的S端;
所述MOS管的D端和G端均连接待钳位PMOS的G端。
优选地,所述MOS管导电沟道宽与长的比例与其通态漏级电流ID正比;
电源Vin突然变高时,速度越快,所述电容阻抗越低,导通效果越强,且MOS管导电沟道宽与长的比例与其通态漏级电流ID正比,使待钳位PMOS的G端跟随Vin的变化,钳位待钳位PMOS的Vgs,稳定流过待钳位PMOS的电流,从而稳定待钳位PMOS产生的Vreg。
优选地,所述钳位结构还包括闭环稳压模块,用于根据基准电压Vref稳定待钳位PMOS产生的Vreg。
优选地,所述闭环稳压模块包括运算放大器、第一电阻和第二电阻;
所述运算放大器的输出端连接待钳位PMOS的G端,同相输入端连接基准电压Vref,反相输入端连接第一电阻的一端及第二电阻的一端;
所述第一电阻的另一端连接待钳位PMOS的D端;
所述第二电阻的另一端接地;
所述第一电阻和第二电阻,确定输入运算放大器反相输入端反馈信号的比例,并确定该支路的电流和Vreg的大小。
优选地,所述闭环稳压模块中,采用二极管连接形式的MOS管分别代替第一电阻和第二电阻,以确定输入运算放大器反相输入端反馈信号的比例,并确定该支路的电流和Vreg的大小。
优选地,所述闭环稳压模块中,采用二极管分别代替第一电阻和第二电阻,以确定输入运算放大器反相输入端反馈信号的比例,并确定该支路的电流和Vreg的大小。
本申请所达到的有益效果:
1.用电容和MOS管作为钳位结构,MOS管的瞬间导通能力来保证钳位功能,MOS管的宽长比越大,瞬时能力越强,使待钳位PMOS的Vgs稳定,正常状态下认为电容是断路;
2.本发明结构对电路没有影响,当Vin有纹波、突变或者打ESD时,电源变化越快,电容阻抗越低,导通效果越强,电容连接的MOS管,其导电沟道宽与长的比例与其通态漏级电流ID正比,瞬时导通能力很强,能够使待钳位PMOS的G端跟随Vin的变化,即钳位其Vgs,使Vreg稳定。
附图说明
图1是本发明一种用于钳位PMOS的Vgs的新型钳位结构的工作原理图;
图2是本发明一种用于钳位PMOS的Vgs的新型钳位结构的工作时序图。
具体实施方式
下面结合附图对本申请作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案,而不能以此来限制本申请的保护范围。
本发明的一种用于钳位PMOS的Vgs的新型钳位结构,所述钳位结构包括耦合模块和上拉模块;
所述耦合模块和上拉模块串联,其中,耦合模块一端连接电源Vin,另一端连接上拉模块的一端,上拉模块的另一端连接待钳位PMOS的G端,待钳位PMOS的S端与电源Vin连接,D端产生Vreg;
电源Vin快速上升时,耦合模块使上拉模块导通,对待钳位PMOS的G端起上拉作用,钳位待钳位PMOS的Vgs,从而稳定待钳位PMOS产生的Vreg,减少后一级的影响。
实施例中,所述耦合模块和上拉模块分别为电容和MOS管;
所述电容一端连接电源Vin,所述电容的另一端连接MOS管的S端;
所述MOS管的D端和G端均连接待钳位PMOS的G端。
所述电容,用于电源Vin快速上升的耦合作用;
所述MOS管,用于电源Vin快速上升时和所述电容形成上拉路径;
电源Vin快速上升时,由于电容耦合作用使钳位MOS管的S端变高,MOS管导通,对PMOS的G端起上拉作用,保证PMOS的Vgs不会变化太大,从而减少后一级的影响。
如图1所示,具体实施时,采用电容C与PMOS1作为钳位结构,PMOS2是产生Vreg的输出级,通过PMOS1的瞬间导通能力来保证钳位功能,MOS管的宽长比越大,瞬时能力越强,使PMOS2的Vgs稳定,正常状态下认为电容C是断路;
当Vin有纹波、突变或者打ESD时,即电源Vin突然变高时,速度越快,所述电容C阻抗越低,导通效果越强,且PMOS1导电沟道宽与长的比例与其通态漏级电流ID正比,使PMOS2的G端跟随Vin的变化,钳位PMOS2的Vgs,稳定流过PMOS2的电流,从而稳定PMOS2产生的Vreg。
PMOS1取的尺寸不能太小,否则钳位效果不明显,PMOS1取的尺寸不能太大,太大反而会使PMOS1的S端对地寄生电容更大,导致G点不会太快跟着Vin,起到了反作用,这个问题可以通过加大C或者改变PMOS1的环电位来解决。
PMOS1的尺寸与电容C大小的选择与实际电路有关,钳位结构可强可弱,看实际效果来选择,环电位主要是寄生有影响,PMOS1尺寸大,也就是面积大,对地寄生的电容大时,钳位结构的电流不是流过PMOS1而是通过寄生电容路径到地,这时PMOS1尺寸大但是没起到应该有的作用,PMOS1尺寸小环电位影响的越小,这三个参数不能定量,根据实际项目来确定。
如图1所示,所述钳位结构还可以设计添加闭环稳压模块,用于根据基准电压Vref来钳位待钳位PMOS产生的Vreg。
所述闭环稳压模块包括运算放大器、第一电阻R1和第二电阻R2;
所述运算放大器的输出端连接待钳位PMOS的G端,同相输入端连接基准电压Vref,反相输入端连接第一电阻R1的一端及第二电阻R2的一端;
所述第一电阻R1的另一端连接待钳位PMOS的D端;
所述第二电阻R2的另一端接地;
所述第一电阻R1和第二电阻R2,用于确定输入运算放大器反相输入端反馈信号的比例,并确定该支路的电流和Vreg的大小。
从而使整体电路构成一个LDO结构,即一个闭环稳压的结构,Vref是基准电压,R1和R2之间的电位是运算放大器的负反馈端,PMOS2是第二级的单级放大器,Vreg是LDO的输出,Vreg=Vref*(R1+R2)/R2,对后面低压模块进行供电,因为是个闭环结构,希望输出Vreg能够稳定或不能突然上升太高,避免将Vreg后面驱动的MOS损坏,所以需要本发明简单有效的钳位结构,其中的电容C也可以和电路的补偿电容复用,可以节省面积,本发明主要是针对环路里的PMOS,图1为优选实施电路,具体实施时,大环路的结构和实施例图1不一样也可以,图1里的R1和R2可以用二极管连接形式的MOS管,即用漏极(D)、栅极(G)连接的MOS管替换,或者用二极管替换,只是不如图1效果好。
如图2所示,是本发明实施时的工作时序图,Vin变化的幅度是3V/1u,这个幅度在正常情况下是比较少见的,Vin变化时钳位结构起作用,PMOS2的G端电压变化和Vreg的变化如图2所示,VG变化很快跟上Vin,Vreg的变化比较小,幅度只有10mV/3us,对后面没什么影响。
如果Vin突变的更高甚至是打ESD的情况,为避免Vreg被抬得太高,对后面驱动的低压管子造成损坏,钳位结构在这个情况下起到的很大的作用,Vin突变越快,电容阻抗越低,导通效果越强,电容连接的MOS,其导电沟道宽与长的比例与其通态漏级电流ID正比,瞬时导通能力很强,能够使PMOS2的G端电压VG跟随Vin的变化,钳位PMOS2的Vgs,使流过PMOS2的电流不会变化太大,Vreg也就不会变化太高,此方法更简单、更有效。
本发明申请人结合说明书附图对本发明的实施示例做了详细的说明与描述,但是本领域技术人员应该理解,以上实施示例仅为本发明的优选实施方案,详尽的说明只是为了帮助读者更好地理解本发明精神,而并非对本发明保护范围的限制,相反,任何基于本发明的发明精神所作的任何改进或修饰都应当落在本发明的保护范围之内。
Claims (7)
1.一种用于钳位PMOS的Vgs的新型钳位结构,其特征在于:
所述钳位结构包括耦合模块和上拉模块;
所述耦合模块一端连接电源Vin,另一端连接上拉模块的一端,上拉模块的另一端连接待钳位PMOS的G端,待钳位PMOS的S端与电源Vin连接,D端产生Vreg;
电源Vin快速上升时,耦合模块使上拉模块导通,对待钳位PMOS的G端起上拉作用,钳位其Vgs,从而稳定待钳位PMOS产生的Vreg,减少对后一级的影响。
2.根据权利要求1所述的新型钳位结构,其特征在于:
所述耦合模块和上拉模块分别为电容和MOS管;
所述电容一端连接电源Vin,所述电容的另一端连接MOS管的S端;
所述MOS管的D端和G端均连接待钳位PMOS的G端。
3.根据权利要求2所述的新型钳位结构,其特征在于:
所述MOS管导电沟道宽与长的比例与其通态漏级电流ID正比;
电源Vin突然变高时,速度越快,所述电容阻抗越低,导通效果越强,且MOS管导电沟道宽与长的比例与其通态漏级电流ID正比,使待钳位PMOS的G端跟随Vin的变化,钳位待钳位PMOS的Vgs,稳定流过待钳位PMOS的电流,从而稳定待钳位PMOS产生的Vreg。
4.根据权利要求1-3任一所述的新型钳位结构,其特征在于:
所述钳位结构还包括闭环稳压模块,用于根据基准电压Vref稳定待钳位PMOS产生的Vreg。
5.根据权利要求4所述的新型钳位结构,其特征在于:
所述闭环稳压模块包括运算放大器、第一电阻和第二电阻;
所述运算放大器的输出端连接待钳位PMOS的G端,同相输入端连接基准电压Vref,反相输入端连接第一电阻的一端及第二电阻的一端;
所述第一电阻的另一端连接待钳位PMOS的D端;
所述第二电阻的另一端接地;
所述第一电阻和第二电阻,确定输入运算放大器反相输入端反馈信号的比例,并确定该支路的电流和Vreg的大小。
6.根据权利要求5所述的新型钳位结构,其特征在于:所述闭环稳压模块中,采用二极管连接形式的MOS管分别代替第一电阻和第二电阻,以确定输入运算放大器反相输入端反馈信号的比例,并确定该支路的电流和Vreg的大小。
7.根据权利要求5所述的新型钳位结构,其特征在于:所述闭环稳压模块中,采用二极管分别代替第一电阻和第二电阻,以确定输入运算放大器反相输入端反馈信号的比例,并确定该支路的电流和Vreg的大小。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011205950.XA CN114442714A (zh) | 2020-11-02 | 2020-11-02 | 一种用于钳位PMOS的Vgs的新型钳位结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011205950.XA CN114442714A (zh) | 2020-11-02 | 2020-11-02 | 一种用于钳位PMOS的Vgs的新型钳位结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114442714A true CN114442714A (zh) | 2022-05-06 |
Family
ID=81357933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011205950.XA Pending CN114442714A (zh) | 2020-11-02 | 2020-11-02 | 一种用于钳位PMOS的Vgs的新型钳位结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114442714A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115657779A (zh) * | 2022-12-08 | 2023-01-31 | 荣湃半导体(上海)有限公司 | 一种电源瞬态突变抑制的低压差线性稳压器 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030201457A1 (en) * | 2002-04-30 | 2003-10-30 | Shi-Tron Lin | Gate-coupled MOSFET ESD protection circuit |
JP2007288774A (ja) * | 2006-03-22 | 2007-11-01 | Toyota Central Res & Dev Lab Inc | 低スイッチング損失、低ノイズを両立するパワーmos回路 |
CN102255304A (zh) * | 2011-07-19 | 2011-11-23 | 北京大学 | Esd电源箝位电路 |
CN202917970U (zh) * | 2012-09-28 | 2013-05-01 | 上海华虹集成电路有限责任公司 | 电源钳位esd保护电路 |
CN103715997A (zh) * | 2013-12-20 | 2014-04-09 | 惠州市正源微电子有限公司 | 一种改善功率放大器线性度的电路 |
CN106953510A (zh) * | 2017-03-23 | 2017-07-14 | 上海英联电子系统有限公司 | 开关器件电压尖峰有源钳位自驱动电路 |
CN206892709U (zh) * | 2017-03-17 | 2018-01-16 | 华南理工大学 | 一种具有高阶温度补偿的带隙基准电压源 |
CN109219786A (zh) * | 2016-06-17 | 2019-01-15 | 高通股份有限公司 | 具有高电源抑制比和短路保护的经补偿低压降 |
CN110858084A (zh) * | 2018-08-24 | 2020-03-03 | 辛纳普蒂克斯公司 | 用于线性调节器的涌流保护 |
-
2020
- 2020-11-02 CN CN202011205950.XA patent/CN114442714A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030201457A1 (en) * | 2002-04-30 | 2003-10-30 | Shi-Tron Lin | Gate-coupled MOSFET ESD protection circuit |
JP2007288774A (ja) * | 2006-03-22 | 2007-11-01 | Toyota Central Res & Dev Lab Inc | 低スイッチング損失、低ノイズを両立するパワーmos回路 |
CN102255304A (zh) * | 2011-07-19 | 2011-11-23 | 北京大学 | Esd电源箝位电路 |
CN202917970U (zh) * | 2012-09-28 | 2013-05-01 | 上海华虹集成电路有限责任公司 | 电源钳位esd保护电路 |
CN103715997A (zh) * | 2013-12-20 | 2014-04-09 | 惠州市正源微电子有限公司 | 一种改善功率放大器线性度的电路 |
CN109219786A (zh) * | 2016-06-17 | 2019-01-15 | 高通股份有限公司 | 具有高电源抑制比和短路保护的经补偿低压降 |
CN206892709U (zh) * | 2017-03-17 | 2018-01-16 | 华南理工大学 | 一种具有高阶温度补偿的带隙基准电压源 |
CN106953510A (zh) * | 2017-03-23 | 2017-07-14 | 上海英联电子系统有限公司 | 开关器件电压尖峰有源钳位自驱动电路 |
CN110858084A (zh) * | 2018-08-24 | 2020-03-03 | 辛纳普蒂克斯公司 | 用于线性调节器的涌流保护 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115657779A (zh) * | 2022-12-08 | 2023-01-31 | 荣湃半导体(上海)有限公司 | 一种电源瞬态突变抑制的低压差线性稳压器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108776502B (zh) | 一种ldo线性稳压器的防倒灌保护电路 | |
CN109088532B (zh) | 一种带有源钳位的电流型分段栅极驱动电路 | |
CN102063146A (zh) | 自适应频率补偿低压差线性稳压器 | |
US20230122458A1 (en) | Low dropout linear regulator and control circuit thereof | |
CN213934662U (zh) | 一种无片外电容线性稳压电路 | |
WO2022057026A1 (zh) | 一种内部电源产生电路 | |
CN115903985A (zh) | 适用于宽输入电压范围ldo电路的限流电路 | |
CN110399003B (zh) | 一种相对负电源轨和相对正电源轨产生电路 | |
CN103955251B (zh) | 一种高压线性稳压器 | |
CN114442714A (zh) | 一种用于钳位PMOS的Vgs的新型钳位结构 | |
CN109491447A (zh) | 一种应用于带隙基准电路的启动电路 | |
CN107066011B (zh) | 一种用于ldo的缓冲电路 | |
CN109861503B (zh) | 用于功率器件的驱动电路 | |
CN115425958B (zh) | 一种用于控制高压模拟开关的栅源电压保持电路 | |
CN116700416A (zh) | 一种高压转低压的线性稳压电路及电子设备 | |
CN114637367B (zh) | 一种芯片内部低压电源产生电路 | |
US9229467B2 (en) | Bandgap reference circuit and related method | |
KR0140124B1 (ko) | 반도체 메모리 장치의 전원 전압 검출회로 | |
CN115167591A (zh) | 一种基于齐纳二极管的浮动高端电源地产生电路 | |
US4754168A (en) | Charge pump circuit for substrate-bias generator | |
CN114895743A (zh) | 一种用于动态偏置电流ldo的低启动电流电路 | |
CN112018725A (zh) | 过压防护装置 | |
CN113050738A (zh) | 一种cmos带隙基准源电路 | |
CN113556115B (zh) | 一种e型氮化镓器件的驱动电路 | |
JP4080696B2 (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |