CN113157039A - 一种快速瞬态响应的低压差线性稳压器 - Google Patents

Abstract

本发明属于电子电路技术领域，具体涉及一种快速瞬态响应的低压差线性稳压器。本发明为了解决传统LDO电路在重载跳轻载时，输出产生的overshoot只能通过反馈电阻网络泄放而导致overshoot恢复时间较长，不利于芯片在高频跳载的环境中工作的问题，本发明采用双功率管的电路结构代替反馈电阻网络。当重载跳轻载，LDO的输出发生overshoot时，驱动级在减小上功率管流出的电流的同时，提高下功率管的泄放电流，抑制overshoot的峰值，同时加速LDO输出恢复到正常工作水平的过程。

Description

一种快速瞬态响应的低压差线性稳压器

技术领域

本发明属于电子电路技术领域，具体涉及一种快速瞬态响应的低压差线性稳压器(Low Dropout Regulator，LDO)。

背景技术

随着集成电路产业的发展以及高性能可穿戴电子产品的兴起，电源管理已经成为决定芯片性能的关键技术。低压差线性稳压器(LDO)具有低成本、低噪声、高精度和简单的外围电路的特点，是电源管理技术中不可或缺的重要部分，具有广阔的发展前景。

如图1所示，传统的N型LDO电路是由误差放大器(EA)、NMOS功率管、反馈电阻以及负载电容构成。当LDO的负载增大时，负载电流I_load对负载电容的抽载会使得LDO输出的电压下掉，此时反馈电阻、EA和功率管组成的负反馈网络发挥作用，增大功率管栅极的电压，从而增大功率管对负载电容的充电电流，使LDO的输出恢复到正常的值。反之，LDO的输出由重载跳轻载时，负反馈环路也会通过减小功率管对负载电容的充电电流，通过反馈电阻到地的通路释放负载电容上的电荷，使LDO的输出恢复到正常的值。

传统的LDO电路能满足大多数芯片的供电需求，但在需要通过高频跳载实现高性能低功耗的应用环境下，传统的LDO电路存在一个巨大的缺陷。在重载跳轻载时，由于传统LDO的调整方式是通过反馈电阻释放负载电容上的电荷，这导致传统LDO在重载跳轻载时输出产生的overshoot的恢复时间会很长，并且功率管栅极在这段时间内都处于较低的电位，如果在这段时间里又发生轻载跳重载的话，LDO就会产生较大的下冲，并且功率管栅极电压的调整需要更长的恢复时间，导致LDO输出会出现不稳定的情况，这限制了传统LDO供电的芯片在高频跳载的应用环境中的应用。

发明内容

本发明的目的，就是针对上述问题，提出一种适用于高频跳载应用环境的采用双功率管结构的LDO，提高LDO的快速瞬态响应能力，满足LDO在高频跳载的应用场景中的应用需求。其电路结构包括误差放大器(EA)、第二级放大器、补偿网络、N型上功率管MN_{PASS_H}、N型下功率管MN_{PASS_L}和反馈电阻网络。

本发明的技术方案是：

一种快速瞬态响应的低压差线性稳压器，如图2所示，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第一功率管、第二功率管、第一电阻、第二电阻、第一电容、第二电容和电流源；其中，

第六PMOS管的源极接电源，其栅极和漏极互连，第六PMOS管的漏极接第一NMOS管的漏极，第一NMOS管的栅极接偏置电压，第一NMOS管的源极接地；

第四PMOS管的源极接电源，其栅极和漏极互连，第四PMOS管的漏极接第二NMOS管的漏极，第二NMOS管的栅极接第一PMOS管的漏极，第二NMOS管的源极接地；

第三PMOS管的源极接电源，其栅极接第六PMOS管的漏极，第一PMOS管的源极接第三PMOS管的漏极，第一PMOS管的栅极接基准电压，第一PMOS管的漏极接第三NMOS管的漏极；第三NMOS管的栅极和漏极互连，第三NMOS管的源极接地；第二PMOS管的源极接第三PMOS管的漏极，第二PMOS管的栅极接第一功率管的源极，第二PMOS管的漏极接第四NMOS管的漏极，第四NMOS管的栅极和漏极互连，第四NMOS管的源极接地；

第五PMOS管的源极接电源，其栅极和漏极互连，第五PMOS管的漏极接第四PMOS管的源极，第四PMOS管的栅极和漏极互连，第四PMOS管的漏极接第五NMOS管的漏极，第五NMOS管的栅极接偏置电压，第五NMOS管的源极接地；

第七PMOS管的源极接电源，其栅极接第四PMOS管的漏极，第八PMOS管的源极接第七PMOS管的漏极，第八PMOS管的栅极接第四PMOS管的漏极，第七NMOS管的漏极接第七PMOS管的漏极，第七PMOS管的栅极接第九PMOS管的漏极，第六NMOS管的漏极接第八PMOS管的漏极和第七NMOS管的源极，第六NMOS管的栅极接第二PMOS管的漏极，第六NMOS管的源极接地；

第九PMOS管的源极接电压，其栅极接第六PMOS管的漏极，第九NMOS管的漏极接第八NMOS管的漏极，第八NMOS管的栅极和漏极互连，第八NMOS管的源极接第九NMOS管的漏极，第九NMOS管的栅极和漏极互连，第九NMOS管的源极接第十NMOS管的漏极，第十NMOS管的栅极和漏极互连，第十NMOS管的源极接地；

第十PMOS管的源极接电源，其栅极接第七PMOS管的漏极；第十一PMOS管的源极接第十PMOS管的漏极，第十一PMOS管的栅极接第一功率管的源极，第十一PMOS管的栅极还通过第一电阻后接第十PMOS管的漏极，第十一PMOS管的漏极通过第一电容后接第六NMOS管的漏极；

第十一NMOS管的漏极接电源，其栅极通过第一电容后接第十一PMOS管的漏极；第十二NMOS管的漏极接第十一NMOS管的源极，第十二NMOS管的栅极接偏置电压，第十二NMOS管的源极接地；

第一功率管的漏极接外部低压电源，其栅极接第十PMOS管的漏极，第一功率管的源极接第二功率管的漏极，第二功率管的栅极接第十一NMOS管的源极，第二功率管的源极接地；

第一功率管漏极与第二功率管源极的连接点依次通过第二电阻和第二电容后接地；第一功率管漏极与第二功率管源极的连接点还接电流源的输入端，电流的输入端接地；

第一功率管漏极、第二功率管源极、第二电阻和电流源的连接点为稳压器输出端。

本发明的关键点在于使用双功率管结构为LDO的输出供电，并引入动态零点进行频率补偿。当负载由重载跳轻载，LDO输出发生overshoot时，负反馈环路减小上功率管MN_{PASS_H}的栅极电压，减小上功率管的充电电流，同时负反馈环路增大下功率管MN_{PASS_L}的栅极电压，增大下功率管的放电电流，加速LDO的overshoot的恢复，以此改善传统单功率管LDO在重载跳轻载时恢复时间较长的缺陷，避免功率管栅极长时间处于不正常的工作状态；同样的，当负载由轻载跳重载，LDO输出发生undershoot时，负反馈环路增大上功率管MN_{PASS_H}的栅极电压，增大上功率管的充电电流，同时负反馈环路减小下功率管MN_{PASS_L}的栅极电压，减小下功率管的放电电流，提高LDO的瞬态响应能力。与此同时，为了满足快速响应的需求，利用工作在线性区的晶体管阻值与V_GS成线性相关的特点，在电路中引入了与负载相关的动态零点对次极点进行频率补偿，扩展带宽。基于以上设计考虑设计的LDO，可以满足电源管理芯片在高频跳载应用环境中的供电需求。

本发明的有益效果为：采用双功率管结构后，当LDO的负载发生跳变时，负反馈环路驱动两个功率管在LDO的输出形成一个推挽，加速LDO输出的undershoot或overshoot的恢复。这样的双功率管结构，保证了LDO在高频跳载的情况下输出能快速恢复正常值，避免了较大输出误差的出现而影响电路的正常功能实现或者影响后级电路逻辑，提高了电路的可靠性。

附图说明

图1传统LDO电路拓扑图；

图2本发明提出的快速瞬态响应LDO电路示意图；

图3本发明提出的快速瞬态响应LDO电路的小信号示意图；

图4本发明提出的快速瞬态响应LDO电路在不同负载条件下的波特图；

图5本发明提出的快速瞬态响应LDO电路输出在低频跳载时瞬态响应波形示意图；

图6本发明提出的快速瞬态响应LDO电路输出在高频跳载时瞬态响应波形示意图。

具体实施方式

下面结合附图，对本发明技术方案进行详细描述：

本发明为了解决上述传统LDO电路在重载跳轻载时，输出产生的overshoot只能通过反馈电阻网络泄放而导致overshoot恢复时间较长，不利于芯片在高频跳载的环境中工作的问题，本发明采用双功率管的电路结构代替反馈电阻网络。当重载跳轻载，LDO的输出发生overshoot时，驱动级在减小上功率管流出的电流的同时，提高下功率管的泄放电流，抑制overshoot的峰值，同时加速LDO输出恢复到正常工作水平的过程。

如图2所示，为本发明提出的快速瞬态响应LDO电路示意图。下面对图中的符号进行说明，VIN指的是锂电池供电的第一电压源；VSS指的是该LDO接的地电位；V_REF指的是该LDO的误差放大器采用的基准电压；VB1指的是为LDO提供给偏置的偏置电压；VSYS指的是给该LDO功率管供电的DC-DC低压电源；V_OUT是该LDO的输出。

该LDO的组成部分从左往右依次是偏置级、误差放大器、驱动级、功率管及外挂大电容。出于电路的效率考虑，LDO的偏置级、误差放大器以及驱动级采用锂电池供电的3.7V电源轨，保证电路正常工作，两个NMOS功率管则接前级DC-DC电源输出的1.2V低压电源轨，提高电路的效率。由于两个功率管需要在LDO的输出形成推挽结构，所以两个功率管对LDO负载电容的充放电动作是反相的，在本发明中上功率管采用源随接法，下功率管采用共源接法。根据本发明的具体应用条件，LDO的输出电压为1V，负载范围为0～300mA。

对于传统的LDO电路，由于只需要驱动一个功率管，所以EA通常只有一个输出信号作用于驱动级，同样的，驱动级也只有一个输出直接作用于功率管的栅极。本发明提出的LDO电路的反馈环路需要驱动两个功率管对输出进行调整，因此驱动级需要输出两个驱动信号分别驱动上下功率管。由于两个功率管的小信号响应是反相的，为了保证负反馈环路的正确性，驱动级的小信号响应也应该是反相的，所以输出作用于上功率管栅极的驱动级MP10采用共源接法，输出作用于下功率管栅极的驱动级MN11采用源随接法。由于EA的输出需要分别作用于MP10和MN11的栅极，所以用MP8和MN7形成的网孔把EA的输出分为图(2)中的A、B两个点。在负反馈环路发挥作用时，A点和B点的小信号变化是同相的。采用MP8和MN7形成的网孔把EA的输出分为A、B两个点的好处在于可以提高第二级放大器的输出摆率，在负载跳变瞬态切换时，可以为两个功率管的栅极提供较大的充电电流，因此可以提高LDO的瞬态响应速度。另外由于在LDO的输出加了下功率管为LDO的输出提供了一条灵活的电荷泄放通路，所以在重载跳轻载的工作情况下，LDO电路的overshoot会得到明显的抑制并且能快速恢复到正常值。

具体的，设计MP5、MP4和MN5所在支路用于给网孔中的MP8提供静态偏置点。MP5和MP4与MP8和MP10构成一个预偏置电路，其中MP4和MP8尺寸相同，预偏置电路中的MOS管的V_GS的关系为：

V_GSP5+V_GSP4＝V_GSP8+V_GSP10 (1)

由于(1)式可得：

I_{2_B}＝I₂-I_{2_A} (3)

同样的MP9、MN8、MN9和MN10所在支路用于给网孔中的MN7提供静态偏置点。具体的MN7、MN11和MN_{PASS_L}与MN8、MN9和MN10构成一个预偏置电路，其中MN7和MN8尺寸相同，预偏置电路中的MOS管的V_GS的关系为：

V_GSN7+V_GSN11+V_GSNL＝V_GSN8+V_GSN9+V_GSN10 (4)

通过V_GS之和相等来确定网孔中的MP8的静态偏置点的好处在于，一方面，当电源轨发生变化时，网孔依旧能够保持正常的工作状态，并且当发生瞬态响应时，EA在A、B节点的输出会快速反应，对两个功率管栅极的充放电电流，增强瞬态响应能力；另一方面，网孔的工作状态(即I_{2_A}和I_{2_B}的静态电流)以及泄放管的静态电流I_{PASS_L}均与电源电压无关，说明该电路不依赖于特定的输入电压，可以适当的进行应用范围拓展。

网孔节点B到节点A带宽远大于LDO在各个负载条件下的带宽，所以在全负载范围内对该LDO进行小信号分析时，都可以认为节点A和节点B之间是AC短路，具有相同的频率响应特性。电容Cc为弥勒电容，跨接在EA的输出和上功率管的栅极之间，用于增大EA输出的等效容抗。由于本发明提出的LDO是外挂大电容的LDO，因此在轻载条件下LDO输出端的极点在较低频的位置，弥勒电容的存在使得EA输出端的极点也在较低频，这可能会使LDO存在稳定性问题，所以出于对LDO在各个负载条件下的稳定性考虑，在上功率管栅极和弥勒电容之间串联一个PMOS管MP11，MP11的导通电阻与Cc形成一个与负载相关的动态零点。因为MP11的漏极接Cc，所以MP11始终工作在线性区，即它的导通电阻由它的V_GSMP11决定，具体的：

R_MP11与Cc串联形成的动态零点可表示为：

负载增大时，上功率管的V_GS增大，使得MP11的栅源电压V_GSMP11增大，MP11的导通电阻R_MP11减小，该动态零点的位置向高频移动。

本发明提出的LDO电路的小信号模型如图3所示。其中，g_m为MP1(MP2)的等效跨导；R₁为节点A(B)的等效阻抗，C₁为节点A(B)的寄生电容；-g_m1为MP10的等效跨导；R_P为上功率管栅极的等效阻抗，C_P为上功率管栅极的寄生电容；g_mH和-g_mL分别为上功率管和下功率管的等效跨导；R_O和C_O为输出节点的等效阻抗的输出电容；Cc为弥勒电容，MP11的导通电阻R_MP11简写为R_C。该LDO电路的低频增益可以表示为：

A_dc＝-g_mR₁(g_m1R_pg_mHR_o+g_mLR_o) (9)

传输函数可以表示为：

由传输函数可知，本发明提出的LDO有两个零点，动态零点在带宽意外进行频率补偿，另一个零点在带宽以外，可以忽略。该LDO有四个极点，其中位于EA输出和LDO输出的极点是低频极点，另外两个高频极点在带宽以外，可以忽略，不同负载条件下的波特图如图4所示。

在不同的负载条件下，该LDO的主极点位置不同。如图4所示，在轻载时，上功率管关闭，因此A节点电压为高使得上功率管的栅极电压降低来关闭上功率管，所以MP10的等效跨导g_m1较小。另外轻载条件下，R_O较大并且该LDO是片外大电容结构，因此可以得到主极点位于LDO的输出，次极点位于EA的输出。在重载时，MP10的等效跨导g_m1较大，且等效的输出电阻R_O较小，所以主极点位于EA的输出，次极点位于LDO的输出。动态零点的存在使得在全负载范围内该LDO都具有足够的相位裕度，具有良好的稳定性。

图5为本发明提出的LDO电路的低频瞬态响应波形仿真图，负载在0～300mA的之间跳变时，该LDO电路overshoot和undershoot都小于20mV，并且在极短的时间内(～30us)恢复到正常值。图6为本发明提出的LDO电路的高频瞬态响应(轻载持续时间为50us)波形仿真图，负载在0～300mA的之间跳变，该LDO电路overshoot和undershoot都小于20mV，并能快速恢复不影响下一周期的瞬态响应，说明本发明提出的LDO能够满足为在高频跳载的应用环境中工作的芯片供电的应用需求。

Claims (1)

1.一种快速瞬态响应的低压差线性稳压器，其特征在于，包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第一功率管、第二功率管、第一电阻、第二电阻、第一电容、第二电容和电流源；其中，

第六PMOS管的源极接电源，其栅极和漏极互连，第六PMOS管的漏极接第一NMOS管的漏极，第一NMOS管的栅极接偏置电压，第一NMOS管的源极接地；

第四PMOS管的源极接电源，其栅极和漏极互连，第四PMOS管的漏极接第二NMOS管的漏极，第二NMOS管的栅极接第一PMOS管的漏极，第二NMOS管的源极接地；

第三PMOS管的源极接电源，其栅极接第六PMOS管的漏极，第一PMOS管的源极接第三PMOS管的漏极，第一PMOS管的栅极接基准电压，第一PMOS管的漏极接第三NMOS管的漏极；第三NMOS管的栅极和漏极互连，第三NMOS管的源极接地；第二PMOS管的源极接第三PMOS管的漏极，第二PMOS管的栅极接第一功率管的源极，第二PMOS管的漏极接第四NMOS管的漏极，第四NMOS管的栅极和漏极互连，第四NMOS管的源极接地；

第五PMOS管的源极接电源，其栅极和漏极互连，第五PMOS管的漏极接第四PMOS管的源极，第四PMOS管的栅极和漏极互连，第四PMOS管的漏极接第五NMOS管的漏极，第五NMOS管的栅极接偏置电压，第五NMOS管的源极接地；

第七PMOS管的源极接电源，其栅极接第四PMOS管的漏极，第八PMOS管的源极接第七PMOS管的漏极，第八PMOS管的栅极接第四PMOS管的漏极，第七NMOS管的漏极接第七PMOS管的漏极，第七PMOS管的栅极接第九PMOS管的漏极，第六NMOS管的漏极接第八PMOS管的漏极和第七NMOS管的源极，第六NMOS管的栅极接第二PMOS管的漏极，第六NMOS管的源极接地；

第九PMOS管的源极接电压，其栅极接第六PMOS管的漏极，第九NMOS管的漏极接第八NMOS管的漏极，第八NMOS管的栅极和漏极互连，第八NMOS管的源极接第九NMOS管的漏极，第九NMOS管的栅极和漏极互连，第九NMOS管的源极接第十NMOS管的漏极，第十NMOS管的栅极和漏极互连，第十NMOS管的源极接地；

第十PMOS管的源极接电源，其栅极接第七PMOS管的漏极；第十一PMOS管的源极接第十PMOS管的漏极，第十一PMOS管的栅极接第一功率管的源极，第十一PMOS管的栅极还通过第一电阻后接第十PMOS管的漏极，第十一PMOS管的漏极通过第一电容后接第六NMOS管的漏极；

第十一NMOS管的漏极接电源，其栅极通过第一电容后接第十一PMOS管的漏极；第十二NMOS管的漏极接第十一NMOS管的源极，第十二NMOS管的栅极接偏置电压，第十二NMOS管的源极接地；

第一功率管的漏极接外部低压电源，其栅极接第十PMOS管的漏极，第一功率管的源极接第二功率管的漏极，第二功率管的栅极接第十一NMOS管的源极，第二功率管的源极接地；

第一功率管漏极与第二功率管源极的连接点依次通过第二电阻和第二电容后接地；第一功率管漏极与第二功率管源极的连接点还接电流源的输入端，电流的输入端接地；

第一功率管漏极、第二功率管源极、第二电阻和电流源的连接点为稳压器输出端。

Images