CN113342109B - 一种具有最大电流限制功能的低压差线性稳压器 - Google Patents

Abstract

本发明属于电子电路技术领域，具体涉及一种具有最大电流限制功能的低压差线性稳压器。本发明主要采用电流镜结构按照一定的比例采样流过功率管的负载电流到电流限电路，负载电流远大于预先设计的重载电流值时，电流限电路在误差放大器的输出引入一股失调电流，限制负载电流的增加，当LDO的输出被短路时电流限电路会把EA的偏置电流全部抽走，Buffer把功率管的栅极拉低，限制最大的负载电流值。保证了芯片在不正常的工作状态或者人为误操作后能避免的功率管的损坏，提高芯片的可靠性与使用安全性。

Description

一种具有最大电流限制功能的低压差线性稳压器

技术领域

本发明属于电子电路技术领域，具体涉及一种具有最大电流限制功能的低压差线性稳压器。

背景技术

随着集成电路产业的发展，各式各样的IoT设备已经成为现代生活不可或缺的部分，在这样的时代背景下，具有高性能高可靠性的电源管理芯片的作用就凸显了出来。低压差线性稳压器(LDO)以其低成本、低噪声、高精度和简单的外围电路等特点，在电源管理芯片中扮演了不可替代的角色，是需要重点关注的部分。

如图1所示，传统的NMOS LDO电路的主要组成部分包括：误差放大器(EA)、频率补偿网络、NMOS功率管、反馈电阻以及负载电容。其中误差放大器、功率管和反馈电阻一起构成调整LDO输出的负反馈环路，当LDO的负载电流发生变化时，LDO的输出会偏离稳定值，此时负反馈环路响应发挥作用，对LDO输出进行调整，使其输出稳定，可为后级电路提供稳定的电源。对输出调整的过程属于频率响应的过程，因此负反馈环路的稳定性决定了电路能否正常工作，如果负反馈环路的相位裕度不够，则在发生负载的瞬态跳变时，LDO的输出可能发生振荡，所以常常需要在环路中加入补偿网络，确保电路正常工作。

由于LDO电路输出的稳定性，在大多数芯片中LDO不仅用来做内部电源轨给芯片内部电路供电，还会通过芯片引脚接出来作为测试引脚或者用做实现其他功能的参考电压。因此LDO电路的可靠性问题需要特别考虑，尤其是有LDO外接的引脚时，一旦LDO电路的输出被短路，功率管就会过很大的电流，这可能会直接烧坏功率管，导致芯片无法使用。

发明内容

本发明的目的：针对上述问题，提出一种具有输出短路电流限功能的LDO，对LDO电路的输出被短路时，最大的负载电流进行限制。

本发明主要采用电流镜结构按照一定的比例采样流过功率管的负载电流到电流限电路，负载电流远大于预先设计的重载电流值时，电流限电路在误差放大器的输出引入一股失调电流，限制负载电流的增加，当LDO的输出被短路时电流限电路会把EA的偏置电流全部抽走，Buffer把功率管的栅极拉低，限制最大的负载电流值。

为实现上述目的，本发明的技术方案为：

一种具有最大电流限制功能的低压差线性稳压器，如图2所示，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第一LDPMOS管MPH1、第二LDPMOS管MPH2、第三LDPMOS管MPH3、第四LDPMOS管MPH4、第五LDPMOS管MPH5、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一LDNMOS管MNH1、第二LDNMOS管MNH2、第三LDNMOS管MNH3、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第一电容C1、第二电容C2、第三电容C3、第一三极管Q1、第二三极管Q2和齐纳二极管；其中，第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第二NMOS管MN2、第三NMOS管MN3、第五LDPMOS管MPH5、第三LDNMOS管MNH3和第九电阻R9构成电流限电流；

第一PMOS管MP1的源极接电源，其栅极和漏极互连；第二PMOS管MP2的源极接电源，其栅极接第一PMOS管MP1的漏极；

第一LDPMOS管MPH1的源极接第一PMOS管MP1的漏极，第一LDPMOS管MPH1的栅极与漏极互连；第二LDPMOS管MPH2的源极接第二PMOS管MP2的漏极，第二LDPMOS管MPH2的栅极接第一LDPMOS管MPH1漏极；

第一三极管Q1的集电极接第一LDPMOS管MPH1的漏极，第一三极管Q1的基极通过第一电阻R1后接基准电压，第一三极管Q1的发射极通过第二电阻R2后接第一NMOS管MN1的漏极；第二三极管Q2的集电极接第二LDPMOS管MPH2的漏极，第二三极管Q2的基极依次通过第七电阻R7和第八电阻R8后接第二LDNMOS管MNH2的源极，第二三极管Q2的发射极通过第三电阻R3后接第一NMOS管MN1的漏极；第一NMOS管MN1的栅极接偏置电压，其源极接地；

第三PMOS管MP3的源极接电源，其栅极接第一PMOS管MP1的漏极；第四LDPMOS管MPH4的源极接第三PMOS管MP3的漏极，第四LDPMOS管MPH4的栅极接第一LDPMOS管MPH1的漏极；第三LDPMOS管MPH3的源极接第四LDPMOS管MPH4的漏极，第三LDPMOS管MPH3的栅极接第二LDPMOS管MPH2的漏极，第三LDPMOS管MPH3的漏极接地；第三LDPMOS管MPH3栅极与第二LDPMOS管MPH2漏极的连接点与第二LDPMOS管MPH2漏极与第二三极管Q1集电极的连接点之间，还通过第二电容C2和第四电阻R4后接第二三极管Q2的基极；

第四PMOS管MP4的源极接电源，其栅极接第五PMOS管MP5的漏极，第四PMOS管MP4漏极通过第五电阻R5后接第四LDPMOS管MPH4的源极；

第五PMOS管MP5的源极接电源，其栅极与漏极互连；第一LDNMOS管MNH1的漏极接第五PMOS管MP5的漏极，第一LDNMOS管MNH1的栅极接第四LDPMOS管MPH4的漏极；第二LDNMOS管MNH2的漏极接电源，其栅极接第四LDPMOS管MPH4的漏极，第二LDNMOS管MNH2的源极依次通过第六电阻R6、第七电阻R7和第八电阻R8后接地；第六电阻与第七电阻的连接点接齐纳二极管的阳极，齐纳二极管的阴极接第三LDPMOS管MPH3栅极与第二LDPMOS管MPH2漏极的连接点；第七电阻R7与第八电阻R8的连接点还通过第三电容C3后接第二LDNMOS管MNH2的源极；第一LDNMOS管MNH1源极、第二LDNMOS管MNH2源极、第六电阻R6与第三电容C3的连接点为输出端Vout；

第六PMOS管MP6的源极接电源，其栅极接第五PMOS管MP5的漏极；第五LDPMOS管MPH5的源极接第六PMOS管MP6的漏极，第五LDPMOS管MPH5的栅极接第一LDPMOS管MPH1的漏极；第七PMOS管MP7的源极接第五LDPMOS管MPH5的漏极，第七PMOS管MP7的栅极与漏极互连，第七PMOS管MP7的漏极通过第九电阻R9后接地；

第八PMOS管MP8的源极接第五LDPMOS管MPH5的漏极，第八PMOS管MP8的栅极通过第一电阻R1后接基准电压；第三NMOS管MN3的漏极接第八PMOS管MP8的漏极，第三NMOS管MN3的栅极与漏极互连，第三NMOS管MN3的源极接地；

第三LDNMOS管MNH3的漏极接第二LDPMOS管MPH2的漏极，第三LDNMOS管MNH3的栅极通过第一电阻R1后接基准电压；第二NMOS管MN2的漏极接第三LDNMOS管MNH3的源极，第二NMOS管MN2的栅极接第八PMOS管MP8的漏极，第二NMOS管MN2的源极接地；第三LDNMOS管MNH3栅极、第一三极管Q1基极与第一电阻R1的连接点还通过第一电容C1后接地。

上述方案相对于传统技术，为了解决传统LDO没有对负载电流进行限制的问题，如图2所示，增加了电流限电路。根据芯片应用条件，可以通过调整电流镜的镜像比例来设计LDO输出短路的最大负载电流值。当未发生过流时，电流镜镜像到电流限电路的电流很小，电流限电路不工作，无法从误差放大器的输出抽电流，此时和传统的LDO一样，电路由EA和反馈电阻构成的负反馈电压环路来调节输出电压；当负载电流远大于正常工作电流或者LDO输出被短路时，电流镜镜像到电流限电路的电流增大，电流限电路开始工作，在误差放大器的输出引入失调电流，将功率管栅极电压拉低，并拉低LDO的输出电压，限制负载电流的增大，最差的情况是LDO的输出被短路，此时达到最大电流限值，误差放大器完全失去作用。

本发明的有益效果为：当未发生过流时，电流限电路不会影响负反馈环路的工作，LDO输出会正常输出一个稳定的电压。当负载电流过大，电流限电路会通过在误差放大器的输出引入失调电流而拉低功率管栅极的输出，此时输出电压也会降低，限制负载电流的增加。这保证了芯片在不正常的工作状态或者人为误操作后能避免的功率管的损坏，提高芯片的可靠性与使用安全性。

附图说明

图1传统LDO电路拓扑图；

图2本发明提出的带电流限功能的LDO电路原理图；

图3本发明提出的带电流限功能的LDO电路小信号模型；

图4本发明提出的带电流限功能的LDO电路在轻载和重载条件下的频率响应波特图；

图5本发明提出的带电流限功能的LDO电路在发生负载跳变时的输出瞬态响应示意图；

图6本发明提出的LDO在负载电流远大于正常工作电流时各个关键节点的波形示意图。

具体实施方式

下面结合附图，对本发明技术方案进行详细描述：

如图2所示，为本发明提出的带电流限功能的LDO电路示意图。图中符号VDD为本发明提出的LDO所用的电源轨(电压范围是12V至34V)，典型值是15V；V_ref是前级基准为该LDO提供的参考电压1.2V；V_B是为该LDO提供偏置的偏置电压；V_OUT是LDO的输出(5V)，C_L是外挂大电容(100nF)。根据实际的应用条件，本发明提出的LDO的负载负载范围是100uA～5mA，输出短路时，最大电流限制在14mA。需要说明的是，图中标号为MNHX或者MPHX的MOS管指的是45V耐压的高压管，MNX或者MPX指的是耐压5V的低压管。

该LDO的组成部分从左往右依次是电流限电路、误差放大器、Buffer、功率级和外挂大电容。本发明提出的LDO采用的是NMOS管作为功率管，功率级不提供环路增益，驱动功率管的Buffer采用的是源随结构，也不提供增益，所以为了保证足够的低频增益，本发明采用高增益的误差放大器结构。跟MOS管相比，三极管一个显著的优势就是跨导较大，因此本发明选用三极管Q1和Q2作为误差放大器的放大管，R2和R3作为射极负反馈电阻增加EA的线性度。R1和C1的作用是对输入的基准电压进行滤波，保证输入基准电压的稳定。根据电路结构可以得到EA的等效跨导值：

其中g_m1是Q1(Q2)的等效跨导，R_S是R2(R3)。

EA输出端的等效阻抗是cascode结构的等效阻抗并联上带射极负反馈的三极管的等效阻抗，由于cascode结构的等效阻抗非常大，所以EA输出端的等效阻抗为：

R₁≈g_m1r_oR_S (2)

MPH3是本发明提出的LDO结构的第二级，也就是Buffer。Buffer不提供低频增益，但MP3、MPH4和MPH3所在的支路有较大的驱动能力，可快速驱动功率管MNH2。R6、R7和R8组成电阻分压网络采样输出电压V_OUT，当LDO的输出V_OUT发生变化时，V_FB把V_OUT的变化信息采样输入到EA的反相端，负反馈环对输出进行调整，使其恢复到正常值。跨接在EA的输出和V_FB节点的C2和R4是用做频率补偿的结构，其中C2是一个弥勒电容，可以增大V_FB节点的等效电容，R4和C2串联形成一个零点，用于补偿LDO的输出极点。

基于图2及以上分析可以得到本发明提出的LDO的小信号模型，小信号模型如图3所示。图中G_m1是EA的等效跨导，g_m2是Buffer的等效跨导，g_mN是功率管的等效跨导；R_X和C_X是对应节点的等效阻抗和寄生电容，R_C和C_C对应原理图中的R4和C2，R_L和C_L是负载电阻和外挂大电容。

由于密勒效应，该电路的主极点位于V_FB节点，可以表示为：

其中R_F表示V_FB节点的等效阻抗。

虽然EA的输出是一个高阻节点，等效阻抗为R₁，但是由于密勒效应，这个节点在频率响应时贡献的等效阻抗是1/G_m1，因此EA输出端的极点位于高频带宽外。同样的，Buffer使得功率管栅极的等效阻抗为1/g_m2，所以这个极点也位于高频带宽以外。对应LDO的输出节点，因为这个LDO是片外大电容结构，所以在轻载时，LDO输出端的极点会移到低频带宽以内，为了保证环路稳定性，需要在带宽附近补偿一个零点。基于以上分析，该LDO的次极点位于LDO的输出端，可表示为：

进行频率补偿的零点可表示为：

在重载条件下本发明提出的LDO在带宽内是两个极点和一个零点的零极点分布，其中V_FB节点的极点作为主极点，由于重载条件下功率管的跨导g_mN较大，所以输出等效阻抗小，输出极点位于高频，即次极点比零点高频，此时带宽和相位裕度都是最大。随着负载的减小，功率管的跨导g_mN减小，次极点向低频移动，由于主极点和零点位置确定，次极点向低频移动会使带宽和相位裕度都减小，因此频率响应最差的情况出现在轻载条件下。本发明提出的LDO在轻载和重载条件下的波特图如图4所示，在轻载条件下能满足45°的相位裕度，即在全负载范围内都能保证环路稳定性。图5为本发明提出的LDO在发生负载跳变时的瞬态响应仿真波形，该LDO的负载在轻载和重载之间发生跳变时，输出的瞬态响应产生的上冲和下冲都在100mV以内，并在恢复过程没有产生振荡，说明环路稳定性可以保证。

对于片外大电容结构的LDO，输出节点的极点在全负载范围内都作为的次极点的话，LDO的GBW就会受到很大的限制，影响LDO的环路响应速度。为了改善该LDO瞬态响应的不足，设计MNH1、MP5、MP4、R5和MPH4构成一个快速响应的小环路，当负载发生跳变时，V_OUT发生上冲或者下冲，这个环路可以快于主环路响应，先对功率管栅极进行调整，加快瞬态响应速度。

齐纳管Z1用于保护MPH3和功率管MNH2，在VDD上电的过程中，由于V_OUT还没有建立，所以V_FB是一个低电位，Q2关闭，这会使得EA的输出快速抬高至VDD附近，如果没有齐纳管Z1，则这个高电压就会加在MPH3和MNH2的V_GS上，可能损坏这两个管子，造成电路故障，加上Z1后，当VDD过高时，会直接击穿Z1，这样就能限制MPH3和MNH2的V_GS上的电压之和，起到保护作用。

下面介绍电流限电路的工作原理。MNH1和功率管MNH2的栅源接在一起，所以MNH1可以按照比例K1采样流过MNH2的负载电流，这股电流又通过电流镜MP5以比例K2镜像到MP6，所以最终流入电流限电路的电流大小为：

流入电流限电路的电流I_i会分别流入MP6和MP7所在的支路，I_load的大小决定了MP6和MP7源极的电压大小，当I_load较小时该点电压较低，又由于MP6的栅极固定接基准电压，所以MP6所在支路关闭，I_i全流过MP7所在支路，MN3没有电流流过就不会从EA输出抽电流，电流限电路不发生作用；

此时MP6和MP7源极的电压大小可以表示为：

V＝I_iR₉+V_{GS_MP7} (7)

当I_load较大时，MP6和MP7源极的电压增大，MP6打开，MN3有电流流过，MN2镜像MN3的电流开始对EA的输出抽载，降低EA输出的电压，降低功率管栅极的电压，实现限制负载电流增大的目的，当负载电流增大到MN2所在支路把MP2所在支路的电流全部抽走，即Q2不过电流，LDO输出的负载电流不会再增加，此时达到最大的负载电流。根据以上分析，合理设计K1、K2以及R9的值，可以预先设计应用所需的最大负载电流限制的值。

图6为负载电流增大时本发明提出的LDO的各个关键节点的波形示意图。根据图6可知，当负载增大到超出正常工作范围时，流过MN2的电流I_MN2增大，电流限电路所在环路开始发挥作用，电流限环路会拉低EA输出的电压V_EA，破坏正常的输出调整环路，拉低功率管栅极电压，由于功率管栅极电压被拉低，并且负反馈环路失去调整作用，功率管的V_GS由电流限环路决定。当LDO输出被短路这一最坏情况发生时，电流限电路会把流过MP2的电流全部抽走，把EA的输出拉到最低，把流过功率管的最大电流限制在14mA。说明本发明提出的LDO能在LDO工作在非正常状态或输出被短路时限制流过功率管的最大电流，起到保护芯片的作用。

Claims (1)

1.一种具有最大电流限制功能的低压差线性稳压器，其特征在于，包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第一LDPMOS管MPH1、第二LDPMOS管MPH2、第三LDPMOS管MPH3、第四LDPMOS管MPH4、第五LDPMOS管MPH5、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一LDNMOS管MNH1、第二LDNMOS管MNH2、第三LDNMOS管MNH3、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第一电容C1、第二电容C2、第三电容C3、第一三极管Q1、第二三极管Q2和齐纳二极管；其中，

第一PMOS管MP1的源极接电源，其栅极和漏极互连；第二PMOS管MP2的源极接电源，其栅极接第一PMOS管MP1的漏极；

第一LDPMOS管MPH1的源极接第一PMOS管MP1的漏极，第一LDPMOS管MPH1的栅极与漏极互连；第二LDPMOS管MPH2的源极接第二PMOS管MP2的漏极，第二LDPMOS管MPH2的栅极接第一LDPMOS管MPH1漏极；

第一三极管Q1的集电极接第一LDPMOS管MPH1的漏极，第一三极管Q1的基极通过第一电阻R1后接基准电压，第一三极管Q1的发射极通过第二电阻R2后接第一NMOS管MN1的漏极；第二三极管Q2的集电极接第二LDPMOS管MPH2的漏极，第二三极管Q2的基极依次通过第七电阻R7和第八电阻R8后接第二LDNMOS管MNH2的源极，第二三极管Q2的发射极通过第三电阻R3后接第一NMOS管MN1的漏极；第一NMOS管MN1的栅极接偏置电压，其源极接地；

第三PMOS管MP3的源极接电源，其栅极接第一PMOS管MP1的漏极；第四LDPMOS管MPH4的源极接第三PMOS管MP3的漏极，第四LDPMOS管MPH4的栅极接第一LDPMOS管MPH1的漏极；第三LDPMOS管MPH3的源极接第四LDPMOS管MPH4的漏极，第三LDPMOS管MPH3的栅极接第二LDPMOS管MPH2的漏极，第三LDPMOS管MPH3的漏极接地；第三LDPMOS管MPH3栅极与第二LDPMOS管MPH2漏极的连接点与第二LDPMOS管MPH2漏极与第二三极管Q1集电极的连接点之间，还通过第二电容C2和第四电阻R4后接第二三极管Q2的基极；

第四PMOS管MP4的源极接电源，其栅极接第五PMOS管MP5的漏极，第四PMOS管MP4漏极通过第五电阻R5后接第四LDPMOS管MPH4的源极；

第五PMOS管MP5的源极接电源，其栅极与漏极互连；第一LDNMOS管MNH1的漏极接第五PMOS管MP5的漏极，第一LDNMOS管MNH1的栅极接第四LDPMOS管MPH4的漏极；第二LDNMOS管MNH2的漏极接电源，其栅极接第四LDPMOS管MPH4的漏极，第二LDNMOS管MNH2的源极依次通过第六电阻R6、第七电阻R7和第八电阻R8后接地；第六电阻与第七电阻的连接点接齐纳二极管的阳极，齐纳二极管的阴极接第三LDPMOS管MPH3栅极与第二LDPMOS管MPH2漏极的连接点；第七电阻R7与第八电阻R8的连接点还通过第三电容C3后接第二LDNMOS管MNH2的源极；第一LDNMOS管MNH1源极、第二LDNMOS管MNH2源极、第六电阻R6与第三电容C3的连接点为输出端Vout；

第六PMOS管MP6的源极接电源，其栅极接第五PMOS管MP5的漏极；第五LDPMOS管MPH5的源极接第六PMOS管MP6的漏极，第五LDPMOS管MPH5的栅极接第一LDPMOS管MPH1的漏极；第七PMOS管MP7的源极接第五LDPMOS管MPH5的漏极，第七PMOS管MP7的栅极与漏极互连，第七PMOS管MP7的漏极通过第九电阻R9后接地；

第八PMOS管MP8的源极接第五LDPMOS管MPH5的漏极，第八PMOS管MP8的栅极通过第一电阻R1后接基准电压；第三NMOS管MN3的漏极接第八PMOS管MP8的漏极，第三NMOS管MN3的栅极与漏极互连，第三NMOS管MN3的源极接地；

第三LDNMOS管MNH3的漏极接第二LDPMOS管MPH2的漏极，第三LDNMOS管MNH3的栅极通过第一电阻R1后接基准电压；第二NMOS管MN2的漏极接第三LDNMOS管MNH3的源极，第二NMOS管MN2的栅极接第八PMOS管MP8的漏极，第二NMOS管MN2的源极接地；第三LDNMOS管MNH3栅极、第一三极管Q1基极与第一电阻R1的连接点还通过第一电容C1后接地。

Images