CN109032241B - 一种带电流限功能的低压差线性稳压器 - Google Patents

Abstract

一种带电流限功能的低压差线性稳压器，属于电子电路技术领域。本发明在功率管栅极通过推挽电压缓冲器连接电流限模块，当未发生过流时，电流限模块不工作与功率管栅极不连通，由误差放大器和反馈电阻网络来调节LDO的输出电压；当负载电流超过设定的电流限值后，电流限模块开始工作，快速将功率管的栅源电压钳位在一个定值，将较大的负载电流快速限制在一个较低的值，同时将功率管栅极电压拉低，则LDO输出电压也会降低，避免了功率管长时间过大电流。本发明既保证了正常情况下LDO有稳定的输出电压，也保证了过流情况下负载电流不会长时间保持在很大的值，避免了功率管的损坏，同时也降低了电路功耗。

Description

一种带电流限功能的低压差线性稳压器

技术领域

本发明属于电子电路技术领域，具体涉及到一种适用于高压电源轨电路的低压差线性稳压器(Low Dropout Regulator，LDO)的设计。

背景技术

随着集成电路产业的发展以及便携式电子产品的兴起，电源管理逐渐成为大众关注的焦点。低压差线性稳压器(LDO)以其低成本、低噪声、高精度和简单的外围电路等特点，作为常用的电源产生模块得到了越来越广泛的应用。

如图1(a)所示，传统的LDO电路是由误差放大器(EA)和反馈电阻构成负反馈电压环路控制功率管来调节输出端电压，使其即使在负载发生跳变时也会通过环路调整来使输出保持在一个相对稳定的电压值。负反馈环路的稳定性决定着整个电路能否正常工作，由此环路补偿一般需要外加补偿网络。LDO的补偿网络一般是由无源器件电阻电容产生额外的零极点，来保证电压闭环系统有足够的相位裕度，从而具有较好的频率稳定性。

传统的LDO电路存在一定的问题，在芯片工作时，由于应用条件的变化，在不同应用条件下，负载电流的变化会比较大，由于MOSFET功率管具有较弱的短时过载能力，如果负载电流始终保持在一个较大的值，如图1(a)所示，功率管也会长时间过大电流，容易对功率管造成损坏，甚至会损坏前后级电路。

发明内容

针对上述传统LDO存在的负载电流长时间处于一个较大的值容易造成功率管损坏的问题，本发明提出了一种带电流限功能的低压差线性稳压器LDO，能够对LDO的负载电流进行限制，避免了功率管的损坏，同时也降低了电路功耗。

本发明的技术方案为：

一种带电流限功能的低压差线性稳压器，包括误差放大器EA、功率管MNH0、第一反馈电阻R1和第二反馈电阻R2，误差放大器EA的正向输入端连接基准电压Vref，其输出端连接功率管MNH0的栅极；功率管MNH0的源极作为所述低压差线性稳压器的输出端并通过第一反馈电阻R1和第二反馈电阻R2的串联结构后接地；第一反馈电阻R1和第二反馈电阻R2的串联点连接误差放大器EA的负向输入端；

所述低压差线性稳压器还包括采样电阻Rsense、推挽电压缓冲器和电流限模块，

采样电阻Rsense接在的功率管MNH0的漏极和电源电压之间；

所述推挽电压缓冲器包括第六电阻R6、第七电阻R7、第一PMOS管MP1和第二PMOS管MP2，

第六电阻R6的一端连接功率管MNH0的栅极，其另一端连接第二PMOS管MP2的栅极和第一PMOS管MP1的源极；

第七电阻R7的一端连接电流限模块的输出端，其另一端连接第一PMOS管MP1的栅极和第二PMOS管MP2的源极；

第一PMOS管MP1和第二PMOS管MP2的漏极连接所述低压差线性稳压器的输出端；

所述电流限模块包括运算放大器OP、第四电容C4、第五电容C5、第八电阻R8、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4和第三PMOS 管MP3，

第一NMOS管MN1的栅极连接功率管MNH0的漏极，其漏极连接电源电压，其源极连接第二NMOS管MN2的栅极和漏极；

第二NMOS管MN2的源极连接第一偏置电流和运算放大器OP的正向输入端；

第三NMOS管MN3的栅极连接第二偏置电流并通过第五电容C5和第八电阻R8的并联结构后连接其漏极和电源电压，其源极连接第四NMOS管MN4的栅极和漏极；

第四NMOS管MN4的源极连接第三PMOS管MP3的源极和运算放大器OP的负向输入端；

第三PMOS管MP3的栅漏互连并连接第三偏置电流；

运算放大器OP的输出端作为所述电流限模块的输出端并通过第四电容C4后接地。

具体的，所述低压差线性稳压器还包括启动和偏置模块，所述启动和偏置模块包括第七 NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十三NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MNH1、第十六NMOS管MNH2、第十七NMOS管 MNH3、第二十一NMOS管MNH7、第二十二NMOS管MNH8、第二十三NMOS管MNH9、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MPH1 和第十三PMOS管MPH2，

第十三NMOS管MN13的栅漏短接并连接第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9和第十四NMOS管MN14的栅极以及外部偏置电流，其源极连接第七 NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9和第十四NMOS管MN14的源极以及第十一PMOS管MP11的漏极并接地；

第十一PMOS管MP11的栅极连接第二十三NMOS管MNH9的栅极和所述误差放大器 EA的正向输入端，其源极连接第二十一NMOS管MNH7的源极以及第十五NMOS管MNH1、第十六NMOS管MNH2、第十七NMOS管MNH3和第二十二NMOS管MNH8的栅极；

第二十三NMOS管MNH9的源极连接第二十二NMOS管MNH8的源极和第十四NMOS 管MN14的漏极，其漏极连接第二十二NMOS管MNH8和第十二PMOS管MPH1的漏极以及第十二PMOS管MPH1和第十三PMOS管MPH2的栅极；

第九PMOS管MP9的栅漏短接并连接第十二PMOS管MPH1的源极和第十PMOS管 MP10的栅极，其源极连接第十PMOS管MP10的源极并连接电源电压；

第十三PMOS管MPH2的源极连接第十PMOS管MP10的漏极，其漏极连接第二十一NMOS管MNH7的栅极和漏极；

第十五NMOS管MNH1的源极连接第九NMOS管MN9的漏极，其漏极输出所述第三偏置电流；

第十六NMOS管MNH2的源极连接第八NMOS管MN8的漏极，其漏极输出所述第二偏置电流；

第十七NMOS管MNH3的源极连接第七NMOS管MN7的漏极，其漏极输出所述第一偏置电流。

具体的，所述运算放大器OP包括第四PMOS管MP4、第五PMOS管MP5、第六PMOS 管MP6、第十六PMOS管MPH5、第十七PMOS管MPH6、第五NMOS管MN5、第六NMOS 管MN6和第十八NMOS管MNH4，

第四PMOS管MP4的栅极连接所述启动和偏置模块中第九PMOS管MP9的栅极，其源极连接电源电压，其漏极连接第五PMOS管MP5和第六PMOS管MP6的源极；

第五PMOS管MP5的栅极作为所述运算放大器OP的负向输入端，其漏极连接第十六PMOS管MPH5的源极；

第六PMOS管MP6的栅极作为所述运算放大器OP的正向输入端，其漏极连接第十七PMOS管MPH6的源极；

第十八NMOS管MNH4的栅极连接所述启动和偏置模块中第二十一NMOS管MNH7的栅极，其漏极连接第十六PMOS管MPH5的漏极并作为所述运算放大器OP的输出端，其源极连接第五NMOS管MN5的漏极；

第十七PMOS管MPH6的栅极连接第十六PMOS管MPH5的栅极和所述第三偏置电流，其漏极连接第六NMOS管MN6的栅极和漏极以及第五NMOS管MN5的栅极；

第五NMOS管MN5和第六NMOS管MN6的源极接地。

具体的，所述误差放大器EA包括第七PMOS管MP7、第八PMOS管MP8、第十四PMOS 管MPH3、第十五PMOS管MPH4、第十NMOS管MN10、第十一NMOS管MN11、第十二 NMOS管MN12、第十九NMOS管MNH5和第二十NMOS管MNH6，

第十NMOS管MN10的栅极作为所述误差放大器EA的正向输入端，其源极连接第十一NMOS管MN11的源极和第十二NMOS管MN12的漏极，其漏极连接第十九NMOS管MNH5 的源极；

第十一NMOS管MN11的栅极作为所述误差放大器EA的负向输入端，其漏极连接第二十NMOS管MNH6的源极；

第十二NMOS管MN12的栅极连接所述启动和偏置模块中第十三NMOS管MN13的栅极，其源极接地；

第十九NMOS管MNH5的栅极连接第二十NMOS管MNH6的栅极和所述启动和偏置模块中第二十一NMOS管MNH7的栅极，其漏极连接第十四PMOS管MPH3的栅极和漏极以及第十五PMOS管MPH4的栅极；

第十五PMOS管MPH4的漏极连接第二十NMOS管MNH6的漏极并作为所述误差放大器EA的输出端，其源极连接第八PMOS管MP8的漏极；

第七PMOS管MP7栅漏短接并连接第八PMOS管MP8的栅极和第十四PMOS管MPH3 的源极，其源极连接第八PMOS管MP8的源极并连接电源电压。

具体的，所述低压差线性稳压器还包括补偿网络，所述补偿网络包括第一电容C1、第二电容C2、第三电容C3、第三电阻R3、第四电阻R4和第五电阻R5，第三电阻R3一端连接所述功率管MNH0的栅极，另一端连接第四电阻R4的一端并通过第三电容C3后接地；第五电阻R5一端连接第四电阻R4的另一端并通过第二电容C2后接地，另一端通过第一电容 C1后接地。

具体的，所述低压差线性稳压器还包括齐纳管D1，齐纳管D1的阴极连接所述功率管 MNH0的栅极，其阳极连接所述功率管MNH0的源极。

具体的，第十五NMOS管MNH1、第十六NMOS管MNH2、第十七NMOS管MNH3、第十八NMOS管MNH4、第十九NMOS管MNH5、第二十NMOS管MNH6、第二十一NMOS 管MNH7、第二十二NMOS管MNH8、第二十三NMOS管MNH9、第十二PMOS管MPH1、第十三PMOS管MPH2、第十四PMOS管MPH3、第十五PMOS管MPH4、第十六PMOS 管MPH5和第十七PMOS管MPH6为高压LDMOS管。

本发明的有益效果为：本发明提出的低压差线性稳压器通过增加一个电流限模块用于控制负载电流，既保证了正常情况下LDO有稳定的输出电压，也保证了芯片在过流的情况下负载电流不会长时间保持在很大的值，避免了功率管的损坏，同时也降低了电路功耗。

附图说明

图1(a)为传统LDO电路拓扑图，图1(b)为本发明提出的一种带电流限功能的低压差线性稳压器的电路拓扑图。

图2是本发明提出的一种带电流限功能的低压差线性稳压器的整体结构示意图。

图3是发生过流时电流限模块构成的负反馈环路(灰色部分)示意图。

图4是本发明提出的一种带电流限功能的低压差线性稳压器的一种具体电路实现形式。

图5是本发明在过流状态下功率管电流、负载电流和输出电压的瞬态仿真图。

图6是本发明在过流状态下功率管电流、负载电流和输出电压的DC仿真图。

具体实施方式

结合附图和具体实施例对本发明进行详细的描述：

本发明提出的一种带电流限功能的低压差线性稳压器为了解决传统LDO没有对负载电流进行限制的问题，在功率管MNH0栅极增加了一个电流限模块如图1(b)所示，根据LDO应用条件可以自行设定一个LDO电路负载电流的限定值I_limit。当未发生过流时，同图1(a)一样，由误差放大器EA和反馈电阻构成的负反馈电压环路来调节LDO的输出电压，此时电流限模块不工作；当负载电流超过设定的电流限值I_limit后，电流限模块开始工作，快速将功率管MNH0的栅源电压钳位在一个定值，这样就会将较大的负载电流快速限制在一个较低的值，同时将功率管栅极电压拉低，LDO输出电压也会降低，避免了功率管MNH0长时间过大电流。当负载电流由过流恢复至正常值后，电流限电路也会逐渐退出控制，输出电压仍旧由EA环路控制。LDO电路还包括后级电路负载和用于频率补偿的片外负载电容CL。

如图2所示，本发明包括误差放大器EA、功率管MNH0、第一反馈电阻R1、第二反馈电阻R2、采样电阻Rsense、推挽电压缓冲器和电流限模块，误差放大器EA的正向输入端连接基准电压Vref，其输出端连接功率管MNH0的栅极；功率管MNH0的源极作为低压差线性稳压器的输出端并通过第一反馈电阻R1和第二反馈电阻R2的串联结构后接地；第一反馈电阻R1和第二反馈电阻R2的串联点连接误差放大器EA的负向输入端；采样电阻Rsense接在的功率管MNH0的漏极和电源电压之间；推挽电压缓冲器包括第六电阻R6、第七电阻R7、第一PMOS管MP1和第二PMOS管MP2，第六电阻R6的一端连接功率管MNH0的栅极，其另一端连接第二PMOS管MP2的栅极和第一PMOS管MP1的源极；第七电阻R7的一端连接电流限模块的输出端，其另一端连接第一PMOS管MP1的栅极和第二PMOS管MP2的源极；第一PMOS管MP1和第二PMOS管MP2的漏极连接低压差线性稳压器的输出端；电流限模块包括运算放大器OP、第四电容C4、第五电容C5、第八电阻R8、第一NMOS管 MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4和第三PMOS管MP3，第一NMOS管MN1的栅极连接功率管MNH0的漏极，其漏极连接电源电压，其源极连接第二NMOS管MN2的栅极和漏极；第二NMOS管MN2的源极连接第一偏置电流和运算放大器OP的正向输入端；第三NMOS管MN3的栅极连接第二偏置电流并通过第五电容C5和第八电阻R8的并联结构后连接其漏极和电源电压，其源极连接第四NMOS管MN4的栅极和漏极；第四NMOS管MN4的源极连接第三PMOS管MP3的源极和运算放大器OP的负向输入端；第三PMOS管MP3的栅漏互连并连接第三偏置电流；运算放大器OP的输出端作为电流限模块的输出端并通过第四电容C4后接地。

本发明采用NMOS作为功率管，功率管MNH0漏极接输入电压，源级接输出电压，相当于一个电压缓冲器，输出电压的变化可以直接影响功率管的栅源电压Vgs，因此功率管自身的调整可以先于环路对负载做出响应，可以有效的提高瞬态响应速度。电压环路的主极点在误差放大器EA的输出级，次极点在LDO的输出端。本实施例中将本发明的具体应用条件设置为输入电压即电源电压VDD为12V，输出电压要求为5V，最大负载电流为5mA。次极点会随着负载电流变化而发生位置移动。为了使误差放大器EA环路在全负载范围内都有较好的稳定性，在一些实施例中还设计了如图2、图3和图4所示的补偿网络。补偿网络包括第一电容C1、第二电容C2、第三电容C3、第三电阻R3、第四电阻R4和第五电阻R5，第三电阻R3一端连接功率管MNH0的栅极，另一端连接第四电阻R4的一端并通过第三电容 C3后接地；第五电阻R5一端连接第四电阻R4的另一端并通过第二电容C2后接地，另一端通过第一电容C1后接地。每对电阻和电容串联都会产生一对零极点，通过补偿网络产生的三对不同频率段的零极点可以在全负载范围内都较好的补偿环路的相位裕度。

电流限模块需要对负载电流进行采样，然后将采样信息与一个基准值进行比较，由此来判断发生或未发生过流，进而控制功率管MNH0。本发明中负载电流采样通过在功率管MNH0 的漏端串联采样电阻Rsense，这样采样电阻Rsense上流过的电流就是负载电流I_load，通过采样电阻Rsense可以将负载电流转化成电压信息Vsense：

V_sense＝VDD-R_sense·I_load

Vsense电压送到电流限模块中第一NMOS管MN1的栅极，第一NMOS管MN1所在支路由第一偏置电流提供偏置，使第一NMOS管MN1工作在饱和区，所以电流限模块的运算放大器OP的正向输入端电压V₊近似为

V₊＝V_sense-V_gs1-V_gs2

其中V_gs1和V_gs2分别为第一NMOS管MN1和第二NMOS管MN2的栅源电压。

第三NMOS管MN3所在支路由第三偏置电流提供偏置，使第三NMOS管MN3同样工作在饱和区，第三NMOS管MN3的栅极电压由偏置电流和电阻产生，所以电流限模块的运算放大器OP的负向输入端电压V_-近似为

V_-＝VDD-2I_bias·R₈-V_gs3-V_gs4

V_-即为过流限模块设定的基准电压值。为了消除衬偏效应，保证电流限模块的运算放大器OP有较小的输入失调电压误差，将第一NMOS管MN1、第二NMOS管MN2、第三NMOS 管MN3和第四NMOS管MN4都衬源短接，考虑体效应后阈值电压V_th为

其中V_th0是不考虑体效应时MOS管沟道恰好发生强反型时的栅极电压，γ是体效应系数，

是内建电势，V_SB是源极和衬底的电压。此时若保证V_SB＝0，则第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3和第四NMOS管MN4的阈值电压V_th就基本相同，这样保证了这四个管子的一致性。将第三NMOS管MN3所在支路和第一 NMOS管MN1 所在支路的偏置电流都设置为Ibias，同时取四个管子尺寸相同，所以可以近似地认为这四个管子的栅源电压V_gs相同。所以由：

V₊＝V_-

V_sense＝VDD-R_sense·I_load

得到：

VDD-R_sense·I_load-V_gs1-V_gs2＝VDD-2I_bias·R₈-V_gs3-V_gs4

R_sense·I_load＝2I_bias·R₈

其中I_load的值就是电路设计的电流限值I_limit。通过设计第八电阻R8和采样电阻Rsense 的比值就可以设计想要的电流限值。

图4所示为本发明的一种电路实现形式，本实施例中使得本电路工作在0V～12V的电源轨之间，需要高压LDMOS管做耐压保护，所以本实施例中将第十五NMOS管MNH1、第十六NMOS管MNH2、第十七NMOS管MNH3、第十八NMOS管MNH4、第十九NMOS管 MNH5、第二十NMOS管MNH6、第二十一NMOS管MNH7、第二十二NMOS管MNH8、第二十三NMOS管MNH9、第十二PMOS管MPH1、第十三PMOS管MPH2、第十四PMOS 管MPH3、第十五PMOS管MPH4、第十六PMOS管MPH5和第十七PMOS管MPH6选择为高压LDMOS管。

在LDO的负载电流由轻载跳到重载时，LDO输出会有电压下冲，此时功率管MNH0可能存在栅氧击穿风险，一些实施例中通过增加一个齐纳管D1用于钳位功率管MNH0栅源电压上限，防止功率管MNH0的栅源电压Vgs高于击穿电压，如图4所示，齐纳管D1的阴极连接功率管MNH0的栅极，其阳极连接功率管MNH0的源极。当功率管MNH0的栅源电压 Vgs超过齐纳管D1的反向击穿电压时，齐纳管D1反向击穿，将功率管MNH0的栅源电压 Vgs钳位在一个安全值。所以齐纳管D1只工作在反向击穿状态，正常情况下齐纳管D1反向截止。

一些实施例中通过设置启动和偏置模块为LDO提供启动和提供偏置，如图4所示，启动和偏置模块包括第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十三 NMOS管MN13、第十四NMOS管MN14、第十五NMOS管MNH1、第十六NMOS管MNH2、第十七NMOS管MNH3、第二十一NMOS管MNH7、第二十二NMOS管MNH8、第二十三 NMOS管MNH9、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MPH1和第十三PMOS管MPH2，第十三NMOS管MN13的栅漏短接并连接第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9和第十四NMOS管MN14的栅极以及外部偏置电流，其源极连接第七NMOS管MN7、第八NMOS管MN8、第九NMOS 管MN9和第十四NMOS管MN14的源极以及第十一PMOS管MP11的漏极并接地；第十一 PMOS管MP11的栅极连接第二十三NMOS管MNH9的栅极和误差放大器EA的正向输入端，其源极连接第二十一NMOS管MNH7的源极以及第十五NMOS管MNH1、第十六NMOS 管MNH2、第十七NMOS管MNH3和第二十二NMOS管MNH8的栅极；第二十三NMOS 管MNH9的源极连接第二十二NMOS管MNH8的源极和第十四NMOS管MN14的漏极，其漏极连接第二十二NMOS管MNH8和第十二PMOS管MPH1的漏极以及第十二PMOS管 MPH1和第十三PMOS管MPH2的栅极；第九PMOS管MP9的栅漏短接并连接第十二PMOS 管MPH1的源极和第十PMOS管MP10的栅极，其源极连接第十PMOS管MP10的源极并连接电源电压；第十三PMOS管MPH2的源极连接第十PMOS管MP10的漏极，其漏极连接第二十一NMOS管MNH7的栅极和漏极；第十五NMOS管MNH1的源极连接第九NMOS管 MN9的漏极，其漏极输出第三偏置电流；第十六NMOS管MNH2的源极连接第八NMOS管 MN8的漏极，其漏极输出第二偏置电流；第十七NMOS管MNH3的源极连接第七NMOS管 MN7的漏极，其漏极输出第一偏置电流。

外部提供的外部偏置电流Iref通过第十三NMOS管MN13和第十四NMOS管MN14构成的电流镜为LDO内部电路提供偏置电流。第十三NMOS管MN13采用二极管连接为后级误差放大器EA的尾电流源和偏置级提供栅极偏置电压。偏置级的第二十三NMOS管MNH9 为启动管，在启动过程中第二十三NMOS管MNH9开启，外部偏置电流Iref通过第二十三 NMOS管MNH9流到偏置级的P型Cascode电流镜中，镜像到第二十一NMOS管MNH7和第十一PMOS管MP11支路。本实施例中基准电压V_ref为外部输入的1.2V的基准电压。启动过程中第十一PMOS管MP11开启，将L4点即第二十二NMOS管MNH8的栅极电位抬高，随着启动第十四NMOS管MN14漏端电压抬高，将第二十三NMOS管MNH9关断。稳态时第二十二NMOS管MNH8开启，第十一PMOS管MP11流过固定的偏置电流，产生恒定的栅源电压，由于其栅极为基准电压Vref，所以源端产生固定电平，也为后级偏置级的Cascode 电流镜栅极提供偏置。第二十一NMOS管MNH7采用二极管连接，为误差放大器EA共栅极提供栅极偏置。

如图4所示，本实施例中误差放大器EA包括第七PMOS管MP7、第八PMOS管MP8、第十四PMOS管MPH3、第十五PMOS管MPH4、第十NMOS管MN10、第十一NMOS管 MN11、第十二NMOS管MN12、第十九NMOS管MNH5和第二十NMOS管MNH6，第十 NMOS管MN10的栅极作为误差放大器EA的正向输入端，其源极连接第十一NMOS管MN11 的源极和第十二NMOS管MN12的漏极，其漏极连接第十九NMOS管MNH5的源极；第十一NMOS管MN11的栅极作为误差放大器EA的负向输入端，其漏极连接第二十NMOS管 MNH6的源极；第十二NMOS管MN12的栅极连接启动和偏置模块中第十三NMOS管MN13 的栅极，其源极接地；第十九NMOS管MNH5的栅极连接第二十NMOS管MNH6的栅极和启动和偏置模块中第二十一NMOS管MNH7的栅极，其漏极连接第十四PMOS管MPH3的栅极和漏极以及第十五PMOS管MPH4的栅极；第十五PMOS管MPH4的漏极连接第二十NMOS管MNH6的漏极并作为误差放大器EA的输出端，其源极连接第八PMOS管MP8的漏极；第七PMOS管MP7栅漏短接并连接第八PMOS管MP8的栅极和第十四PMOS管MPH3 的源极，其源极连接第八PMOS管MP8的源极并连接电源电压。

考虑到本实施例中LDO工作在0V～12V的电源轨之间，所以需要高压LDMOS管做耐压保护，误差放大器EA运放采用两层Cascode结构，P型Cascode电流镜做负载，本实施例中用NMOS Cascode做输入差分对的共栅极输入，由此来保证器件耐压可靠性。

同样电流限模块的运算放大器OP也用相似的结构，利用LDMOS做耐压保护，如图4所示，本实施例中运算放大器OP包括第四PMOS管MP4、第五PMOS管MP5、第六PMOS 管MP6、第十六PMOS管MPH5、第十七PMOS管MPH6、第五NMOS管MN5、第六NMOS 管MN6和第十八NMOS管MNH4，第四PMOS管MP4的栅极连接启动和偏置模块中第九 PMOS管MP9的栅极，其源极连接电源电压，其漏极连接第五PMOS管MP5和第六PMOS 管MP6的源极；第五PMOS管MP5的栅极作为运算放大器OP的负向输入端，其漏极连接第十六PMOS管MPH5的源极；第六PMOS管MP6的栅极作为运算放大器OP的正向输入端，其漏极连接第十七PMOS管MPH6的源极；第十八NMOS管MNH4的栅极连接启动和偏置模块中第二十一NMOS管MNH7的栅极，其漏极连接第十六PMOS管MPH5的漏极并作为运算放大器OP的输出端，其源极连接第五NMOS管MN5的漏极；第十七PMOS管MPH6 的栅极连接第十六PMOS管MPH5的栅极和第三偏置电流，其漏极连接第六NMOS管MN6的栅极和漏极以及第五NMOS管MN5的栅极；第五NMOS管MN5和第六NMOS管MN6 的源极接地。

为电流限模块提供偏置的偏置级均采用Cascode电流镜镜像前级电流。第三NMOS管 MN3和第四NMSO管MN4支路下半部分为恒定的电流镜偏置电流，B点即运算放大器OP 的负向输入端为偏置电流转化成的一个恒定的电压信息，由偏置电流在第八电阻R8上产生压降再降低第三NMOS管MN3和第四NMOS管MN4的栅源电压Vgs得到，可以视为电流限模块运算放大器负向输入端连接的运放基准电压。第一NMOS管MN1和第二NMOS管 MN2支路下半部分同样是恒定的电流镜偏置电流，上半部分为与负载电流有关的信息，由采样电阻Rsense将负载电流转化成采样电压Vsense再降低第一NMOS管MN1和第二NMOS 管MN2的栅源电压Vgs得到，所以A点电压可以反映负载电流大小，A点即为电流限模块运算放大器OP的正向输入端。

本发明的电流限模块通过一个推挽电压缓冲器将电流限模块与功率管MNH0栅极相连。在没发生过流时，推挽电压缓冲器将电流限模块与功率管MNH0栅极断开，正常产生稳定的 LDO输出电压，此时电流限电路不影响LDO输出电压。当负载过流时，推挽电压缓冲器将电流限模块与功率管MNH0栅极接成负反馈环路，通过电流限模块快速将负载电流降低到一个较低值I_limit，同时降低LDO的输出电压。

下面分析推挽电压缓冲器和电流限模块的工作过程。

当未发生过流时，即I_load＜I_limit，则有

VDD-R_sense·I_load-V_gs1-V_gs2＞VDD-2I_bias·R₈-V_gs3-V_gs4

A点电位高于B点，即运算放大器OP正向输入端电压高于其负向输入端电压，第六PMOS 管MP6进入亚阈区，仅流过nA级的微小电流，所以运算放大器OP的第六PMOS管MP6 支路也仅有nA级电流流过。第五PMOS管MP5工作在饱和区，尾电流都流过第五PMOS 管MP5和第十六PMOS管MPH5，电流限模块中运算放大器OP输出被拉高。

此时希望过流限模块与功率管MNH0断开连接，不影响LDO输出。电流限模块预运算放大器OP的输出电压通过第七电阻R7在第一PMOS管MP1栅极产生一个7V左右的电压 (为了关断第一PMOS管MP1，该电压至少要比LDO的5V输出电压高出一个第一PMOS 管MP1的阈值电压Vth，即近似于高过功率管MNH0栅极电压，通过设计运算放大器OP的输出摆幅可以实现)。此时误差放大器EA环路各点电压不变，第一PMOS管MP1栅极电压高至将第一PMOS管MP1关断，电流限模块与功率管MNH0栅极断开，不影响LDO输出电压，此时第二PMOS管MP2保持开启，所以运算放大器OP的尾电流都会经过第七电阻R7 和第二PMOS管MP2泄放到LDO的5V输出电压，提供了一条低阻通路。在未过流时，运算放大器OP处于开环状态，实际上是作为一个比较器。

当发生过流时，即I_load＞I_limit，则有

VDD-R_sense·I_load-V_gs1-V_gs2＜VDD-2I_bias·R₈-V_gs3-V_gs4

在发生过流的瞬间，功率管MNH0漏极电流快速跟随负载电流上升，经过电流采样Vsense 瞬间降低，经电平位移A点电位降低，即运算放大器OP正向输入端电压V₊低于其负向输入端电压V_-，第五PMOS管MP5进入亚阈区，第五PMOS管MP5和第十六PMOS管MPH5 仅流过nA级微小电流，而第六PMOS管MP6此时工作在饱和区，尾电流都流过第六PMOS 管MP6、第十七PMOS管MPH6、第六NMOS管MN6和第五NMOS管MN5，运算放大器 OP输出一个4V左右的电压。

过流下希望存在一条连接电流限模块和功率管MNH0栅极的通路，此时运算放大器OP 输出的电压要低至可以将第一PMOS管MP1打开，则推挽电压缓冲器将电流限模块和功率管MNH0栅极连接，构成一个负反馈环路。如图(3)所示，灰色部分即为构成的负反馈环路。此时电流限模块工作在闭环状态，通过负反馈作用将输入端钳位，即A、B点电压相等，从而采样电压Vsense也被钳位，负载电流会被迅速钳位在确定值I_limit。过流的瞬间采样电压Vsense瞬间降低，会在负反馈环路建立后由负反馈作用快速响应采样电压Vsense拉回到被钳位值。所以运算放大器OP仅在过流的瞬间工作在比较器状态，在负反馈环路建立起来后就会工作在运放状态，其中的各个管子都工作在饱和区。

由于此时负载电流瞬间增大，LDO输出会有一个下冲。小信号下，此时在瞬态下可以认为功率管MNH0栅极为恒定电压，功率管MNH0源极的瞬态下降从功率管MNH0源极响应到漏极，即采样电压Vsense也有小信号下降，由负反馈环路传递到功率管MNH0栅极也是一个瞬态小信号下降：

LDO5↓→Vsense↓→A↓→C↓→MP1的V_source↓→功率管栅极↓

反映到大信号波形变化即为功率管MNH0栅极跟随LDO输出下降。运算放大器OP的输出也会由负反馈作用跟随LDO输出下降，始终保持第一PMOS管MP1开启，能够建立负反馈环路。由于在负反馈环路建立后采样电压Vsense已经被钳位为电流限设定的电压，此时功率管MNH0漏极电流已经被钳位为I_limit。但是负载电流仍然大于I_limit，超出部分由负载电容提供给负载，所以LDO输出会持续降低，功率管MNH0栅极电压也会跟随降低，直到LDO 输出降低到负载电流等于功率管MNH0漏极电流I_limit，LDO输出才会保持稳定。

图(5)为本电路工作在过流情况下的瞬态波形图。当LDO负载由轻载跳到超过电流限 I_limit的重载时，首先负反馈环路快速建立，将功率管MNH0漏极电流钳位在设定的I_limit值。电流限负反馈环路带宽应当很大，所以响应速度很快，所以功率管MNH0漏极电流表现为存在一个尖峰，即在负载跳到重载后在瞬间又被电流限负反馈环路拉低到I_limit。则此时功率管 MNH0一直工作在饱和区，其栅源电压Vgs也被钳位在一个定值。由于此时负载电流仍大于功率管MNH0漏极电流，负载电容CL为负载提供额外电流，LDO输出持续降低，功率管MNH0栅极也跟随降低，直到LDO输出降低到使负载电流等于功率管MNH0漏极电流I_limit后，LDO输出才保持恒定。所以在负载电流波形变化上体现为负载电流降低到I_limit的值要慢于功率管MNH0漏极电流。

图(6)为过流下的DC波形图。使负载电阻RL逐渐减小，即负载电流逐渐增大，由正常负载变化到过流情况。未过流时LDO输出保持稳定，发生过流后负载电流和功率管MNH0漏极电流被稳定在Ilimit基本保持不变，LDO输出和功率管MNH0栅极电压逐渐拉低。可以实现所需电流限功能。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (6)

1.一种带电流限功能的低压差线性稳压器，包括误差放大器(EA)、功率管(MNH0)、第一反馈电阻(R1)和第二反馈电阻(R2)，误差放大器(EA)的正向输入端连接基准电压(Vref)，其输出端连接功率管(MNH0)的栅极；功率管(MNH0)的源极作为所述低压差线性稳压器的输出端并通过第一反馈电阻(R1)和第二反馈电阻(R2)的串联结构后接地；第一反馈电阻(R1)和第二反馈电阻(R2)的串联点连接误差放大器(EA)的负向输入端；

其特征在于，所述低压差线性稳压器还包括采样电阻(Rsense)、推挽电压缓冲器、电流限模块和补偿网络，

采样电阻(Rsense)接在的功率管(MNH0)的漏极和电源电压之间；

所述推挽电压缓冲器包括第六电阻(R6)、第七电阻(R7)、第一PMOS管(MP1)和第二PMOS管(MP2)，

第六电阻(R6)的一端连接功率管(MNH0)的栅极，其另一端连接第二PMOS管(MP2)的栅极和第一PMOS管(MP1)的源极；

第七电阻(R7)的一端连接电流限模块的输出端，其另一端连接第一PMOS管(MP1)的栅极和第二PMOS管(MP2)的源极；

第一PMOS管(MP1)和第二PMOS管(MP2)的漏极连接所述低压差线性稳压器的输出端；

所述电流限模块包括运算放大器(OP)、第四电容(C4)、第五电容(C5)、第八电阻(R8)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)和第三PMOS管(MP3)，

第一NMOS管(MN1)的栅极连接功率管(MNH0)的漏极，其漏极连接电源电压，其源极连接第二NMOS管(MN2)的栅极和漏极；

第二NMOS管(MN2)的源极连接第一偏置电流和运算放大器(OP)的正向输入端；

第三NMOS管(MN3)的栅极连接第二偏置电流并通过第五电容(C5)和第八电阻(R8)的并联结构后连接其漏极和电源电压，其源极连接第四NMOS管(MN4)的栅极和漏极；

第四NMOS管(MN4)的源极连接第三PMOS管(MP3)的源极和运算放大器(OP)的负向输入端；

第三PMOS管(MP3)的栅漏互连并连接第三偏置电流；

运算放大器(OP)的输出端作为所述电流限模块的输出端并通过第四电容(C4)后接地；

所述补偿网络包括第一电容(C1)、第二电容(C2)、第三电容(C3)、第三电阻(R3)、第四电阻(R4)和第五电阻(R5)，第三电阻(R3)一端连接所述功率管(MNH0)的栅极，另一端连接第四电阻(R4)的一端并通过第三电容(C3)后接地；第五电阻(R5)一端连接第四电阻(R4)的另一端并通过第二电容(C2)后接地，另一端通过第一电容(C1)后接地。

2.根据权利要求1所述的带电流限功能的低压差线性稳压器，其特征在于，所述低压差线性稳压器还包括启动和偏置模块，所述启动和偏置模块包括第七NMOS管(MN7)、第八NMOS管(MN8)、第九NMOS管(MN9)、第十三NMOS管(MN13)、第十四NMOS管(MN14)、第十五NMOS管(MNH1)、第十六NMOS管(MNH2)、第十七NMOS管(MNH3)、第二十一NMOS管(MNH7)、第二十二NMOS管(MNH8)、第二十三NMOS管(MNH9)、第九PMOS管(MP9)、第十PMOS管(MP10)、第十一PMOS管(MP11)、第十二PMOS管(MPH1)和第十三PMOS管(MPH2)，

第十三NMOS管(MN13)的栅漏短接并连接第七NMOS管(MN7)、第八NMOS管(MN8)、第九NMOS管(MN9)和第十四NMOS管(MN14)的栅极以及外部偏置电流，其源极连接第七NMOS管(MN7)、第八NMOS管(MN8)、第九NMOS管(MN9)和第十四NMOS管(MN14)的源极以及第十一PMOS管(MP11)的漏极并接地；

第十一PMOS管(MP11)的栅极连接第二十三NMOS管(MNH9)的栅极和所述误差放大器(EA)的正向输入端，其源极连接第二十一NMOS管(MNH7)的源极以及第十五NMOS管(MNH1)、第十六NMOS管(MNH2)、第十七NMOS管(MNH3)和第二十二NMOS管(MNH8)的栅极；

第二十三NMOS管(MNH9)的源极连接第二十二NMOS管(MNH8)的源极和第十四NMOS管(MN14)的漏极，其漏极连接第二十二NMOS管(MNH8)和第十二PMOS管(MPH1)的漏极以及第十二PMOS管(MPH1)和第十三PMOS管(MPH2)的栅极；

第九PMOS管(MP9)的栅漏短接并连接第十二PMOS管(MPH1)的源极和第十PMOS管(MP10)的栅极，其源极连接第十PMOS管(MP10)的源极并连接电源电压；

第十三PMOS管(MPH2)的源极连接第十PMOS管(MP10)的漏极，其漏极连接第二十一NMOS管(MNH7)的栅极和漏极；

第十五NMOS管(MNH1)的源极连接第九NMOS管(MN9)的漏极，其漏极输出所述第三偏置电流；

第十六NMOS管(MNH2)的源极连接第八NMOS管(MN8)的漏极，其漏极输出所述第二偏置电流；

第十七NMOS管(MNH3)的源极连接第七NMOS管(MN7)的漏极，其漏极输出所述第一偏置电流。

3.根据权利要求2所述的带电流限功能的低压差线性稳压器，其特征在于，所述运算放大器(OP)包括第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)、第十六PMOS管(MPH5)、第十七PMOS管(MPH6)、第五NMOS管(MN5)、第六NMOS管(MN6)和第十八NMOS管(MNH4)，

第四PMOS管(MP4)的栅极连接所述启动和偏置模块中第九PMOS管(MP9)的栅极，其源极连接电源电压，其漏极连接第五PMOS管(MP5)和第六PMOS管(MP6)的源极；

第五PMOS管(MP5)的栅极作为所述运算放大器(OP)的负向输入端，其漏极连接第十六PMOS管(MPH5)的源极；

第六PMOS管(MP6)的栅极作为所述运算放大器(OP)的正向输入端，其漏极连接第十七PMOS管(MPH6)的源极；

第十八NMOS管(MNH4)的栅极连接所述启动和偏置模块中第二十一NMOS管(MNH7)的栅极，其漏极连接第十六PMOS管(MPH5)的漏极并作为所述运算放大器(OP)的输出端，其源极连接第五NMOS管(MN5)的漏极；

第十七PMOS管(MPH6)的栅极连接第十六PMOS管(MPH5)的栅极和所述第三偏置电流，其漏极连接第六NMOS管(MN6)的栅极和漏极以及第五NMOS管(MN5)的栅极；

第五NMOS管(MN5)和第六NMOS管(MN6)的源极接地。

4.根据权利要求2或3所述的带电流限功能的低压差线性稳压器，其特征在于，所述误差放大器(EA)包括第七PMOS管(MP7)、第八PMOS管(MP8)、第十四PMOS管(MPH3)、第十五PMOS管(MPH4)、第十NMOS管(MN10)、第十一NMOS管(MN11)、第十二NMOS管(MN12)、第十九NMOS管(MNH5)和第二十NMOS管(MNH6)，

第十NMOS管(MN10)的栅极作为所述误差放大器(EA)的正向输入端，其源极连接第十一NMOS管(MN11)的源极和第十二NMOS管(MN12)的漏极，其漏极连接第十九NMOS管(MNH5)的源极；

第十一NMOS管(MN11)的栅极作为所述误差放大器(EA)的负向输入端，其漏极连接第二十NMOS管(MNH6)的源极；

第十二NMOS管(MN12)的栅极连接所述启动和偏置模块中第十三NMOS管(MN13)的栅极，其源极接地；

第十九NMOS管(MNH5)的栅极连接第二十NMOS管(MNH6)的栅极和所述启动和偏置模块中第二十一NMOS管(MNH7)的栅极，其漏极连接第十四PMOS管(MPH3)的栅极和漏极以及第十五PMOS管(MPH4)的栅极；

第十五PMOS管(MPH4)的漏极连接第二十NMOS管(MNH6)的漏极并作为所述误差放大器(EA)的输出端，其源极连接第八PMOS管(MP8)的漏极；

第七PMOS管(MP7)栅漏短接并连接第八PMOS管(MP8)的栅极和第十四PMOS管(MPH3)的源极，其源极连接第八PMOS管(MP8)的源极并连接电源电压。

5.根据权利要求4所述的带电流限功能的低压差线性稳压器，其特征在于，所述低压差线性稳压器还包括齐纳管(D1)，齐纳管(D1)的阴极连接所述功率管(MNH0)的栅极，其阳极连接所述功率管(MNH0)的源极。

6.根据权利要求5所述的带电流限功能的低压差线性稳压器，其特征在于，第十五NMOS管(MNH1)、第十六NMOS管(MNH2)、第十七NMOS管(MNH3)、第十八NMOS管(MNH4)、第十九NMOS管(MNH5)、第二十NMOS管(MNH6)、第二十一NMOS管(MNH7)、第二十二NMOS管(MNH8)、第二十三NMOS管(MNH9)、第十二PMOS管(MPH1)、第十三PMOS管(MPH2)、第十四PMOS管(MPH3)、第十五PMOS管(MPH4)、第十六PMOS管(MPH5)和第十七PMOS管(MPH6)为高压LDMOS管。

Images