CN104035468B - 电压调节器 - Google Patents
电压调节器 Download PDFInfo
- Publication number
- CN104035468B CN104035468B CN201410079006.2A CN201410079006A CN104035468B CN 104035468 B CN104035468 B CN 104035468B CN 201410079006 A CN201410079006 A CN 201410079006A CN 104035468 B CN104035468 B CN 104035468B
- Authority
- CN
- China
- Prior art keywords
- transistor
- voltage
- output
- voltage regulator
- electric current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
本发明提供电压调节器，其在输出电压中产生了下冲之后，能够快速地将输出电压控制成规定的电压。该电压调节器具有：下冲检测电路，其对以电压调节器的输出电压为基础的电压进行检测，输出与输出电压的下冲量对应的电流；以及I‑V转换电路，其根据由误差放大器的输出控制的电流和从下冲检测电路流出的电流，对流过输出晶体管的电流进行控制。
Description
技术领域
本发明涉及电压调节器的下冲改善。
背景技术
图3示出以往的电压调节器的电路图。以往的电压调节器由误差放大器110、PMOS晶体管120、201、204、NMOS晶体管202、203、205、电阻231、232、233、234、比较器210、反相器211、偏置电压生成电路212、电源端子100、接地端子101、基准电压端子102以及输出端子103构成。
通过误差放大器110对PMOS晶体管120的栅极进行控制，从输出端子103输出输出电压Vout。输出电压Vout是对用基准电压端子102的电压除以电阻231和电阻232的合计电阻值之后的值乘以电阻232的电阻值而得到的值。当产生下冲时，比较器210对在分压电压Vfb上加上偏置电压生成电路212的电压Vo后的电压与基准电压VREF进行比较，当在分压电压Vfb上加上偏置电压Vo后的电压比基准电压Vref低时，输出高电平。并且，使NMOS晶体管203导通。当输出电流IOUT小于过电流IL时NMOS晶体管202导通，下拉PMOS晶体管120的栅极电压而以输出电压Vout变高的方式进行控制。由此，下冲得到了改善，电压调节器的下冲特性变得良好。（例如，参照专利文献1）。
专利文献1：日本特开2010-152451号公报
然而，在以往的电压调节器中存在如下问题：从下冲产生且使PMOS晶体管120全导通的状态到控制成输出规定的输出电压Vout为止耗费时间。另外，还存在如下问题：在从下冲产生且使PMOS晶体管全导通的状态到控制成规定的输出电压Vout的期间，输出电流过量，从而输出电压Vout上升。
发明内容
本发明是鉴于上述问题而完成的，提供如下的电压调节器：其能够防止在输出电压Vout中产生了下冲后对输出电压Vout的控制比较耗费时间的情况，并且防止由于输出电流过量而导致输出电压Vout上升的情况。
为了解决以往的问题，本发明的电压调节器如下构成。
一种电压调节器，其具有误差放大器和输出晶体管，该电压调节器的特征在于，具有下冲检测电路，该下冲检测电路对以电压调节器的输出电压为基础的电压进行检测，输出与输出电压的下冲量对应的电流，该电压调节器根据该电流使流过输出晶体管的电流增加。
根据本发明的电压调节器，在输出电压中产生了下冲之后，能够快速地将输出电压控制成规定的电压。
附图说明
图1是本实施方式的电压调节器的框图。
图2是本实施方式的电压调节器的电路图。
图3是以往的电压调节器的电路图。
图4是示出本实施方式的电压调节器的另一例子的电路图。
标号说明
100 电源端子
101 接地端子
102 基准电压端子
103 输出端子
110 误差放大器
130 下冲检测电路
135 I-V转换电路
具体实施方式
下面，参照附图对本实施方式进行说明。
【实施例】
图1是本实施方式的电压调节器的框图。本实施方式的电压调节器由误差放大器110、PMOS晶体管120、电阻131、132、133、下冲检测电路130、I-V转换电路135、电源端子100、接地端子101、基准电压端子102以及输出端子103构成。PMOS晶体管120作为输出晶体管而工作。图2是本实施方式的电压调节器的电路图。下冲检测电路130由NMOS晶体管113、114构成。I-V转换电路135由PMOS晶体管111和NMOS晶体管112构成。
接着，对本实施方式的电压调节器的连接进行说明。关于误差放大器110，其同相输入端子与基准电压端子102连接，反向输入端子连接在电阻131与电阻132的连接点处，该误差放大器110的输出端子与NMOS晶体管112的栅极连接。电阻131的另一方端子与输出端子103和PMOS晶体管120的漏极连接。关于NMOS晶体管112，其漏极与PMOS晶体管111的栅极和漏极连接，源极与接地端子101连接。PMOS晶体管111的源极与电源端子100连接。关于PMOS晶体管120，其栅极与PMOS晶体管111的栅极连接，源极与电源端子100连接。关于NMOS晶体管113，其栅极与基准电压端子102连接，漏极与PMOS晶体管111的栅极连接，源极与PMOS晶体管114的源极连接，背栅与接地端子101连接。关于PMOS晶体管114，其栅极连接在电阻132与电阻133的连接点处，漏极与接地端子101连接。电阻133的另一个端子与接地端子101连接。
对动作进行说明。基准电压端子102与基准电压电路连接并被输入基准电压Vref。电阻131与电阻132、133对作为输出端子103的电压的输出电压Vout进行分压，输出分压电压Vfb。误差放大器110对基准电压Vref与分压电压Vfb进行比较，并对NMOS晶体管112的栅极电压进行控制，以使输出电压Vout恒定。当输出电压Vout比目标值高时，分压电压Vfb比基准电压Vref高，误差放大器110的输出信号（NMOS晶体管112的栅极电压）降低。并且，使流过NMOS晶体管112的电流减少。PMOS晶体管111与PMOS晶体管120构成电流镜电路，当流过NMOS晶体管112的电流减少时流过PMOS晶体管120的电流也减少。由于输出电压Vout是由流过PMOS晶体管120的电流与电阻131、132、133的积来设定的，因此当流过PMOS晶体管120的电流减少时输出电压Vout降低。
当输出电压Vout比目标值低时，分压电压Vfb比基准电压Vref低，误差放大器110的输出信号（NMOS晶体管112的栅极电压）变高。并且，使流过NMOS晶体管112的电流增加，使流过PMOS晶体管120的电流也增加。由于输出电压Vout是由流过PMOS晶体管120的电流与电阻131、132、133的积来设定的，因此当流过PMOS晶体管120的电流增加时输出电压Vout变高。由此，输出电压Vout被控制为恒定。
通过这种动作，I-V转换电路135根据由误差放大器110的输出控制的电流而对流过输出晶体管120的电流进行控制。
考虑在输出端子103上出现下冲，输出电压Vout瞬态地变小的情况。将利用电阻131、132与电阻133对输出电压Vout进行分压后的电压设为Vu。当输出电压Vout瞬态地减小时，电压Vu也减小，使PMOS晶体管114导通并流过电流。当设NMOS晶体管113的阈值为Vtn、PMOS晶体管114的阈值为Vtp时，能够在Vref-（Vtn+|Vtp|）≧Vu时使PMOS晶体管114导通。PMOS晶体管111使电流流过NMOS晶体管112。另外，由于误差放大器110的输出不变，因此当PMOS晶体管114导通时，PMOS晶体管111还需要使电流流过PMOS晶体管114，流过PMOS晶体管111的电流增加。由于流过PMOS晶体管111的电流增加，因此流过PMOS晶体管120的电流也增加。这样，输出电压Vout被控制为不再下降，能够阻止输出电压Vout的下冲的下降。
下冲产生后，当控制输出电压Vout使其增高时，流过PMOS晶体管114的电流逐渐减少，PMOS晶体管111的电流也逐渐减少。并且，PMOS晶体管111的电流回到平常的电流值，输出电压Vout被控制为恒定。在该控制期间，PMOS晶体管120以不全导通而继续控制输出电压Vout的方式工作。因此，输出电压Vout不会因输出电流过量而上升，即使在刚消除下冲之后也能够稳定地进行控制。
通过这种动作，I-V转换电路135根据来自下冲检测电路130的电流而对流过输出晶体管120的电流进行控制。
图4是示出本实施方式的电压调节器的另一例子的电路图。I-V转换电路135具有与图2的电路的不同的结构。即，在I-V转换电路135中增加了作为共源共栅晶体管的PMOS晶体管402。
关于PMOS晶体管402，其源极与PMOS晶体管111的漏极和NMOS晶体管113的漏极连接，漏极与PMOS晶体管111的栅极、PMOS晶体管120的栅极以及NMOS晶体管112的漏极连接。
输入到PMOS晶体管402的栅极的共源共栅电压Vcas被设定为如下的电压：该电压使得PMOS晶体管111的漏极电压成为能够让PMOS晶体管111以饱和方式工作的尽可能高的电压。通过该结构，能够使得NMOS晶体管113的漏极电压比图2的电路提高与PMOS晶体管111的阈值的绝对值相应的量。因此，能够使得下冲检测电路130可工作的电源电压降低与PMOS晶体管111的阈值的绝对值相应的量。
如以上说明，图4的电压调节器具有能够在比图2的电路低的电源电压下工作的效果。
另外，虽然作为下冲检测电路130的结构使用图2进行了说明，但不限定于该结构，只要是对下冲进行检测并根据与下冲量对应的电流使流过输出晶体管120的电流增加的结构，则可以是任何结构。
如以上说明，本实施方式的电压调节器能够阻止在输出电压Vout中产生的下冲的下降，能够在阻止了下冲的下降之后不使输出电压Vout过度上升而稳定地进行控制。
Claims (8)
1.一种电压调节器，其具有误差放大器和输出晶体管，该电压调节器的特征在于，
该电压调节器具有下冲检测电路，该下冲检测电路对以所述电压调节器的输出电压为基础的电压进行检测，输出与所述输出电压的下冲量对应的电流，
所述电压调节器根据所述电流使流过所述输出晶体管的电流增加，
所述电压调节器具有I-V转换电路，该I-V转换电路根据由所述误差放大器的输出控制的电流和从所述下冲检测电路流出的电流对流过所述输出晶体管的电流进行控制。
2.根据权利要求1所述的电压调节器，其特征在于，
所述I-V转换电路具有第1晶体管，该第1晶体管由所述误差放大器的输出进行控制，所述I-V转换电路根据流过所述第1晶体管的电流对流过所述输出晶体管的电流进行控制。
3.根据权利要求2所述的电压调节器，其特征在于，
所述I-V转换电路具有第2晶体管，该第2晶体管的栅极和漏极连接于所述第1晶体管的漏极，使得以流过所述第1晶体管的电流或从所述下冲检测电路流出的电流为基础的电流流过所述输出晶体管，所述第2晶体管的源极与电源端子连接，所述第1晶体管的栅极与所述误差放大器的输出连接，所述第1晶体管的源极与接地端子连接，所述误差放大器的同相输入端子与基准电压端子连接，所述误差放大器的反相输入端子与电阻的一端连接，该电阻的另一端与所述电压调节器的输出端子连接。
4.根据权利要求2所述的电压调节器，其特征在于，
所述第1晶体管的栅极与所述误差放大器的输出连接，所述第1晶体管的漏极与所述输出晶体管的栅极连接，所述第1晶体管的源极与接地端子连接，所述输出晶体管的漏极与所述电压调节器的输出端子连接，所述输出晶体管的源极与电源端子连接，所述误差放大器的同相输入端子与基准电压端子连接，所述误差放大器的反相输入端子与电阻的一端连接，该电阻的另一端与所述电压调节器的输出端子连接。
5.根据权利要求3所述的电压调节器，其特征在于，
所述第2晶体管的栅极和漏极连接于所述输出晶体管的栅极，所述输出晶体管的漏极与所述电压调节器的输出端子连接，所述输出晶体管的源极与电源端子连接。
6.根据权利要求1或2所述的电压调节器，其特征在于，
所述下冲检测电路具有：
第3晶体管，其栅极被施加以输出电压为基础的电压，漏极与接地端子连接；以及
第4晶体管，其栅极与所述误差放大器的同相输入端子连接，源极与所述第3晶体管的源极连接，漏极与所述I-V转换电路连接，
所述误差放大器的反相输入端子与电阻的一端连接，该电阻的另一端与所述电压调节器的输出端子连接。
7.根据权利要求3至5中的任意一项所述的电压调节器，其特征在于，
所述下冲检测电路具有：
第3晶体管，其栅极被施加以输出电压为基础的电压，漏极与接地端子连接；以及
第4晶体管，其栅极与所述误差放大器的同相输入端子连接，源极与所述第3晶体管的源极连接，漏极与所述I-V转换电路连接。
8.根据权利要求3所述的电压调节器，其特征在于，
所述I-V转换电路在所述第1晶体管与所述第2晶体管之间具有共源共栅晶体管。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013-044166 | 2013-03-06 | ||
| JP2013044166 | 2013-03-06 | ||
| JP2014-002973 | 2014-01-10 | ||
| JP2014002973A JP6261343B2 (ja) | 2013-03-06 | 2014-01-10 | ボルテージレギュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104035468A CN104035468A (zh) | 2014-09-10 |
| CN104035468B true CN104035468B (zh) | 2017-11-14 |
Family
ID=51466273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410079006.2A Active CN104035468B (zh) | 2013-03-06 | 2014-03-05 | 电压调节器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9411345B2 (zh) |
| JP (1) | JP6261343B2 (zh) |
| KR (1) | KR102187403B1 (zh) |
| CN (1) | CN104035468B (zh) |
| TW (1) | TWI604292B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6316632B2 (ja) * | 2014-03-25 | 2018-04-25 | エイブリック株式会社 | ボルテージレギュレータ |
| JP6370151B2 (ja) * | 2014-07-31 | 2018-08-08 | エイブリック株式会社 | 半導体集積回路装置及びその出力電圧調整方法 |
| US10025334B1 (en) * | 2016-12-29 | 2018-07-17 | Nuvoton Technology Corporation | Reduction of output undershoot in low-current voltage regulators |
| JP6835599B2 (ja) * | 2017-01-13 | 2021-02-24 | ローム株式会社 | リニア電源 |
| JP6892357B2 (ja) * | 2017-08-31 | 2021-06-23 | エイブリック株式会社 | スイッチングレギュレータ |
| JP7065660B2 (ja) * | 2018-03-22 | 2022-05-12 | エイブリック株式会社 | ボルテージレギュレータ |
| US10386877B1 (en) | 2018-10-14 | 2019-08-20 | Nuvoton Technology Corporation | LDO regulator with output-drop recovery |
| JP7209559B2 (ja) * | 2019-03-11 | 2023-01-20 | エイブリック株式会社 | ボルテージディテクタ |
| CN113597739B (zh) * | 2019-04-10 | 2023-05-05 | 闭合联合动力公司 | 电子控制电阻器 |
| TWI684089B (zh) * | 2019-04-29 | 2020-02-01 | 世界先進積體電路股份有限公司 | 電壓調整電路 |
| US10719097B1 (en) | 2019-06-13 | 2020-07-21 | Vanguard International Semiconductor Corporation | Voltage regulation circuit suitable to provide output voltage to core circuit |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6005378A (en) * | 1998-03-05 | 1999-12-21 | Impala Linear Corporation | Compact low dropout voltage regulator using enhancement and depletion mode MOS transistors |
| JP3666383B2 (ja) * | 2000-11-13 | 2005-06-29 | 株式会社デンソー | 電圧レギュレータ |
| JP4169670B2 (ja) | 2003-09-19 | 2008-10-22 | 株式会社リコー | 出力制御回路と定電圧源ｉｃおよび電子機器 |
| JP2005115659A (ja) * | 2003-10-08 | 2005-04-28 | Seiko Instruments Inc | ボルテージ・レギュレータ |
| JP4443301B2 (ja) * | 2004-05-17 | 2010-03-31 | セイコーインスツル株式会社 | ボルテージ・レギュレータ |
| US7095280B2 (en) * | 2004-08-16 | 2006-08-22 | National Instruments Corporation | Programmable gain instrumentation amplifier having improved dielectric absorption compensation and common mode rejection ratio |
| JP4616067B2 (ja) * | 2005-04-28 | 2011-01-19 | 株式会社リコー | 定電圧電源回路 |
| US7816897B2 (en) * | 2006-03-10 | 2010-10-19 | Standard Microsystems Corporation | Current limiting circuit |
| US7502719B2 (en) * | 2007-01-25 | 2009-03-10 | Monolithic Power Systems, Inc. | Method and apparatus for overshoot and undershoot errors correction in analog low dropout regulators |
| JP2008217677A (ja) * | 2007-03-07 | 2008-09-18 | Ricoh Co Ltd | 定電圧回路及びその動作制御方法 |
| TWI373700B (en) * | 2008-10-13 | 2012-10-01 | Holtek Semiconductor Inc | Active current limiting circuit and power regulator using the same |
| KR101530085B1 (ko) * | 2008-12-24 | 2015-06-18 | 테세라 어드밴스드 테크놀로지스, 인크. | 저 드롭 아웃(ｌｄｏ) 전압 레귤레이터 및 그의 동작 방법 |
| JP5078866B2 (ja) * | 2008-12-24 | 2012-11-21 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| JP5421133B2 (ja) * | 2009-02-10 | 2014-02-19 | セイコーインスツル株式会社 | ボルテージレギュレータ |
| JP5581868B2 (ja) * | 2010-07-15 | 2014-09-03 | 株式会社リコー | 半導体回路及びそれを用いた定電圧回路 |
-
2014
- 2014-01-10 JP JP2014002973A patent/JP6261343B2/ja active Active
- 2014-02-17 TW TW103105097A patent/TWI604292B/zh active
- 2014-03-04 US US14/196,750 patent/US9411345B2/en active Active
- 2014-03-05 CN CN201410079006.2A patent/CN104035468B/zh active Active
- 2014-03-05 KR KR1020140026006A patent/KR102187403B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| US9411345B2 (en) | 2016-08-09 |
| KR20140109832A (ko) | 2014-09-16 |
| KR102187403B1 (ko) | 2020-12-07 |
| JP2014197383A (ja) | 2014-10-16 |
| TW201504783A (zh) | 2015-02-01 |
| JP6261343B2 (ja) | 2018-01-17 |
| TWI604292B (zh) | 2017-11-01 |
| US20140253069A1 (en) | 2014-09-11 |
| CN104035468A (zh) | 2014-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104035468B (zh) | 电压调节器 | |
| CN104035464B (zh) | 电压调节器 | |
| CN101813957B (zh) | 电压调节器 | |
| CN101714817B (zh) | 带线损补偿的电压转换器 | |
| CN104571242B (zh) | 电压调节器 | |
| JP5558964B2 (ja) | ボルテージレギュレータ | |
| CN102629147B (zh) | 电压调节器 | |
| CN201229513Y (zh) | 一种低压差线性稳压器 | |
| CN104603710B (zh) | 稳压器 | |
| CN104423408B (zh) | 稳压器 | |
| CN104714586B (zh) | 稳压器 | |
| US9071047B2 (en) | Voltage regulator | |
| CN101847026A (zh) | 混合信号集成电路片上稳压器 | |
| CN104035465B (zh) | 电压调节器 | |
| CN104714585A (zh) | 稳压器 | |
| CN104793678A (zh) | 稳压器 | |
| CN110275566A (zh) | 电压调节器 | |
| CN106168827B (zh) | 电压调节器 | |
| CN104881070A (zh) | 一种适用于mems应用的超低功耗ldo电路 | |
| CN104852575B (zh) | Dc/dc转换器及电子设备 | |
| CN107272808B (zh) | 一种应用于集成芯片的ldo电路 | |
| CN108021168A (zh) | 一种适用于开关电容稳压器的变频变压调制电路 | |
| CN207909011U (zh) | 应用于低电压输出的自适应动态偏置ldo电路 | |
| CN206133350U (zh) | 一种高低压转化集成电路 | |
| CN108227815A (zh) | 应用于低电压输出的自适应动态偏置ldo电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20160328 Address after: Chiba County, Japan Applicant after: DynaFine Semiconductor Co.,Ltd. Address before: Chiba County, Japan Applicant before: Seiko Instruments Inc. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Chiba County, Japan Patentee after: ABLIC Inc. Address before: Chiba County, Japan Patentee before: DynaFine Semiconductor Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: Nagano Patentee after: ABLIC Inc. Address before: Chiba County, Japan Patentee before: ABLIC Inc. |
|
| CP02 | Change in the address of a patent holder |