JP6892357B2 - スイッチングレギュレータ - Google Patents

Description

本発明は、定電圧を出力するスイッチングレギュレータに関し、特に、出力電圧のオーバーシュートの抑制機能を備えたスイッチングレギュレータに関する。

従来のスイッチングレギュレータは、出力端子に出力される出力電圧に基づく電圧と基準電圧との差を増幅して出力する誤差増幅器と、電源電圧が印加される電源端子と出力端子との間に接続され、誤差増幅器の出力に基づいて出力端子の出力電圧を制御する出力トランジスタと、誤差増幅器の出力に接続されたクランプ回路とを備え、誤差増幅器の出力電圧が所定の電圧よりも高いとき、クランプ回路により、誤差増幅器の出力を当該所定の電圧にクランプするように構成されている（例えば、特許文献１参照）。かかる構成により、電源電圧がスイッチングレギュレータの所望の出力電圧よりも低い状態から正常な電圧に急激に上昇した場合の出力電圧のオーバーシュートが低減される。

特開２０１０−８１７４７号公報

しかしながら、上述の従来のスイッチングレギュレータでは、電源電圧が急激に上昇した後、出力電圧が所望の出力電圧を上回ると、誤差増幅器の出力がクランプされた電圧から低下していくが、誤差増幅器の出力には、一般に、位相補償容量が接続される（特許文献１には図示されていない）ため、誤差増幅器の出力が定常値になるまでの間、ある程度の時間を要することとなる。よって、この間、出力トランジスタがオンし続けることとなり、出力電圧が制御されない。したがって、オーバーシュートを完全に抑制することは困難である。

したがって、本発明は、電源電圧がスイッチングレギュレータの所望の出力電圧よりも低い状態から急激に正常な電圧に上昇した場合に、出力電圧が所望の出力電圧を上回った後、素早く出力トランジスタをスイッチングさせることができ、出力電圧を制御することによりオーバーシュートを抑制することが可能なスイッチングレギュレータを提供することを目的とする。

本発明のスイッチングレギュレータは、第１の電源端子と出力端子との間に接続された出力トランジスタと、前記出力端子に出力される出力電圧に基づく電圧と基準電圧との差を増幅して出力する誤差増幅器と、ランプ波を発生するランプ波発生回路と、前記誤差増幅器の出力電圧と前記ランプ波とを比較し、前記出力トランジスタのオン・オフを制御するための制御信号を出力するコンパレータと、前記誤差増幅器の出力電圧がクランプ電圧より高いとき、前記誤差増幅器の出力電圧を前記クランプ電圧にクランプするクランプ回路と、前記クランプ回路が前記誤差増幅器の出力電圧をクランプしているとき、第１のレベルの検出信号を出力し、前記誤差増幅器の出力電圧をクランプしていないとき、第２のレベルの検出信号を出力するクランプ検出回路と、一端が前記誤差増幅器の出力端子に接続された定電圧発生回路と、一端が前記定電圧発生回路の他端に接続され、他端が第２の電源端子に接続された位相補償容量とを備え、前記検出信号が前記第１のレベルのとき、前記位相補償容量の一端の電圧を所定の電圧分低下させ、前記検出信号が第１のレベルから第２のレベルに切り替わると、前記誤差増幅器の出力端子の電圧を前記クランプ電圧から前記所定の電圧分低下させることを特徴とする。

本発明のスイッチングレギュレータによれば、電源電圧がスイッチングレギュレータの所望の出力電圧よりも低い電圧から正常な電圧に急激に上昇した場合でも、誤差増幅器の出力電圧がクランプ電圧より高いときには誤差増幅器の出力電圧をクランプ電圧にクランプし、出力電圧が所望の出力電圧を上回ると、誤差増幅器の出力電圧がクランプ電圧から所定の電圧分低下することから、出力電圧が所望の出力電圧を上回った後、短時間で誤差増幅器の出力電圧がランプ波と交差することとなる。したがって、出力トランジスタがスイッチングし、これにより、出力電圧が所望の出力電圧に制御されるようになるため、オーバーシュートを抑制することが可能となる。

本発明の実施形態のスイッチングレギュレータの回路図である。 図１に示すクランプ回路とクランプ検出回路の一例を示す回路図である。 本発明の実施形態のスイッチングレギュレータの動作を説明するためのタイミング図である。 本発明の実施形態のスイッチングレギュレータの第１の具体例を示す回路図である。 本発明の実施形態のスイッチングレギュレータの第２の具体例を示す回路図である。

図１は、本発明の実施形態のスイッチングレギュレータ１００の回路図である。

本実施形態のスイッチングレギュレータ１００は、電源端子（「第１の電源端子」ともいう）１０１と、接地端子（「第２の電源端子」ともいう）１０２と、出力端子１０３と、基準電圧ＶＲＥＦを出力する基準電圧回路１１１と、出力端子１０３に出力される出力電圧ＶＯＵＴを分圧する分圧回路１１２と、分圧電圧ＶＦＢと基準電圧ＶＲＥＦとを比較した結果の電圧ＶＥＲＲを出力する誤差増幅器１１０と、ランプ波ＶＲＡＭＰを発生するランプ波発生回路１１４と、電圧ＶＥＲＲとランプ波ＶＲＡＭＰとを比較し比較結果として信号ＶＰＷＭを出力するＰＷＭコンパレータ１１３と、出力バッファ１１５と、出力トランジスタ１１６と、クランプ回路１１７と、クランプ検出回路１１８と、定電圧発生回路１１９と、位相補償容量Ｃｃとを備えている。

クランプ回路１１７は、クランプ端子３０５が誤差増幅器１１０の出力端子に接続されている。クランプ検出回路１１８は、入力にクランプ回路１１７の出力を受け、出力端子４０４が定電圧生発生回路１１９の制御端子に接続されている。定電圧発生回路１１９は、クランプ検出回路１１８の出力端子４０４からの検出信号ＤＥＴを受ける制御端子を備え、一端が誤差増幅器１１０の出力端子に接続されている。位相補償容量Ｃｃは、一端が定電圧発生回路１１９の他端に接続され、他端が接地端子１０２に接続されている。

定電圧発生回路１１９は、制御端子の電圧がローレベルのとき、両端の電位差が０Ｖとなり、制御端子の電圧がハイレベルのとき、両端の電圧差が所定の電圧Ｖｃ（＞０）となるよう構成されている。

図２は、クランプ回路１１７及びクランプ検出回路１１８の一例を示す回路図である。

クランプ回路１１７は、基準電圧回路３０１と、誤差増幅器３０３と、ＮＭＯＳトランジスタ３０４と、クランプ端子３０５とを備えている。

クランプ端子３０５、すなわち誤差増幅器１１０の出力端子の電圧が基準電圧回路３０１の電圧（「クランプ電圧」ともいう）ＶＣＬＰより大きい場合、誤差増幅器３０３は、ＮＭＯＳトランジスタ３０４のゲートにハイレベルを出力する。これにより、ＮＭＯＳトランジスタ３０４がオンするため、クランプ端子３０５の電圧が低下する。つまり、誤差増幅器１１０の出力端子の電圧がクランプされる。このとき、クランプ端子３０５の電圧は、負帰還の作用によって、基準電圧回路３０１の電圧と等しい電圧、すなわちクランプ電圧ＶＣＬＰにクランプされる。このように、誤差増幅器１１０の出力端子の電圧がクランプ回路１１７によりクランプされている状態を、以下、クランプ状態ともいう。

一方、クランプ端子３０５の電圧が基準電圧回路３０１の電圧ＶＣＬＰより小さい場合、誤差増幅器３０３は、ＮＭＯＳトランジスタ３０４のゲートにローレベルを出力する。これにより、ＮＭＯＳトランジスタ３０４がオフするため、クランプ端子３０５は、ハイインピーダンスとなる。つまり、誤差増幅器１１０の出力端子の電圧は、クランプされない。このような状態を、以下、クランプ解除状態ともいう。

クランプ検出回路１１８は、ＮＭＯＳトランジスタ４０１と、定電流回路４０２と、インバータ４０３と、出力端子４０４とを備えている。クランプ検出回路１１８の入力は、ＮＭＯＳトランジスタ４０１のゲートであり、クランプ回路１１７内の誤差増幅器３０３の出力端子に接続されている。

クランプ回路１１７がクランプ端子３０５をクランプしているとき、クランプ回路１１７内の誤差増幅器３０３はハイレベルを出力しているため、ＮＭＯＳトランジスタ４０１は、オンしている。したがって、ＮＭＯＳトランジスタ４０１のドレイン電圧は、ローレベルとなり、インバータ４０３は、ハイレベルを出力し、クランプ検出回路１１８の出力端子４０４にはハイレベルが出力される。すなわち、クランプ状態のとき、クランプ検出回路１１８は、クランプ検出状態を示すハイレベルの検出信号ＤＥＴを出力する。

一方、クランプ回路１１７がクランプ端子３０５をクランプしていないとき、ＮＭＯＳトランジスタ４０１は、ゲートにローレベルが入力されているため、オフしている。したがって、ＮＭＯＳトランジスタ４０１のドレイン電圧は、定電流回路４０２の電流によってハイレベルとなり、インバータ４０３はローレベルを出力し、クランプ検出回路１１８の出力端子４０４にローレベルが出力される。すなわち、クランプ解除状態のとき、クランプ検出回路１１８は、クランプ非検出状態を示すローレベルの検出信号ＤＥＴを出力する。

次に、本実施形態のスイッチングレギュレータ１００の動作について説明する。

図３は、電源電圧ＶＤＤが出力端子１０３に出力されるべき所望の出力電圧Ｖ０よりも低い状態から急激に正常な電圧に上昇した場合における本実施形態のスイッチングレギュレータ１００の動作を説明するためのタイミング図である。

時刻Ｔ１までは、電源電圧ＶＤＤは、スイッチングレギュレータの所望の出力電圧Ｖ０よりも低い電圧になっていることから、分圧電圧ＶＦＢは基準電圧ＶＲＥＦよりも低い電圧になっている。誤差増幅器１１０の出力電圧ＶＥＲＲがクランプ電圧ＶＣＬＰより高い場合、誤差増幅器１１０の出力電圧ＶＥＲＲは、クランプ電圧ＶＣＬＰにクランプされる。クランプ電圧ＶＣＬＰは、ランプ波ＶＲＡＭＰと交差しないため、信号ＶＰＷＭはハイレベルを維持する。よって、出力トランジスタ１１６がオン状態であることから、出力電圧ＶＯＵＴは電源電圧ＶＤＤと等しい。このとき、クランプ状態が維持されるため、クランプ検出回路１１８は、出力端子４０４からハイレベルの検出信号ＤＥＴを出力する。これにより、定電圧発生回路１１９の両端の電圧は、所定の電圧Ｖｃとなり、位相補償容量Ｃｃの両端の電圧は、クランプ電圧ＶＣＬＰと電圧Ｖｃとの差分となる。すなわち、位相補償容量Ｃｃの一端の電圧が所定の電圧Ｖｃ分低下する。

時刻Ｔ１において、電源電圧ＶＤＤが急激に正常な電圧に復帰すると、出力トランジスタ１１６が引き続きオン状態であるため、出力電圧ＶＯＵＴは上昇していく。

時刻Ｔ２において、出力電圧ＶＯＵＴが所望の出力電圧Ｖ０を上回ると、誤差増幅器１１０は、出力電圧ＶＥＲＲを低下させる。これにより、クランプ状態が解除されてクランプ検出回路１１８は、検出信号ＤＥＴをハイレベルからローレベルに切り替える。このローレベルの検出信号ＤＥＴが定電圧発生回路１１９の制御端子に入力されることにより、定電圧発生回路１１９の両端電圧が０Ｖになると、誤差増幅器１１０の出力電圧ＶＥＲＲは、所定の電圧Ｖｃの分だけ速やかに低下する。

ここで、所定の電圧Ｖｃは、電圧Ｖｃ分低下した後の電圧ＶＥＲＲの電圧値がランプ波ＶＲＡＭＰの最大電圧値よりも低くなるように、すなわち電圧Ｖｃ分低下した後の電圧ＶＥＲＲがランプ波と交差するように設定してもよい。しかし、そのように設定した場合、回路のばらつき等により電圧ＶＥＲＲが低下しすぎて、出力電圧ＶＯＵＴが所望の出力電圧Ｖ０を上回った後すぐに所望の出力電圧Ｖ０を大きく下回ってしまい、出力電圧が不安定となる可能性がある。このような問題が生じることを防止するため、所定の電圧Ｖｃは、電圧Ｖｃ分低下した誤差増幅器の出力電圧ＶＥＲＲの電圧値がランプ波ＶＲＡＭＰの最大電圧値よりも高なるように設定するのが好ましい。

したがって、上述のように、誤差増幅器１１０の出力電圧ＶＥＲＲは、所定の電圧Ｖｃの分だけ急速に低下した後、時刻Ｔ３に至るまでさらに徐々に低下していく。

時刻Ｔ３において、電圧ＶＥＲＲがランプ波ＶＲＡＭＰと交差すると、ＰＷＭコンパレータ１１３の出力する信号ＶＰＷＭは矩形波になる。したがって、出力電圧ＶＯＵＴが所望の出力電圧Ｖ０を上回った後、短期間で出力トランジスタ１１６をスイッチングさせることができるようになり、出力電圧ＶＯＵＴが出力トランジスタ１１６により所望の出力電圧に制御されるようになるため、出力電圧ＶＯＵＴがオーバーシュートすることを抑制することが可能となる。

以上説明したように、本実施形態のスイッチングレギュレータ１００によれば、電源電圧ＶＤＤがスイッチングレギュレータの所望の出力電圧Ｖ０よりも低い電圧から、急激に正常な電圧に上昇（復帰）した場合でも、出力電圧ＶＯＵＴのオーバーシュートを防止することができる。

以下、本実施形態のスイッチングレギュレータ１００における定電圧発生回路１１９の第１及び第２の具体例につき、図４及び図５を用いて説明する。

図４及び図５は、本実施形態のスイッチングレギュレータ１００における定電圧発生回路１１９の第１及び第２の具体例をそれぞれ示す回路図である。なお、図４及び図５において、定電圧発生回路１１９以外の構成については、図１に示すスイッチングレギュレータ１００と同一であるため、同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。

まず、図４に示す定電圧発生回路１１９の第１の具体例は、一端が誤差増幅器１１０の出力端子に接続され、他端が位相補償容量Ｃｃの一端に接続された抵抗１２０と、一端が抵抗１２０の他端に接続され、他端が接地端子に接続された電流源１２１とを含んで構成されている。

そして、クランプ検出回路１１８の出力端子４０４からの検出信号ＤＥＴがハイレベルのとき、電流源１２１が電流を発生し、この電流が抵抗１２０に流れることにより、誤差増幅器１１０の出力端子と抵抗１２０の他端との間に所定の電圧Ｖｃが発生する。一方、クランプ検出回路１１８の出力端子４０４からの検出信号ＤＥＴがローレベルのときには、電流源１２１が電流を発生せず、抵抗１２０に電流が流れないため、誤差増幅器１１０の出力端子と抵抗１２０の他端との間の電圧が０Ｖとなる。

次に、図５に示す定電圧発生回路１１９の第２の具体例は、一端が誤差増幅器１１０の出力端子に接続され、他端が位相補償容量Ｃｃの一端に接続された抵抗１２０と、一端が抵抗１２０の他端に接続され、他端が接地端子に接続されたスイッチ１２２とを含んで構成されている。

そして、クランプ検出回路１１８の出力端子４０４からの検出信号ＤＥＴがハイレベルのとき、スイッチ１２２がオンし、これにより抵抗１２０に電流が流れることにより、誤差増幅器１１０の出力端子と抵抗１２０の他端との間に所定の電圧Ｖｃが発生する。一方、クランプ検出回路１１８の出力端子４０４からの検出信号ＤＥＴがローレベルのときには、スイッチ１２２がオフし、したがって、抵抗１２０に電流が流れないため、誤差増幅器１１０の出力端子と抵抗１２０の他端との間の電圧が０Ｖとなる。

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。

例えば、上記実施形態においては、電圧モード制御方式のスイッチングレギュレータを例として説明したが、本発明は、電流モード制御方式のスイッチングレギュレータにも適用可能である。

１０１ 電源端子１０１
１０２ 接地端子
１０３ 出力端子
１１０ 誤差増幅器
１１１ 基準電圧回路
１１２ 分圧回路
１１３ ＰＷＭコンパレータ
１１４ ランプ波発生回路
１１５ 出力バッファ
１１６ 出力トランジスタ
１１７ クランプ回路
１１８ クランプ検出回路
１１９ 定電圧発生回路
１２０ 抵抗
１２１ 電流源
１２２ スイッチ
Ｃｃ 位相補償容量

Claims (4)

1. 第１の電源端子と出力端子との間に接続された出力トランジスタと、
   前記出力端子に出力される出力電圧に基づく電圧と基準電圧との差を増幅して出力する誤差増幅器と、
   ランプ波を発生するランプ波発生回路と、
   前記誤差増幅器の出力電圧と前記ランプ波とを比較し、前記出力トランジスタのオン・オフを制御するための制御信号を出力するコンパレータと、
   前記誤差増幅器の出力電圧がクランプ電圧より高いとき、前記誤差増幅器の出力電圧を前記クランプ電圧にクランプするクランプ回路と、
   前記クランプ回路が前記誤差増幅器の出力電圧をクランプしているとき、第１のレベルの検出信号を出力し、前記誤差増幅器の出力電圧をクランプしていないとき、第２のレベルの検出信号を出力するクランプ検出回路と、
   一端が前記誤差増幅器の出力端子に接続された定電圧発生回路と、
   一端が前記定電圧発生回路の他端に接続され、他端が第２の電源端子に接続された位相補償容量とを備え、
   前記定電圧発生回路は、前記検出信号が第１のレベルのとき、前記位相補償容量の一端の電圧を所定の電圧分低下させ、前記検出信号が第１のレベルから第２のレベルに切り替わると、前記誤差増幅器の出力端子の電圧を前記クランプ電圧から前記所定の電圧分低下させることを特徴とするスイッチングレギュレータ。
2. 前記定電圧発生回路は、
   一端が前記誤差増幅器の出力端子に接続され、他端が前記位相補償容量の一端に接続された抵抗と、
   一端が前記抵抗の他端に接続され、他端が前記第２の電源端子に接続された電流源とを含み、
   前記検出信号が第１のレベルのとき、前記電流源が電流を発生することを特徴とする請求項１に記載のスイッチングレギュレータ。
3. 前記定電圧発生回路は、
   一端が前記誤差増幅器の出力端子に接続され、他端が前記位相補償容量の一端に接続された抵抗と、
   一端が前記抵抗の他端に接続され、他端が前記第２の電源端子に接続されたスイッチとを含み、
   前記検出信号が第１のレベルのとき、前記スイッチがオンすることを特徴とする請求項１に記載のスイッチングレギュレータ。
4. 前記クランプ電圧から前記所定の電圧分低下した前記誤差増幅器の出力端子の電圧の電圧値は、前記ランプ波の最大電圧値よりも高いことを特徴とする請求項１乃至３のいずれか一項に記載のスイッチングレギュレータ。

Images