TWI751370B

TWI751370B - 切換調整器

Info

Publication number: TWI751370B
Application number: TW107128128A
Authority: TW
Inventors: 高田幸輔
Original assignee: 日商艾普凌科有限公司
Priority date: 2017-08-31
Filing date: 2018-08-13
Publication date: 2022-01-01
Also published as: CN109428487B; JP6892357B2; US10326362B2; US20190068055A1; TW201914218A; KR20190024832A; KR102538433B1; CN109428487A; JP2019047599A

Abstract

切換調整器包括：箝位電路，在誤差放大器的輸出電壓高於箝位電壓時將誤差放大器的輸出電壓箝位為箝位電壓；定電壓產生電路，其中一端連接於誤差放大器的輸出端子；以及相位補償電容，其中一端連接於定電壓產生電路的另一端，另一端連接於接地端子，定電壓產生電路在箝位電路對誤差放大器的輸出電壓進行箝位時，使相位補償電容的其中一端的電壓下降規定的電壓份，當誤差放大器的輸出電壓的箝位狀態得到解除時，使誤差放大器的輸出端子的電壓自箝位電壓下降規定的電壓份。

Description

切換調整器

本發明是有關於一種輸出定電壓的切換調整器（switching regulator），尤其是有關於一種具有輸出電壓的過衝（over shoot）的抑制功能的切換調整器。

習知的切換調整器包括：誤差放大器，將基於輸出至輸出端子的輸出電壓的電壓與參考電壓之差放大並予以輸出；輸出電晶體，連接於施加電源電壓的電源端子與輸出端子之間，基於誤差放大器的輸出對輸出端子的輸出電壓進行控制；以及箝位（clamp）電路，連接於誤差放大器的輸出，並且所述切換調整器構成為在誤差放大器的輸出電壓高於規定的電壓時藉由箝位電路將誤差放大器的輸出箝位為該規定的電壓（例如，參照專利文獻1）。根據所述構成，電源電壓自低於切換調整器期望的輸出電壓的電壓急劇地上升至正常的電壓時，輸出電壓的過衝得到降低。 [現有技術文獻] [專利文獻]

[專利文獻1]日本專利特開2010-81747號公報

[發明所欲解決之課題]

在所述習知的切換調整器中，若在電源電壓急劇地上升之後，輸出電壓超過期望的輸出電壓，則誤差放大器的輸出自箝位電壓不斷下降。然而，一般來說，誤差放大器的輸出連接相位補償電容（專利文獻1中未圖示），所以至誤差放大器的輸出成為恆定值為止的期間，需要一定程度的時間。在此期間，輸出電晶體持續接通，從而不對輸出電壓進行控制。因此，難以充分抑制過衝。

因此，本發明的目的在於提供一種能夠藉由對輸出電壓進行控制來抑制過衝的切換調整器，可在電源電壓已自低於切換調整器期望的輸出電壓的狀態急劇地上升至正常的電壓的情況下，輸出電壓超過期望的輸出電壓之後，迅速地使輸出電晶體進行切換（switching）。 [解決課題之手段]

本發明的一實施形態的切換調整器的特徵在於包括：輸出電晶體，連接於第1電源端子與輸出端子之間；誤差放大器，將基於輸出至所述輸出端子的輸出電壓的電壓與參考電壓之差放大並予以輸出；斜波產生電路，產生斜波；比較器，對所述誤差放大器的輸出電壓與所述斜波進行比較，輸出用以控制所述輸出電晶體的接通·斷開的控制信號；箝位電路，在所述誤差放大器的輸出電壓高於箝位電壓時，將所述誤差放大器的輸出電壓箝位為所述箝位電壓；箝位檢測電路，在所述箝位電路對所述誤差放大器的輸出電壓進行箝位時，輸出第1位準的檢測信號，在未對所述誤差放大器的輸出電壓進行箝位時，輸出第2位準的檢測信號；定電壓產生電路，其中一端連接於所述誤差放大器的輸出端子；以及相位補償電容，其中一端連接於所述定電壓產生電路的另一端，另一端連接於第2電源端子，所述切換調整器在所述檢測信號為所述第1位準時，使所述相位補償電容的其中一端的電壓下降規定的電壓份，在所述檢測信號自第1位準切換為第2位準後，使所述誤差放大器的輸出端子的電壓自所述箝位電壓下降所述規定的電壓份。 [發明的效果]

根據本發明的切換調整器，即便電源電壓自低於切換調整器期望的輸出電壓的電壓急劇地上升至正常的電壓，當誤差放大器的輸出電壓高於箝位電壓時，將誤差放大器的輸出電壓箝位為箝位電壓，並當切換調整器的輸出電壓超過期望的輸出電壓時，誤差放大器的輸出電壓自箝位電壓下降規定的電壓份。因此，在切換調整器的輸出電壓超過期望的輸出電壓之後的短時間內誤差放大器的輸出電壓與斜波交叉。因此，輸出電晶體進行切換，藉此，切換調整器的輸出電壓被控制為期望的輸出電壓，所以能夠抑制過衝。

圖1是本發明的實施形態的切換調整器100的電路圖。

本實施形態的切換調整器100包括：電源端子（亦稱為「第1電源端子」）101、接地端子（亦稱為「第2電源端子」）102、輸出參考電壓VREF的參考電壓電路111、對輸出至輸出端子103的輸出電壓VOUT進行分壓的分壓電路112、輸出對分壓電壓VFB與參考電壓VREF進行比較所得的結果的電壓VERR的誤差放大器110、產生斜波VRAMP的斜波產生電路114、對電壓VERR與斜波VRAMP進行比較並輸出信號VPWM作為比較結果的脈寬調變（Pulse Width Modulation，PWM）比較器（comparator）113、輸出緩衝器115、輸出電晶體116、箝位電路117、箝位檢測電路118、定電壓產生電路119及相位補償電容Cc。進而，為了輸出電壓的產生，對電源端子101施加電源電壓VDD，對輸出端子103連接電感器（inductor）L及輸出電容Co。

箝位電路117的箝位端子305連接於誤差放大器110的輸出端子。箝位檢測電路118的輸入接受箝位電路117的輸出，輸出端子404連接於定電壓產生電路119的控制端子。定電壓產生電路119包括接受來自箝位檢測電路118的輸出端子404的檢測信號DET的控制端子，並且其中一端連接於誤差放大器110的輸出端子。相位補償電容Cc的其中一端連接於定電壓產生電路119的另一端，另一端連接於接地端子102。

定電壓產生電路119構成為：在控制端子的電壓為低位準時，兩端的電壓差成為0 V，在控制端子的電壓為高位準時，兩端的電壓差成為規定的電壓Vc（＞0）。

圖2是表示箝位電路117及箝位檢測電路118的一例的電路圖。

箝位電路117包括：參考電壓電路301、誤差放大器303、N通道金屬氧化物半導體（N channel Metal Oxide Semiconductor，NMOS）電晶體304以及箝位端子305。

在箝位端子305即誤差放大器110的輸出端子的電壓大於參考電壓電路301的電壓（亦稱為「箝位電壓」）VCLP的情況下，誤差放大器303對NMOS電晶體304的閘極輸出高位準。藉此，NMOS電晶體304接通，所以箝位端子305的電壓下降。即，誤差放大器110的輸出端子的電壓被箝位。此時，箝位端子305的電壓藉由負反饋的作用，而被箝位為與參考電壓電路301的電壓相等的電壓，即箝位電壓VCLP。以下，亦將如此般誤差放大器110的輸出端子的電壓藉由箝位電路117箝位著的狀態稱為箝位狀態。

另一方面，在箝位端子305的電壓小於參考電壓電路301的電壓VCLP的情況下，誤差放大器303對NMOS電晶體304的閘極輸出低位準。藉此，NMOS電晶體304斷開，所以箝位端子305成為高阻抗（high impedance）。即，誤差放大器110的輸出端子的電壓不被箝位。以下，亦將所述狀態稱為箝位解除狀態。

箝位檢測電路118包括：NMOS電晶體401、定電流電路402、反相器403及輸出端子404。箝位檢測電路118的輸入為向NMOS電晶體401的閘極的信號，並連接於箝位電路117內的誤差放大器303的輸出端子。

因箝位電路117對箝位端子305進行箝位，所以箝位電路117內的誤差放大器303輸出高位準，所以NMOS電晶體401接通。因此，NMOS電晶體401的汲極電壓成為低位準，反相器403輸出高位準，從而對箝位檢測電路118的輸出端子404輸出高位準。即，在箝位狀態下，箝位檢測電路118輸出表示箝位檢出狀態的高位準的檢測信號DET。

另一方面，因箝位電路117不對箝位端子305進行箝位，所以箝位電路117內的誤差放大器303輸出低位準，所以NMOS電晶體401的閘極被輸入低位準，從而斷開。因此，NMOS電晶體401的汲極電壓藉由定電流電路402的電流而成為高位準，反相器403輸出低位準，從而對箝位檢測電路118的輸出端子404輸出低位準。即，在箝位解除狀態時，箝位檢測電路118輸出表示箝位非檢出狀態的低位準的檢測信號DET。

接下來，對本實施形態的切換調整器100的動作進行說明。

圖3是用以說明電源電壓VDD自低於應輸出至輸出端子103的期望的輸出電壓V0的狀態急劇地上升至正常的電壓時本實施形態的切換調整器100的動作的時序圖。

至時刻T1為止，電源電壓VDD為低於切換調整器的期望的輸出電壓V0的電壓，所以分壓電壓VFB為低於參考電壓VREF的電壓。在誤差放大器110的輸出電壓VERR高於箝位電壓VCLP的情況下，誤差放大器110的輸出電壓VERR被箝位為箝位電壓VCLP。箝位電壓VCLP不與斜波VRAMP交叉，所以信號VPWM維持高位準。藉此，輸出電晶體116為接通狀態，所以輸出電壓VOUT與電源電壓VDD相等。此時，因箝位狀態得到維持，所以箝位檢測電路118自輸出端子404輸出高位準的檢測信號DET。藉此，定電壓產生電路119的兩端的電壓成為規定的電壓Vc，相位補償電容Cc的兩端的電壓成為箝位電壓VCLP與電壓Vc的差分。即，相位補償電容Cc的其中一端的電壓下降規定的電壓Vc份。

當在時刻T1電源電壓VDD急劇地恢復至正常的電壓時，輸出電晶體116繼續為接通狀態，所以輸出電壓VOUT不斷上升。

當在時刻T2輸出電壓VOUT超過期望的輸出電壓V0時，誤差放大器110使輸出電壓VERR下降。藉此，箝位狀態解除，箝位檢測電路118將檢測信號DET自高位準切換為低位準。藉由將所述低位準的檢測信號DET輸入至定電壓產生電路119的控制端子，定電壓產生電路119的兩端電壓成為0 V，所以誤差放大器110的輸出電壓VERR僅快速地下降規定的電壓Vc份。

此處，規定的電壓Vc能夠以下降了電壓Vc份後的電壓VERR的電壓值變得低於斜波VRAMP的最大電壓值的方式，即下降了電壓Vc份後的電壓VERR與斜波交叉的方式進行設定。但是，在如此進行設定的情況下，存在由於電路的偏差等電壓VERR過度下降，輸出電壓VOUT在超過期望的輸出電壓V0之後立刻大幅低於期望的輸出電壓V0，輸出電壓變得不穩定的可能性。為了防止所述問題的產生，規定的電壓Vc較佳為以下降了電壓Vc份的誤差放大器的輸出電壓VERR的電壓值高於斜波VRAMP的最大電壓值的方式進行設定。

因此，如上所述，誤差放大器110的輸出電壓VERR在僅急劇地下降規定的電壓Vc份之後，進一步不斷慢慢下降直至到達時刻T3。

當在時刻T3電壓VERR與斜波VRAMP交叉時，PWM比較器113所輸出的信號VPWM成為矩形波。因此，可在輸出電壓VOUT超過期望的輸出電壓V0之後的短期間內使輸出電晶體116進行切換，從而輸出電壓VOUT藉由輸出電晶體116控制為期望的輸出電壓，所以能夠抑制輸出電壓VOUT過衝。

如所述所說明般，根據本實施形態的切換調整器100，即便在電源電壓VDD自低於切換調整器期望的輸出電壓V0的電壓急劇地上升（恢復）至正常的電壓的情況下，亦可防止輸出電壓VOUT的過衝。

以下，使用圖4及圖5，對本實施形態的切換調整器100的定電壓產生電路119的第1及第2具體例進行說明。

圖4及圖5是分別表示本實施形態的切換調整器100的定電壓產生電路119的第1及第2具體例的電路圖。另外，在圖4及圖5中，關於定電壓產生電路119以外的構成，因與圖1所示的切換調整器100相同，故對相同的構成要素標注相同的符號，並適當省略重複的說明。

首先，圖4所示的定電壓產生電路119的第1具體例包括：電阻120，其中一端連接於誤差放大器110的輸出端子，另一端連接於相位補償電容Cc的其中一端；以及電流源121，其中一端連接於電阻120的另一端，另一端連接於接地端子。

並且，在來自箝位檢測電路118的輸出端子404的檢測信號DET為高位準時，電流源121產生電流，所述電流流入至電阻120，藉此，在誤差放大器110的輸出端子與電阻120的另一端之間產生規定的電壓Vc。另一方面，在來自箝位檢測電路118的輸出端子404的檢測信號DET為低位準時，電流源121不產生電流，電阻120中不流動電流，所以，誤差放大器110的輸出端子與電阻120的另一端之間的電壓成為0 V。

其次，圖5所示的定電壓產生電路119的第2具體例包括：電阻120，其中一端連接於誤差放大器110的輸出端子，另一端連接於相位補償電容Cc的其中一端；以及開關122，其中一端連接於電阻120的另一端，另一端連接於接地端子。

並且，在來自箝位檢測電路118的輸出端子404的檢測信號DET為高位準時，開關122接通，藉此電阻120中流動電流，藉此，在誤差放大器110的輸出端子與電阻120的另一端之間產生規定的電壓Vc。另一方面，在來自箝位檢測電路118的輸出端子404的檢測信號DET為低位準時，開關122斷開，電阻120中不流動電流，所以，誤差放大器110的輸出端子與電阻120的另一端之間的電壓成為0 V。

以上，已對本發明的實施形態進行說明，但本發明並不限定於所述實施形態，毋庸置言，在不脫離本發明的主旨的範圍內可進行各種變更。

例如，於所述實施形態中，以電壓模式控制方式的切換調整器為例進行了說明，但本發明亦能夠應用於電流模式控制方式的切換調整器。

100‧‧‧切換調整器101‧‧‧電源端子102‧‧‧接地端子103、404‧‧‧輸出端子110、303‧‧‧誤差放大器111、301‧‧‧參考電壓電路112‧‧‧分壓電路113‧‧‧PWM比較器114‧‧‧斜波產生電路115‧‧‧輸出緩衝器116‧‧‧輸出電晶體117‧‧‧箝位電路118‧‧‧箝位檢測電路119‧‧‧定電壓產生電路120‧‧‧電阻121‧‧‧電流源122‧‧‧開關304、401‧‧‧NMOS電晶體305‧‧‧箝位端子402‧‧‧定電流電路403‧‧‧反相器Cc‧‧‧相位補償電容Co‧‧‧輸出電容DET‧‧‧檢測信號L‧‧‧電感器V0、VOUT‧‧‧輸出電壓Vc、VERR‧‧‧電壓VCLP‧‧‧箝位電壓VDD‧‧‧電源電壓VFB‧‧‧分壓電壓VPWM‧‧‧信號VRAMP‧‧‧斜波VREF‧‧‧參考電壓T1、T2、T3‧‧‧時刻

圖1是本發明的實施形態的切換調整器的電路圖。圖2是表示圖1所示的箝位電路及箝位檢測電路的一例的電路圖。圖3是用以說明本發明的實施形態的切換調整器的動作的時序圖。圖4是表示本發明的實施形態的切換調整器的第1具體例的電路圖。圖5是表示本發明的實施形態的切換調整器的第2具體例的電路圖。

100‧‧‧切換調整器

101‧‧‧電源端子

102‧‧‧接地端子

103、404‧‧‧輸出端子

110‧‧‧誤差放大器

111‧‧‧參考電壓電路

112‧‧‧分壓電路

113‧‧‧PWM比較器

114‧‧‧斜波產生電路

115‧‧‧輸出緩衝器

116‧‧‧輸出電晶體

117‧‧‧箝位電路

118‧‧‧箝位檢測電路

119‧‧‧定電壓產生電路

305‧‧‧箝位端子

Cc‧‧‧相位補償電容

Co‧‧‧輸出電容

DET‧‧‧檢測信號

L‧‧‧電感器

VOUT‧‧‧輸出電壓

Vc、VERR‧‧‧電壓

VDD‧‧‧電源電壓

VFB‧‧‧分壓電壓

VPWM‧‧‧信號

VRAMP‧‧‧斜波

VREF‧‧‧參考電壓

Claims

一種切換調整器，藉由連接於第1電源端子與輸出端子之間的輸出電晶體，對所述輸出端子供給輸出電壓，所述切換調整器包括：誤差放大器，將基於所述輸出電壓的電壓與參考電壓之差放大並予以輸出；斜波產生電路，產生斜波；比較器，對所述誤差放大器的輸出電壓與所述斜波進行比較，輸出用以控制所述輸出電晶體的接通及斷開的控制信號；箝位電路，在所述誤差放大器的輸出電壓高於箝位電壓時，將所述誤差放大器的輸出電壓箝位為所述箝位電壓；箝位檢測電路，在所述箝位電路對所述誤差放大器的輸出電壓進行箝位時，輸出第1位準的檢測信號，在未對所述誤差放大器的輸出電壓進行箝位時，輸出第2位準的檢測信號；定電壓產生電路，具有第一端，連接於所述誤差放大器的輸出端子；以及相位補償電容，具有第一端與第二端，所述第一端連接於所述定電壓產生電路的第二端，且所述第二端連接於第2電源端子，所述定電壓產生電路包括連接於所述相位補償電容的電流源或開關，在所述檢測信號為第1位準時，使所述相位補償電容的所述第一端的電壓下降規定的電壓份，在所述檢測信號自第1位準切換為第2位準後，使所述誤差放大器的輸出端子的電壓自所述箝位電壓下降所述規定的電壓份。
如申請專利範圍第1項所述的切換調整器，其中所述定電壓產生電路更包括：電阻，具有第一端與第二端，其中所述第一端連接於所述誤差放大器的輸出端子，所述第二端連接於所述相位補償電容的所述第一端，其中所述電流源具有第一端與第二端，所述電流源的所述第一端連接於所述電阻的所述第二端，所述電流源的所述第二端連接於所述第2電源端子，在所述檢測信號為第1位準時，所述電流源產生電流。
如申請專利範圍第1項所述的切換調整器，其中所述定電壓產生電路更包括：電阻，具有第一端與第二端，其中所述第一端連接於所述誤差放大器的輸出端子，所述第二端連接於所述相位補償電容的所述第一端，其中所述開關具有第一端與第二端，所述開關的所述第一端連接於所述電阻的所述第二端，所述開關的所述第二端連接於所述第2電源端子，在所述檢測信號為第1位準時，所述開關接通。
如申請專利範圍第1項至第3項中任一項所述的切換調整器，其中自所述箝位電壓下降了所述規定的電壓份的所述誤差放大器的輸出端子的電壓的電壓值高於所述斜波的最大電壓值。